一种时频域信号捷变的微波信号产生装置的制作方法

1.本发明属于频率合成技术领域，尤其涉及一种时频域信号捷变的微波信号产生装置。


背景技术：

2.普通相参雷达采用多周期脉冲相参积累方式增强目标回波信噪比，雷达发射信号的重复周期为几百μs～几ms，脉宽为几μs～几百μs。在特定时间段内，每个周期的时域波形和载波频率保持固定。随着电子战技术发展，上述单一特性的信号极易受到他方电子设备的侦测和反向有源干扰。


技术实现要素：

3.鉴于上述的分析，本发明旨在提供一种时频域信号捷变的微波信号产生装置，该微波信号产生装置产生的发射信号具备时域波形和载波频率可捷变的特性，能够实现快速切换主发射信号和掩护脉冲信号。用于解决以下技术问题：现有的单一特性的信号极易受到他方电子设备的侦测和反向有源干扰。
4.本发明的目的主要是通过以下技术方案实现的：
5.本发明提供了一种时频域信号捷变的微波信号产生装置，微波信号产生装置包括：fpga、dds芯片、第一切换部、第二切换部、第一混频器、第二混频器、跳频源组、以及第三切换部；其中：dds芯片具有高速串行接口，fpga通过高速串行接口对dds芯片串行配置以产生4路波形信号；将4路输出信号平均分成2组，一组对应波形信号if1并输出至第一混频器，另一组对应波形信号if2并输出至第二混频器；
6.fpga还用于在每次串行配置中控制同一组2路分别产生不同形式的波形信号并控制同组内2路信号的时序；
7.第一切换部设置在dds芯片和第一混频器之间，用于实现同一组波形信号if1的乒乓切换，第二切换部设置在dds芯片和第二混频器之间，第二切换部用于实现同一组波形信号if2的乒乓切换；
8.跳频源组用于产生不同频率的本振信号并输出至第一混频器和第二混频器；第三切换部设置在第一混频器、第二混频器和跳频源组之间，第三切换部用于不同频率的本振信号的切换以实现输出至第一混频器和第二混频器的本振信号在不同频率之间的自由切换；第一混频器用于将波形信号if1和跳频源组输入的本振信号叠加生成微波信号rf1；第二混频器用于将波形信号if2和跳频源组输入的本振信号叠加生成微波信号rf2；高速串行接口为8位高速串行接口。
9.进一步的，第一切换部配置为第一开关；第二切换部配置为第二开关。
10.进一步的，第一开关和第二开关均为单刀双掷开关。
11.进一步的，dds芯片内部集成4个独立通道，分别为第一通道、第二通道、第三通道和第四通道；fpga通过高速串行接口对4个独立通道的寄存器进行串行配置以产生4路波形
信号；其中，第一通道和第二通道对应产生波形信号if1，第三通道和第四通道对应产生波形信号if2，在每次串行配置过程中，通过fpga设置同一组内的2路通道产生不同形式的波形信号并控制同组内2路信号的时序，同时对第一开关1和第二开关2进行乒乓切换，以实现波形信号if1和if2分别在2种波形信号之间进行时域上的无缝切换。
12.进一步的，dds芯片为内部集成4个独立通道的gm4941型dds芯片。
13.进一步的，8位高速串行接口的串行时钟最高为200mhz，每个时钟传送8bit数据，依次完成4个通道全部寄存器配置的总时长不超过5μs。
14.进一步的，跳频源组由第一跳频源和第二跳频源组成。
15.进一步的，第一跳频源和第二跳频源相互独立，第一跳频源和第二跳频源的跳频时间均小于10μs。
16.进一步的，第三切换部设置为第三开关，第三开关为2
×
2微波开关矩阵，2
×
2微波开关矩阵使得任意时刻rf1或rf2变频电路的本振信号可在第一跳频源和第二跳频源之间自由切换。
17.进一步的，2
×
2微波开关矩阵的切换速率小于50ns。
18.与现有技术相比，本发明至少可实现如下有益效果之一：
19.a)本发明提供的时频域信号捷变的微波信号产生装置，通过设计多路串行高速通信和多通道切换的方式实现时域波形的分组捷变；同时与上述时域切换相配合，通过设计跳频源组和微波开关矩阵结合的方式实现载波快速切换。本发明装置实现了雷达发射信号时域波形和载波频率快速捷变特性，时域波形和载波频率的变换时间均小于50ns。
20.b)本发明的时频域信号捷变的微波信号产生装置的同一组波形信号可以分别设置为真实信号和掩护信号，这样，通过上述多路串行高速通信和多通道切换的方式即可实现时域波形的分组捷变，也即能够实现快速切换真实信号和掩护脉冲信号，在电子对抗时能够有效掩护雷达的真实信号。
21.本发明的其他特征和优点将在随后的说明书中阐述，并且，部分的从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
附图说明
22.附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
23.图1为本发明的时频域信号捷变的微波信号产生装置的结构示意图；
24.图2为本发明的时频域信号捷变的微波信号产生装置的2
×
2微波开关矩阵的电路结构框图；
25.图3为本发明的时频域信号捷变的微波信号产生装置的2
×
2微波开关矩阵的电路图。
26.附图标记：
27.1-第一开关，2-第二开关，3-第三开关，4-第一跳频源，5-第二跳频源。
具体实施方式
28.下面结合附图来具体描述本发明的优选实施例，其中，附图构成本发明的一部分，并与本发明的实施例一起用于阐释本发明的原理。为增进对本发明的了解，在以下优选实施例中详细说明了具体的细节，而对本领域技术人员来说，没有这些细节的描述也可以完全理解本发明。本发明实施例各器件型号除做特殊说明的以外不做其他限制，只要能完成相应功能的器件均可。另外，为了避免对本发明的实质造成不必要的混淆，并没有详细说明众所周知的元件、电路和方法等。
29.随着电子战技术发展，单一特性的信号极易受到他方电子设备的侦测和反向有源干扰。发明人经过长期深入研究发现：为提升雷达的电子对抗能力，可在雷达主发射信号前后添加多个掩护脉冲信号，掩护信号的时域波形和载波频率需区别于主发射信号，并且掩护信号与主发射信号在时域上越接近，载波频率差异越大，越有助于欺骗和诱导他方设备，提升抗干扰性能。这就要求雷达的发射信号具备时域波形和载波频率可捷变的特性，能够快速切换主发射信号和掩护脉冲信号，实现时域波形和载波频率的快速捷变。
30.结合上述需求，如图1所示，本发明提供了一种时频域信号捷变的微波信号产生装置，其中，该微波信号产生装置包括：fpga、dds芯片，第一切换部、第二切换部、第一混频器和第二混频器、跳频源组、以及第三切换部；其中：dds芯片具有高速串行接口，fpga通过高速串行接口对dds芯片串行配置以产生4路波形信号；将4路输出信号平均分成2组，一组对应波形信号if1并输出至第一混频器，另一组对应波形信号if2并输出至第二混频器；fpga还用于在每次串行配置中控制同一组2路分别产生不同形式的波形信号并控制同组内2路信号的时序；第一切换部设置在dds芯片和第一混频器之间，用于实现同一组波形信号if1的乒乓切换，第二切换部设置在dds芯片和第二混频器之间，第二切换部用于实现同一组波形信号if2的乒乓切换；跳频源组用于产生不同频率的本振信号并输出至第一混频器和第二混频器；第三切换部设置在第一混频器、第二混频器和跳频源组之间，第三切换部用于不同频率的本振信号的切换以实现输出至第一混频器和第二混频器的本振信号在不同频率之间的自由切换；第一混频器用于将波形信号if1和跳频源组输入的本振信号叠加生成微波信号rf1；第二混频器用于将波形信号if2和跳频源组输入的本振信号叠加生成微波信号rf2。
31.具体的，为了实现同一组不同通道的波形切换，第一切换部配置为第一开关1；第二切换部配置为第二开关2。
32.具体的，第一开关1和第二开关2均为单刀双掷开关。
33.具体的，为了进一步实现4路波形信号的产生，dds芯片内部集成4个独立通道，分别为第一通道、第二通道、第三通道和第四通道；fpga通过高速串行接口对4个独立通道的寄存器进行串行配置以产生4路波形信号；其中，第一通道和第二通道对应产生波形信号if1，第三通道和第四通道对应产生波形信号if2，在每次串行配置过程中，通过fpga设置同一组内的2路通道产生不同形式的波形信号并控制同组内2路信号的时序，同时对第一开关1和第二开关2进行乒乓切换，以实现波形信号if1和if2分别在2种波形信号之间进行时域上的无缝切换。
34.也即将dds的4路输出信号分成2组，第一通道和第二通道对应波形信号if1，第三通道和第四通道对应波形信号if2。在每次串行配置过程中，设置同一组内的2路通道产生
不同形式的波形信号，则通过控制同组内2路信号的时序，并对第一开关1和第二开关2进行乒乓切换，可使if1和if2分别在2种波形信号之间进行时域上的无缝切换。
35.举例来说，同一组波形信号if1可以分别设置为真实信号和掩护信号，这样，通过上述多路串行高速通信和多通道切换的方式即可实现时域波形的分组捷变，也即能够实现快速切换真实信号和掩护脉冲信号。
36.具体的，波形信号基于dds电路产生，对于单一通道的dds芯片，其输出波形信号的切换时间取决于dds寄存器配置时间和芯片内部流水延迟。其中寄存器配置时间取决于dds的串行接口配置速率和数据位宽度，通常需要几个μs～几十μs；而dds芯片流水延迟为固定的几百ns。由于以上两类时间延迟的存在，使用单一通道dds无法实现输出波形信号在时域上的快速捷变，而使用多通道dds，又存在多芯片同步问题，同时会明显增加体积、功耗。综上，本发明通过对dds电路进行设计，能够克服上述技术问题，且使输出信号能够在不同波形之间实现时间上的无缝切换。
37.作为本发明一种具体实施例，dds芯片为内部集成4个独立通道的gm4941型dds芯片。
38.优选的，高速串行接口为8位高速串行接口。
39.更优选的，8位高速串行接口的串行时钟最高为200mhz，每个时钟传送8bit数据，依次完成4个通道全部寄存器配置的总时长不超过5μs。
40.具体的，为了提供不同频率的本振信号，跳频源组配置为由第一跳频源4和第二跳频源5组成。
41.作为本发明一种具体实施例，第一跳频源4和第二跳频源5均为锁相式跳频源。
42.优选的，第一跳频源4和第二跳频源5的跳频时间均小于10μs。通过此种设计方式，能够保证下一时刻采用同一跳频源提供的本振信号频率与上一时刻该跳频源提供的本振信号频率不同。
43.本实施例中，可通过设置跳频源的锁相环的鉴相频率、以及环路带宽大小来设计跳频时间。
44.举例来讲，锁相环的鉴相频率为20mhz，环路带宽调节为1mhz带宽，则可以使锁相式跳频源的跳频时间小于10μs。
45.在上述实施例中，为了实现rf1或rf2变频电路的本振信号可在第一跳频源4和第二跳频源5之间自由切换，第三切换部设置为第三开关3，第三开关3为2
×
2微波开关矩阵，2
×
2微波开关矩阵使得任意时刻rf1或rf2变频电路的本振信号可在第一跳频源4和第二跳频源5之间自由切换。
46.如图2-3所示为2
×
2微波开关矩阵的电路图，2
×
2微波开关矩阵的内部电路为平面布局，器件包括第一功分器、第二功分器、4只单刀单掷开关(spst)和2只单刀双掷开关(spdt)；其中，第一功分器的第一输出端与第一单刀单掷开关spst_1c的输入端连接，第一单刀单掷开关spst_1c的输出端与第一单刀双掷开关spdt_1的第一输入端连接，第一功分器的第二输出端与第三单刀单掷开关spst_2c的输入端连接，第三单刀单掷开关spst_2c的输出端与第二单刀双掷开关spdt_2的第一输入端连接；第二功分器的第一输出端与第二单刀单掷开关spst_1d的输入端连接，第二单刀单掷开关spst_1d的输出端与第一单刀双掷开关spdt_1的第二输入端连接，第二功分器的第二输出端与第四单刀单掷开关spst_2d的输
入端连接，第四单刀单掷开关spst_2c的输出端与第二单刀双掷开关spdt_2的第二输入端连接；第一功分器匹配第一跳频源4，第二功分器匹配第二跳频源5。任何时刻下，lo1或lo2信号均可以选通第一跳频源4，也可以选通第二跳频源5，且lo1与lo2的跳频源选择相互独立，互不影响。第一跳频源4和第二跳频源5与2
×
2微波开关矩阵相配合，用于提供2路可同频、可异频的变频本振信号lo1、lo2。
47.具体的，异频模式下，lo1、lo2需要满足60db的通道隔离度指标。电路中spdt的开关隔离度一般为35～50db，不满足60db的隔离度要求，在spdt前级每条支路上串联1只spst，隔离度一般为35～50db，两级开关级联后，实现优于60db的开关隔离度指标。同频模式下，lo1、lo2可能同时选通第一跳频源4，也可能同时选通第二跳频源5，此时要求lo1、lo2具备相位一致性。由于相同型号规格的功分器、spst、spdt器件本身具备良好的相位一致性，因此在电路设计上，主要需要控制传输线的相位一致性，即传输线电长度。针对图3电路，第一功分器与第一单刀单掷开关spst_1c连接的支路为a1信号支路，第一功分器与第三单刀单掷开关spst_2c连接的支路为a2信号支路，第二功分器与第二单刀单掷开关spst_1d连接的支路为b2信号支路，第二功分器与第四单刀单掷开关spst_2d连接的支路为b1信号支路，第一单刀单掷开关spst_1c与第一单刀双掷开关spdt_1连接的支路为c1信号支路，第二单刀单掷开关spst_1d与第一单刀双掷开关spdt_1连接的支路为d1信号支路，第三单刀单掷开关spst_2c与第二单刀双掷开关spdt_2连接的支路为c2信号支路，第四单刀单掷开关spst_2d与第二单刀双掷开关spdt_2连接的支路为d1信号支路；a1与b1信号支路保持等电长度；a2与b2信号支路保持等电长度；c1和d1信号支路保持等电长度；c2和d2信号支路保持等电长度。上述等电长度要求主要通过控制印制板传输线长度、不同信号支路设计相同的穿孔结构进行控制。
48.优选的，2
×
2微波开关矩阵的切换速率小于50ns。也即，由于开关矩阵中高速开关的切换速率小于50ns，因此rf1或rf2的载波频率变换时间小于50ns，实现了载波频率的捷变。
49.需要说明的是，受限于体积和功耗的限制，提供载波信号的跳频源不宜采取较为复杂的直接频率合成方案。而使用锁相式跳频源方案，不仅电路简单，输出频率范围宽，而且可保证较高的信号品质；但是锁相式跳频源不具备频率捷变特性，跳频时间为几十μs量级，且跳频源覆盖的带宽越宽，跳频时间越长。本发明则通过设计第一跳频源4和第二跳频源5与2
×
2微波开关矩阵相配合，实现了载波快速切换。
50.测试结果显示，本方案实现了雷达发射信号时域波形和载波频率快速捷变特性，时域波形和载波频率的变换时间均小于50ns。
51.与现有技术相比，本发明的时频域信号捷变的微波信号产生装置通过设计多路串行高速通信和多通道切换的方式实现时域波形的分组捷变；同时与上述时域切换相配合，通过设计跳频源组和高速微波开关矩阵结合的方式实现载波快速切换。本发明装置实现了雷达发射信号时域波形和载波频率快速捷变特性，时域波形和载波频率的变换时间均小于50ns。
52.应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤、组件或其组合的存在或附加。
53.本发明以上的方法可以由硬件实现，也可以由硬件结合软件实现。本发明涉及这
样的计算机可读程序，当该程序被逻辑部件所执行时，能够使该逻辑部件实现上文所述的装置或构成部件，或使该逻辑部件实现上文所述的各种方法或步骤。本发明还涉及用于存储以上程序的存储介质，如硬盘、磁盘、光盘、dvd、flash存储器等。
54.以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

技术特征：
1.一种时频域信号捷变的微波信号产生装置，其特征在于，所述微波信号产生装置包括：fpga、dds芯片、第一切换部、第二切换部、第一混频器、第二混频器、跳频源组、以及第三切换部；其中：所述dds芯片具有高速串行接口，所述fpga通过所述高速串行接口对所述dds芯片串行配置以产生4路波形信号；将4路输出信号平均分成2组，一组对应波形信号if1并输出至所述第一混频器，另一组对应波形信号if2并输出至所述第二混频器；所述fpga还用于在每次串行配置中控制同一组2路分别产生不同形式的波形信号并控制同组内2路信号的时序；所述第一切换部设置在所述dds芯片和所述第一混频器之间，用于实现同一组波形信号if1的乒乓切换，所述第二切换部设置在所述dds芯片和所述第二混频器之间，所述第二切换部用于实现同一组波形信号if2的乒乓切换；所述跳频源组用于产生不同频率的本振信号并输出至所述第一混频器和所述第二混频器；所述第三切换部设置在所述第一混频器、所述第二混频器和所述跳频源组之间，所述第三切换部用于不同频率的本振信号的切换以实现输出至所述第一混频器和所述第二混频器的本振信号在不同频率之间的自由切换；所述第一混频器用于将波形信号if1和所述跳频源组输入的本振信号叠加生成微波信号rf1；所述第二混频器用于将波形信号if2和所述跳频源组输入的本振信号叠加生成微波信号rf2；所述高速串行接口为8位高速串行接口。2.根据权利要求1所述的微波信号产生装置，其特征在于，所述第一切换部配置为第一开关(1)；所述第二切换部配置为第二开关(2)。3.根据权利要求2所述的微波信号产生装置，其特征在于，所述第一开关(1)和所述第二开关(2)均为单刀双掷开关。4.根据权利要求1所述的微波信号产生装置，其特征在于，所述dds芯片内部集成4个独立通道，分别为第一通道、第二通道、第三通道和第四通道；所述fpga通过高速串行接口对4个独立通道的寄存器进行串行配置以产生4路波形信号；其中，所述第一通道和所述第二通道对应产生波形信号if1，所述第三通道和所述第四通道对应产生波形信号if2，在每次串行配置过程中，通过所述fpga设置同一组内的2路通道产生不同形式的波形信号并控制同组内2路信号的时序，同时对第一开关1和第二开关2进行乒乓切换，以实现波形信号if1和if2分别在2种波形信号之间进行时域上的无缝切换。5.根据权利要求4所述的微波信号产生装置，其特征在于，所述dds芯片为内部集成4个独立通道的gm4941型dds芯片。6.根据权利要求5所述的微波信号产生装置，其特征在于，所述8位高速串行接口的串行时钟最高为200mhz，每个时钟传送8bit数据，依次完成所述4个通道全部寄存器配置的总时长不超过5μs。7.根据权利要求1所述的微波信号产生装置，其特征在于，所述跳频源组由第一跳频源(4)和第二跳频源(5)组成。8.根据权利要求7所述的微波信号产生装置，其特征在于，所述第一跳频源(4)和第二跳频源(5)相互独立，所述第一跳频源(4)和第二跳频源(5)的跳频时间均小于10μs。9.根据权利要求1-8所述的微波信号产生装置，其特征在于，所述第三切换部设置为第三开关(3)，所述第三开关(3)为2
×
2微波开关矩阵，所述2
×
2微波开关矩阵使得任意时刻
rf1或rf2变频电路的本振信号可在第一跳频源(4)和第二跳频源(5)之间自由切换。10.根据权利要求9所述的微波信号产生装置，其特征在于，所述2
×
2微波开关矩阵的切换速率小于50ns。

技术总结
本发明公开了一种时频域信号捷变的微波信号产生装置，属于频率合成技术领域，用于解决现有单一信号易受到侦测和反向有源干扰的问题。包括：FPGA、DDS芯片、第一至第三切换部、第一混频器、第二混频器、跳频源组；DDS芯片具有高速串行接口，FPGA通过高速串行接口对DDS芯片串行配置产生4路波形信号；将4路信号均分成2组，一组对应波形信号IF1输出至第一混频器，一组对应波形信号IF2输出至第二混频器；第一切换部在DDS芯片和第一混频器之间，第二切换部在DDS芯片和第二混频器之间；跳频源组用于产生不同频率的本振信号并输出至第一混频器和第二混频器；第三切换部设置在第一混频器、第二混频器和跳频源组之间。该装置能够实现时域波形和载波频率快速捷变。现时域波形和载波频率快速捷变。现时域波形和载波频率快速捷变。


技术研发人员：马志扬 杨亦师 任春阳
受保护的技术使用者：北京华航无线电测量研究所
技术研发日：2022.02.11
技术公布日：2023/8/24