等离子体破坏保护装置及保护方法与流程

1.本发明涉及一种等离子体破坏保护装置及保护方法，尤其涉及一种可达成双向极性保护的等离子体破坏保护装置及保护方法。


背景技术：

2.在半导体工艺中，进行例如蚀刻工艺时，常需要施加等离子体于集成电路中。这些施加的等离子体所带来的电荷，可能会累积在电路组件中，并对电路组件产生损坏。
3.在已知技术中，常在受保护组件旁，设置二极管来进行等离子体破坏的保护动作。这种二极管通常只能针对单一极性的电荷进行保护。因此，已知技术也通过设置双极性晶体管来达成双极性的等离子体破坏的保护动作。然而，通过双极性晶体管所达成的等离子体破坏的保护动作，无论是在正极性或是负极性电荷的保护动作的表现上都欠佳。因此，提出一种高效能的等离子体破坏保护装置，是本领域设计者的重要课题。


技术实现要素：

4.本发明是针对一种等离子体破坏保护装置及保护方法，可提升对于工艺中所产生的等离子体破坏的保护效能。
5.根据本发明的实施例，等离子体破坏保护装置设置在集成电路中。等离子体破坏保护装置包括开关组件以及传输结构。开关组件耦接在参考电源轨线与焊垫间。开关组件根据焊垫上的电荷以被导通或断开，其中焊垫耦接至受保护组件。传输结构用以在后段工艺中传输焊垫上的电荷至开关组件的控制端。其中在后段工艺中，开关组件根据焊垫上的电荷以被导通。
6.根据本发明的实施例，等离子体破坏保护方法包括：形成传输结构以耦接至焊垫；形成开关组件以耦接至传输结构、受保护组件、焊垫以及参考电源轨线；以及，在后段工艺中，使传输结构传输焊垫上的电荷至开关组件的控制端，并使开关组件根据焊垫上的电荷以被导通。
7.基于上述，本发明通过在后段工艺中，提供传输结构来传输焊垫上的电荷至开关组件的控制端，并通过导通开关组件以进行焊垫上的电荷的宣泄动作。并经以防止集成电路中的组件受到焊垫上等离子体所累积的电荷的破坏，维持集成电路的可靠度。
附图说明
8.图1为本发明一实施例的等离子体破坏保护装置的示意图；
9.图2为本发明另一实施例的等离子体破坏保护装置的示意图；
10.图3a以及图3b为本发明图2实施例的等离子体破坏保护装置200的动作方式的示意图；
11.图4为本发明实施例的在后段工艺后的等离子体破坏保护装置的示意图；
12.图5为本发明实施例的等离子体破坏保护方法的流程图。
13.附图标号说明
14.100、200、400:等离子体破坏保护装置；
15.110、210、410:开关组件；
16.120、220、420:传输结构；
17.130、230:连接结构；
18.140、240、440:传输导线；
19.ml、m1、m2:金属层；
20.pc:受保护组件；
21.pd1、pd2:焊垫；
22.rpwl:参考电源轨线；
23.s510～s530:等离子体破坏保护步骤；
24.t1:晶体管。
具体实施方式
25.现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
26.请参照图1，等离子体破坏保护装置100包括开关组件110以及传输结构120。开关组件110耦接在参考电源轨线rpwl与焊垫pd1间。开关组件110根据焊垫pd1上的电荷以被导通或断开，其中，焊垫pd1耦接至受保护组件pc。受保护组件pc可以是晶体管，或其他种类的半导体组件。传输结构120耦接至开关组件110以及参考电源轨线rpwl。在本实施例中，传输结构120可通过连接结构130耦接至焊垫pd1。
27.在本实施例中，在后段工艺中(back-end-of-line,beol)，传输结构120可通过连接结构130维持耦接至焊垫pd1，并使焊垫pd1上的电荷可以通过传输结构120被传送至开关组件110的控制端。其中，开关组件110为晶体管t1。晶体管t1的第一端接至焊垫pd1，晶体管t1的第二端以及基极端共同耦接至参考电源轨线rpwl，晶体管t1的控制端则耦接至传输结构120。
28.值得一提的，开关组件110可根据焊垫pd1上的电荷来被导通或断开。其中，当工艺中，施加的等离子体在焊垫pd1上所累积的电荷超过一个预期的量时，开关组件110可被导通，并经以宣泄焊垫pd1上的电荷至参考电源轨线rpwl，并使受保护组件pc不会因为焊垫pd1上过多的电荷而造成损毁。
29.附带一提的，参考电源轨线rpwl可耦接至焊垫pd2。参考电源轨线rpwl可通过焊垫pd2以接收参考电压。
30.另外，在本实施例中，当后段工艺完成后，连接结构130可被移除。并且，开关组件110的控制端与参考电源轨线rpwl间可形成一传输导线140。传输导线140用以使开关组件110的控制端上的电压被拉低至参考电源轨线rpwl上的参考电压。如此一来，开关组件110中的晶体管t1可以维持为被截止的状态。
31.请参照图2，等离子体破坏保护装置200包括开关组件210以及传输结构220。开关组件210由晶体管t1所建构。晶体管t1耦接在焊垫pd1以及参考电源轨线rpwl间，晶体管t1的控制端耦接至传输结构220。在本实施例中，焊垫pd1由金属层ml所构成，其中金属层ml与
金属层m1、m2可相互耦接，金属层m1可直接连接至晶体管t1以及受保护组件pc。
32.此外，传输结构220形成在至少一金属层中。在一实施例中，传输结构220可由金属层ml、m2、m1来形成。金属层ml、m2、m1依序耦接。并且，在后段工艺未完成前，传输结构220可通过连接结构230来与焊垫pd1相互耦接。连接结构230可以与传输结构220利用相同的金属层ml、m2、ml来建构。
33.在后段工艺中，焊垫pd1上的电荷可通过连接结构230以及传输结构220来被传导至晶体管t1的控制端。若当焊垫pd1上的电荷大过一定的临界量时，晶体管t1可对应被导通，并在焊垫pd1与参考电源轨线rpwl间形成一个导通路径。通过晶体管t1所提供的导通路径，焊垫pd1上的电荷可有效被宣泄，并使受保护组件pc不因焊垫pd1上的电荷而产生损坏。
34.在本实施例中，参考电源轨线rpwl耦接至焊垫pd2，并可接收参考电压。
35.在另一方面，当后段工艺完成后，连接结构230则可被移除，并且，在晶体管t1的控制端以及参考电源轨线rpwl之间可形成传输导线240。传输导线240用以将参考电源轨线rpwl上的参考电压传输至晶体管t1的控制端，并使晶体管t1可维持在被截止的状态。
36.附带一提的，本实施例中形成焊垫pd1、连接结构230以及传输结构220的金属层的数量并没有固定的限制，图2仅是说明用的范例，不用以限缩本发明的范畴。
37.另外，晶体管t1可以为n型的金氧化半导场效晶体管。
38.参照图3a，当等离子体施加的电荷为正电荷，并留存于焊垫pd1上时。通过金属层ml相互连接的连接结构230以及传输结构220可将焊垫pd1上的正电荷传输至晶体管t1的控制端。基于晶体管t1为n型晶体管，晶体管t1可根据其控制端上的正电荷而被导通。在这样的条件下，被导通的晶体管t1可在焊垫pd1以及参考电源轨线rpwl间形成一通道，并使焊垫pd1上的电荷，可以通过晶体管t1所形成的通道，以通过晶体管t1的第二端而进行宣泄。
39.如此一来，受保护组件pc(例如为晶体管)的栅极端上不会累积过量的正电荷，可有效降低受保护组件pc被烧毁的可能，维持集成电路的正常运作。
40.在此请注意，当金属层m1在制作中时，焊垫pd1、连接结构230和传输结构220中的金属层m1是相互连接的。在当金属层m1完成制作后，并进入金属层m2的工艺时，连接结构230的金属层m1的部分可被移除，并使焊垫pd1和传输结构220中的金属层m1相互断开。同理，当金属层m2在制作中时，焊垫pd1、连接结构230和传输结构220中的金属层m2是相互连接的。在当金属层m2完成制作后，并进入金属层ml的工艺时，连接结构230的金属层m2的部分可被移除，并使焊垫pd1和传输结构220中的金属层m2相互断开。
41.参照图3b，当等离子体施加的电荷为负电荷，并留存于焊垫pd1上时。通过金属层ml相互连接的连接结构230以及传输结构220可将焊垫pd1上的负电荷传输至晶体管t1的控制端。基于晶体管t1为n型晶体管，晶体管t1的第一端上具有n型的重掺杂区(n+)，且晶体管t1可具有p型井区的基极端。因此，当晶体管t1的控制端上接收负电荷时，晶体管t1的基极端以及第一端间的p-n接面可被导通，并形成一通道。在这样的条件下，焊垫pd1上的负电荷，可以通过晶体管t1所形成的通道而通过晶体管t1的基极端以进行宣泄，并防止受保护组件pc因栅极端上累积的负电荷而被烧毁。
42.由图3a以及图3b的实施方式可以得知，等离子体破坏保护装置200不论针对等离子体所产生的正电荷或是负电荷，都可以有效的提供电荷的宣泄路径，并达到等离子体破坏保护的目的。
43.参照图4，在集成电路中，后段工艺完成后，等离子体破坏保护装置400包括开关组件410、传输结构420以及传输导线440。开关组件410包括晶体管t1。其中晶体管t1可以为n型晶体管，耦接在参考电源轨线rpwl以及焊垫pd1间。晶体管t1的控制端可耦接至传输结构420以及传输导线440。传输导线440则连接在参考电源轨线rpwl以及传输结构420间，其中，当参考电源轨线rpwl接收参考电压(例如参考接地电压)时，传输导线440用以将参考电压传送至晶体管t1的控制端。在此条件下，晶体管t1可根据所接收的参考电压而被截止。
44.值得一提的，在本实施例中，焊垫pd1以及传输结构420是相互物理性隔离的。在后段工艺完成后，用以连接焊垫pd1以及传输结构420的连接结构已被移除。这样一来，在集成电路正常运作时，焊垫pd1上施加的电压可以不受到传输结构420以及晶体管t1的影响，以使受保护组件pc可以维持正常运作。
45.图5为本发明实施例的等离子体破坏保护方法的流程图。在步骤s510中，在集成电路中，形成传输结构以耦接至焊垫，在步骤s520中，则形成开关组件以耦接至传输结构、受保护组件、焊垫以及参考电源轨线。接着，在步骤s530中，在后段工艺中，则使传输结构传输焊垫上的电荷至开关组件的控制端，并使开关组件根据焊垫上的电荷以被导通。在当开关组件被导通后，焊垫上的电荷可通过被导通开关组件以进行宣泄，并有效使集成电路中的受保护组件不受到焊垫上的累积电荷而产生损坏的现象。
46.关于上述步骤的实施细节，在前述的多个实施例中已有详细的说明，在此恕不多赘述。
47.综上所述，本发明的等离子体破坏保护装置，在后段工艺中，提供传输结构以传送焊垫上的电荷，并提供开关组件以根据传输结构所传送的焊垫上的电荷来被导通。通过被导通的开关组件，焊垫上的累积电荷可有效进行宣泄，并达成等离子体破坏保护的动作。在本发明实施例中，开关组件可对应任意极性的电荷而被导通，可达到双向极性保护的功效。值得一提的，本发明的等离子体破坏保护装置在后段工艺完成后，可切断传输结构以及焊垫间的连接，可使等离子体破坏保护装置不会影响到集成电路的正常运作。
48.最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

技术特征：
1.一种等离子体破坏保护装置，设置在集成电路中，其特征在于，包括：开关组件，耦接在参考电源轨线与焊垫间，根据所述焊垫上的电荷以被导通或断开，其中所述焊垫耦接至受保护组件；以及传输结构，用以在后段工艺中传输所述焊垫上的电荷至所述开关组件的控制端，其中在所述后段工艺中，所述开关组件根据所述焊垫上的电荷以被导通。2.根据权利要求1所述的等离子体破坏保护装置，其特征在于，还包括：连接结构，用以连接所述焊垫以及所述传输结构，其中所述连接结构在所述后段工艺后被移除。3.根据权利要求1所述的等离子体破坏保护装置，其特征在于，所述开关组件包括：晶体管，具有第一端耦接至所述焊垫，所述晶体管的控制端耦接至所述传输结构，所述晶体管的第二端以及基极端均耦接至所述参考电源轨线。4.根据权利要求3所述的等离子体破坏保护装置，其特征在于，所述晶体管为n型晶体管，当所述焊垫上的电荷为正极性时，所述晶体管根据控制端上的所述焊垫上的电荷被导通。5.根据权利要求3所述的等离子体破坏保护装置，其特征在于，所述晶体管为n型晶体管，当所述焊垫上的电荷为负极性时，所述晶体管的基极端与所述晶体管的第一端间所形成的p-n接面被导通。6.根据权利要求1所述的等离子体破坏保护装置，其特征在于，所述传输结构形成在至少一金属层中。7.根据权利要求1所述的等离子体破坏保护装置，其特征在于，还包括：传输导线，用以在所述后段工艺后，连接在所述参考电源轨线与所述开关组件的控制端间。8.一种等离子体破坏保护方法，其特征在于，包括：形成传输结构以耦接至焊垫；形成开关组件以耦接至所述传输结构、受保护组件、所述焊垫以及参考电源轨线；以及在后段工艺中，使所述传输结构传输所述焊垫上的电荷至所述开关组件的控制端，并使所述开关组件根据所述焊垫上的电荷以被导通。9.根据权利要求8所述的等离子体破坏保护方法，其特征在于，还包括：形成连接结构以连接所述开关组件以及所述传输结构。10.根据权利要求9所述的等离子体破坏保护方法，其特征在于，还包括：在所述后段工艺后，移除所述连接结构。11.根据权利要求10所述的等离子体破坏保护方法，其特征在于，还包括：在所述后段工艺后，形成传输导线以连接在所述参考电源轨线与所述开关组件的控制端间。12.根据权利要求8所述的等离子体破坏保护方法，其特征在于，所述开关组件为晶体管，所述等离子体破坏保护方法还包括：当所述焊垫上的电荷为正极性时，使所述晶体管根据控制端上的所述焊垫上的电荷被导通。13.根据权利要求12所述的等离子体破坏保护方法，其特征在于，还包括：
当所述焊垫上的电荷为负极性时，使所述晶体管的基极端与所述晶体管的第一端间所形成的p-n接面被导通。

技术总结
本发明提供一种等离子体破坏保护装置及保护方法。等离子体破坏保护装置设置在集成电路中。等离子体破坏保护装置包括开关组件以及传输结构。开关组件耦接在参考电源轨线与焊垫间。开关组件根据焊垫上的电荷以被导通或断开，其中焊垫耦接至受保护组件。传输结构用以在后段工艺中传输焊垫上的电荷至开关组件的控制端。其中在后段工艺中，开关组件根据焊垫上的电荷以被导通。上的电荷以被导通。上的电荷以被导通。


技术研发人员：王昭龙 许至淳
受保护的技术使用者：华邦电子股份有限公司
技术研发日：2022.02.10
技术公布日：2023/8/24