阵列基板的制作方法

1.本发明涉及一种阵列基板，特别是涉及一种应用于窄边框的电子装置的阵列基板。


背景技术：

2.为了满足外表上的美观以及空间使用上的需求，缩减显示装置的边框宽度俨然成为一项发展趋势。一般而言，缩减边框宽度的方式是将原本位于周边区的走线移到显示区中，然而此方式会造成显示区中的信号线数量增加，以致于提高相邻信号线之间的耦合电容，进而影响显示品质。为此，如何兼顾窄边框的需求以及维持显示品质为本领域技术人员不断努力的目标。


技术实现要素：

3.根据本发明的一实施例，公开了一种阵列基板，其包括基板、多条第一信号线、多条走线、多条第二信号线、以及多个开关元件。第一信号线沿着第一方向设置于基板上。走线沿着不同于第一方向的第二方向设置于基板上，且走线中的一条连接第一信号线中的一条，其中走线中的所述一条跨越第一信号线中的另一条，并与第一信号线中的所述另一条电性绝缘，且走线由第一导电层所形成。第二信号线沿着第二方向设置于基板上，其中第二信号线跨越第一信号线，且第二信号线由不同于第一导电层的第二导电层所形成。开关元件设置于基板上，其中开关元件中的一个电性连接第一信号线中对应的一条以及第二信号线中对应的一条。
附图说明
4.图1所示为本发明的第一实施例的阵列基板的俯视示意图。
5.图2所示为图1沿着剖线a-a’的剖视示意图。
6.图3所示为本发明的一些实施例的阵列基板的俯视示意图。
7.图4所示为本发明的第二实施例的阵列基板的俯视示意图。
8.图5所示为图4沿着剖线b-b’的剖视示意图。
9.图6所示为本发明的第三实施例的阵列基板的俯视示意图。
10.图7所示为本发明的第四实施例的阵列基板的俯视示意图。
11.图8所示为图7沿着剖线c-c’的剖视示意图。
12.图9所示为本发明的第五实施例的阵列基板的俯视示意图。
13.图10所示为图9沿着剖线d-d’的剖视示意图。
14.其中，附图标记说明如下：
15.1、2、3、4、5
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
阵列基板
16.12
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
基板
17.12s
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
上表面
18.14、14a、14b、14c、14d、14e
ꢀꢀꢀꢀꢀ
第一信号线
19.141
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
线段
20.142
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
桥接线段
21.16
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
走线
22.18
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二信号线
23.20
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
开关元件
24.22
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
像素电极
25.24
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
共用线
26.241
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
电极
27.242
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
连接线段
28.26
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
栅极驱动电路
29.28
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
数据驱动电路
30.a-a’、b-b’、c-c’、d-d'
ꢀꢀꢀꢀꢀꢀꢀꢀ
剖线
31.c1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一导电层
32.c2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二导电层
33.c3
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第三导电层
34.d1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一方向
35.d2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二方向
36.dr
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
显示区
37.in1、in2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
绝缘层
38.pr
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
周边区
39.s1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一侧
40.s2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二侧
41.s3
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第三侧
42.s4
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第四侧
43.td
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
俯视方向
44.th
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
穿孔
具体实施方式
45.下文结合具体实施例和附图对本发明的内容进行详细描述，且为了使本发明的内容更加清楚和易懂，下文各附图中的元件可能并非按比例绘制。并且，附图中的各元件的数量与尺寸仅为示意，并非用于限制本发明的范围。
46.在本发明中，阵列基板可应用到需配置像素阵列的电子装置中。举例来说，电子装置可为显示装置、影像感测装置、x射线感测装置或其他合适的装置。显示装置可例如为非自发光显示装置或自发光显示装置。非自发光显示装置可例如包括液晶显示装置或其他合适的装置，自发光显示装置可例如包括有机发光二极体显示装置、无机发光二极体显示装置或其他合适的装置。依据显示装置的类型，显示装置除了包括阵列基板之外，还可包括其他的基板及/或元件。举例来说，当显示装置为液晶显示装置时，显示装置可包括阵列基板、彩色滤光片基板以及液晶层，且液晶层可设置于彩色滤光片基板与阵列基板之间，但不限
于此。当显示装置为自发光显示装置时，显示装置可包括阵列基板以及设置于阵列基板上的发光二极体与封装层，但不限于此。下文中的阵列基板以应用到显示装置为例，但不以此为限。
47.请参考图1与图2，其中图1所示为本发明的第一实施例的阵列基板的俯视示意图，图2所示为图1沿着剖线a-a’的剖视示意图。为了清楚绘示，图1与图2仅显示阵列基板的部分元件，但本发明的阵列基板不以此为限。如图1所示，阵列基板1可包括基板12、多条第一信号线14、多条走线16、多条第二信号线18以及多个开关元件20。基板12可用于承载第一信号线14、走线16、第二信号线18、以及开关元件20。举例来说，基板12可为可挠性基板或不可挠基板。基板12可例如包括玻璃(glass)、石英(quartz)、蓝宝石(sapphire)、压克力(acrylic)、聚酰亚胺(polyimide,pi)、其他合适的材料或上述的组合，但不以此为限。当阵列基板1应用到显示装置时，阵列基板1可具有用以显示影像的显示区dr以及周边区pr，其中周边区pr可位于显示区dr的至少一侧。在图1的实施例中，周边区pr可围绕显示区dr，但不限于此。阵列基板1的显示区dr可例如对应显示装置的显示区，但不限于此。在图1的实施例中，阵列基板1还可包括多个像素电极22，设置于基板12上。像素电极22可例如以阵列方式排列于显示区dr中，并定义出显示装置的像素位置。举例来说，显示区dr可由显示装置的黑色矩阵定义出，或者可约与最外侧的像素电极22的侧边连线所围绕出的区域相同，但不限于此。
48.如图1所示，沿着垂直基板12的上表面12s的俯视方向td观看，第一信号线14与走线16可设置于显示区dr中，第一信号线14可沿着第一方向d1设置于基板12上，且走线16可沿着不同于第一方向d1的第二方向d2设置于基板12上，其中每一条走线16可分别电性连接对应的第一信号线14，并且至少一条走线16可跨越并电性绝缘至少一条其他非对应的第一信号线14(也就是，未与其电性连接的第一信号线14)。具体来说，被走线16跨越的至少一条第一信号线14可包括至少两条线段141以及至少一条桥接线段142，且桥接线段142与走线16可由不同的导电层所形成，使得走线16可跨越桥接线段142并通过绝缘层电性绝缘，从而可避免走线16与非对应的第一信号线14电性连接。在图1的实施例中，桥接线段142可例如电性连接于线段141之间，但不限于此。
49.举例来说，如图1所示，第一信号线14可包括第一信号线14a、第一信号线14b、第一信号线14c、第一信号线14d以及第一信号线14e，依序沿着第二方向d2排列。第一信号线14a可例如包括四条线段141以及三条桥接线段142，且线段141与桥接线段142依序交替连接。第一信号线14b可例如包括三条线段141以及二条桥接线段142，且线段141与桥接线段142依序交替连接。第一信号线14c可例如包括两条线段141以及一条桥接线段142，且桥接线段142连接于线段141之间。因此，与第一信号线14b的线段141连接的走线16可横跨第一信号线14a的桥接线段142，与第一信号线14c的线段141连接的走线16可横跨第一信号线14b与第一信号线14a的桥接线段142，且与第一信号线14d连接的走线16可横跨第一信号线14a、第一信号线14b、第一信号线14c的桥接线段142，使得大部分走线16可经由显示区dr的第一侧s1延伸到周边区pr中。在图1的实施例中，显示区dr可具有与第一侧s1邻接的第二侧s2，且由于与第一信号线14e连接的走线16可设置于显示区dr第二侧s2与基板12的侧边之间，因此可不横跨非对应的第一信号线14。在此情况下，第一信号线14d与第一信号线14e可分别由单一线段141所构成，但不限于此。在一些实施例中，与第一信号线14a连接的走线16可
例如设置于显示区dr相对于第二侧s2的第三侧s3与基板12对应第三侧s3的侧边之间，但不限于此。值得说明的是，由于大部分的走线16从显示区dr的第一侧s1延伸到周边区pr中，因此位于显示区dr的第二侧s2与第三侧s3的周边区pr中的走线16数量可大幅减少，从而可缩减位于显示区dr的第二侧s2与第三侧s3的周边区pr的宽度。
50.在一些实施例中，走线16可与线段141由同一导电层所形成，使得走线16可直接连接对应的第一信号线14的线段141，但不限于此。如图2所示，走线16与线段141可例如由第一导电层c1所形成，桥接线段142可例如由第三导电层c3所形成，但不限于此。
51.如图1所示，第二信号线18可设置于显示区dr中，并沿着第二方向d2设置于基板12上，且第二信号线18可跨越第一信号线14并与第一信号线14电性绝缘。在图1的实施例中，第二信号线18可横跨桥接线段142并与桥接线段142由不同的导电层所形成，因此第二信号线18可与桥接线段142电性绝缘。如图2所示，第二信号线18可例如由不同于第一导电层c1的第二导电层c2所形成。在图1的实施例中，沿着俯视方向td观看，走线16与第二信号线18可沿着第一方向d1交替排列，但不限于此。在一些实施例中，至少一条走线16可设置于两相邻的第二信号线18之间。举例来说，两相邻列的像素电极22之间可设置有一条走线16与一条第二信号线18，但不限于此。在一些实施例中，图1的第二信号线18可分别设置与对应一列的像素电极22的右侧或左侧，但不限于此。
52.如图1所示，开关元件20可设置于基板12上，且每个开关元件20可分别设置于第二信号线18与第一信号线14的交界处，并电性连接对应的第一信号线14以及对应的第二信号线18。举例来说，第一信号线14可为扫描线，电连接开关元件20的栅极，第二信号线18可为数据线，电连接开关元件20的源(漏)极，且像素电极22可分别与开关元件20的漏(源)极电性连接。在一些实施例中，第一信号线14与第二信号线18也可互换。虽然图未示，开关元件20还可包括半导体层以及栅极绝缘层。在图1的实施例中，开关元件20可例如为底栅型薄膜电晶体，但不限于此。举例来说，开关元件20的栅极可与第一信号线14的线段141以及走线16由相同的导电层所形成，例如由图2所示的第一导电层c1所形成。开关元件20的源(漏)极与漏(源)极可与第二信号线18由相同的导电层所形成，例如由图2所示的第二导电层c2所形成。在一些实施例中，开关元件20可依据设计需求为其他类型的薄膜电晶体。
53.如图2所示，第一导电层c1可设置于基板12与第二导电层c2之间，第一导电层c1与第二导电层c2之间可设置有绝缘层in1，第二导电层c2与绝缘层in1上可设置有绝缘层in2，且桥接线段142可设置于绝缘层in2上并由不同于第一导电层c1与第二导电层c2的第三导电层c3所形成。绝缘层in1与绝缘层in2可具有多个穿孔th，使得桥接线段142可通过穿孔th与对应的线段141电性连接。如此一来，走线16与第二信号线18可通过绝缘层in1与绝缘层in2与桥接线段142电性绝缘。在一些实施例中，第一导电层c1与第二导电层c2可例如包括金属或其他合适的导电材料。第三导电层c3可例如包括透明导电材料、金属或其他合适的导电材料。在一些实施例中，当第三导电层c3包括透明导电材料时，像素电极22可例如由第三导电层c3所形成，但不限于此。在一些实施例中，像素电极22可由设置于绝缘层in2上且不同于第三导电层c3的导电层所形成，但不限于此。
54.如图1与图2所示，需说明的是，走线16与第二信号线18可分别由不同的第一导电层c1与第二导电层c2所形成，因此相较于由相同的导电层所形成的情况而言，走线16与第二信号线18之间可存在绝缘层in1，因此在维持一定的耦合电容的情况下，从俯视方向td观
看，走线16与第二信号线18之间的间距可降低，以提升像素开口率，及/或两者之间的耦合电容也可缩小，以减少显示装置的异常，从而提升显示品质。此外，由于走线16与像素电极22可分别由不同的第一导电层c1与第三导电层c3所形成，因此可降低走线16与像素电极22中的信号彼此干扰。
55.在图1的实施例中，阵列基板1还可包括多条共用线24，设置于基板12上，且共用线24可沿着第二方向d2延伸并跨越第一信号线14，但不以此为限。举例来说，共用线24可跨越第一信号线14的线段141，但不限于此。如图2所示，共用线24可由第二导电层c2所形成，因此可通过绝缘层in1与线段141电性绝缘。此外，如图1所示，在俯视方向td上，共用线24可跨越同一列的像素电极22，而与排列在同一列的像素电极22重叠，以与像素电极22之间形成储存电容。
56.图3所示为本发明的一些实施例的阵列基板的俯视示意图。为清楚示出周边区pr的元件，图3省略显示区dr中的大部分元件，仅显示走线16与第二信号线18，但本揭露不以此为限。如图3所示，阵列基板1还可包括栅极驱动电路26以及数据驱动电路28，其中栅极驱动电路26可电性连接走线16，且数据驱动电路28可电性连接第二信号线18。需说明的是，由于走线16与第二信号线18分别由不同的导电层(例如，分别由图2所示的第一导电层c1与第二导电层c2)所形成，因此延伸到周边区pr中的走线16与第二信号线18可分别直接连接到栅极驱动线路26与数据驱动电路28，而不需额外的桥接结构。换言之，至少一条走线16可于周边区pr中直接跨越第二信号线18。在一些实施例中，阵列基板1可包括两个栅极驱动电路26，且数据驱动电路28可设置于栅极驱动电路26之间，但不限于此。
57.阵列基板并不以上述实施例为限，且可具有不同的实施例。为简化说明，下文中不同的实施例将使用与第一实施例相同标号标注相同元件。为容易比较第一实施例与不同的实施例之间的差异，下文将突显不同的实施例的差异，且不再对重复部分作赘述。
58.图4所示为本发明的第二实施例的阵列基板的俯视示意图，图5所示为图4沿着剖线b-b’的剖视示意图。如图4与图5所示，本实施例的阵列基板2与图1所示的阵列基板1的差异在于本实施例的至少一条走线16可跨越至少一个像素电极22。举例来说，与第一信号线14d连接的走线16可横跨排列在同一列且位于第一信号线14d与显示区dr的第一侧s1之间的像素电极22，且以此类推。并且，第一信号线14的桥接线段142在第一方向d1上的位置可随着走线16在第一方向d1上的位置作调整。在一些实施例中，一条共用线24可设置于彼此相邻的第二信号线18与走线16之间，但不限于此。在一些实施例中，图4与图5的桥接线段142可由第二导电层c2所形成，在此情况下，桥接线段142可与共用线24以及第二信号线18可由相同的导电层所形成。在一些实施例中，由于第二信号线18与第一信号线14的线段141由不同的导电层所形成，因此第二信号线18可横跨第一信号线14的其中一线段141，但不限于此。在一些实施例中，图4所示的阵列基板2也可选择性采用图3的栅极驱动线路26与数据驱动电路28的设计。在一些实施例中，图4的阵列基板2的其他部分可类似或相同于上述或下述其他实施例的阵列基板，因此在此不多赘述。
59.图6所示为本发明的第三实施例的阵列基板的俯视示意图。如图6所示，本实施例的阵列基板3的走线16在第一方向d1上的位置可依据设计需求做调整。例如，分别连接第一信号线14e到第一信号线14a的走线16可不限沿着第一方向d1排列。举例来说，连接第一信号线14e的走线16与连接第一信号线14a的走线16可设置于彼此相邻的一第二信号线18与
一共用线24之间。或者，分别连接第一信号线14a到第一信号线14d的走线16可沿着第一方向d1排列，但不限于此。在一些实施例中，图6所示的阵列基板3可选择性采用图3的栅极驱动线路26与数据驱动电路28的设计。在一些实施例中，图6的阵列基板3的其他部分可类似或相同于上述或下述其他实施例的阵列基板，因此在此不多赘述。
60.图7所示为本发明的第四实施例的阵列基板的俯视示意图，图8所示为图7沿着剖线c-c’的剖视示意图。如图7与图8所示，本实施例的阵列基板4与图1所示的阵列基板1的差异在于，本实施例的桥接线段142可由第二导电层c2所形成，在此情况下，桥接线段142可与共用线24以及第二信号线18由相同的第二导电层c2所形成，且第二信号线18可横跨第一信号线14的其中一线段141。在一些实施例中，图7的走线16可采用图4或图6所示的走线16设计，但不限于此。在一些实施例中，图7的第二信号线18可采用图5的第二信号线18的设计。在一些实施例中，图7所示的阵列基板4可选择性采用图3的栅极驱动线路26与数据驱动电路28的设计。在一些实施例中，图7的阵列基板4的其他部分可类似或相同于上述或下述其他实施例的阵列基板，因此在此不多赘述。
61.图9所示为本发明的第五实施例的阵列基板的俯视示意图，图10所示为图9沿着剖线d-d’的剖视示意图。如图9与图10所示，本实施例的阵列基板5与图1的阵列基板的差异在于，本实施例的第一信号线14与第二信号线18可分别为数据线与扫描线。举例来说，第一信号线14的线段141与走线16可由第一导电层c1所形成，第二信号线18可由第二导电层c2所形成，且第二导电层c2可设置于基板12与第一导电层c1之间，但不限于此。在图9与图10的实施例中，桥接线段142可由第二导电层c2所形成，并位于基板12与走线16之间，但不限于此。在一些实施例中，桥接线段142也可由第三导电层c3或其他不同于第一导电层c1的导电层所形成。在一些实施例中，桥接线段142可仅跨越走线16，或者当桥接线段142也可由第三导电层c3或其他不同于第一导电层c1与第二导电层c2的导电层所形成时，桥接线段142可跨越走线16与相邻的第二信号线18。在一些实施例中，每一条走线16可延伸到显示区dr相对于第一侧s1的第四侧s4，使得走线16可具有实质上相同的长度。图9中走线16具有相同长度的设计也可适用于上述任一实施例的走线。
62.在图9与图10的实施例中，共用线24可包括交替连接的电极241以及连接线段242，其中电极241在俯视方向td上可与像素电极22重叠，且连接线段242可连接两相邻的电极241。举例来说，当第一信号线14的线段141由设置于第二导电层c2上的第一导电层c1所形成时，跨越线段141的连接线段242可由位于基板12与第一导电层c1之间的第二导电层c2所形成，且电极241可由第一导电层c1所形成，但不以此为限。在一些实施例中，共用线24也可全部由第二导电层c2所形成。在一些实施例中，第一信号线14的线段141与走线16可由第二导电层c2所形成，而第二信号线18可由第一导电层c1所形成。在此情况下，桥接线段142可由第一导电层c1、第三导电层c3或其他导电层所形成，且共用线24的连接线段242可由第一导电层c1所形成。在一些实施例中，图9所示的阵列基板4可选择性采用图3的栅极驱动线路26与数据驱动电路28的设计。在一些实施例中，图9的阵列基板5的其他部分可类似或相同于上述其他实施例的阵列基板，因此在此不多赘述。
63.综上所述，在本发明的阵列基板中，由于大部分的走线与第二信号线可从显示区的第一侧延伸到周边区中，因此位于显示区的第二侧与第三侧的周边区中的走线数量可大幅减少，从而可缩减位于显示区的第二侧与第三侧的周边区的宽度，使得显示装置可具有
窄边框。并且，由于走线与第二信号线可由不同的导电层所形成，及/或走线与像素电极可由不同的导电层所形成，使得走线与第二信号线之间及/或走线与像素电极之间可存在绝缘层，因此可降低走线与第二信号线之间及/或走线与像素电极之间的耦合电容，从而可减少显示装置的异常。因此，本发明的阵列基板可同时兼顾窄边框以及提升显示品质的需求。
64.以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

技术特征：
1.一种阵列基板，其特征在于，包括：一基板；多条第一信号线，沿着一第一方向设置于所述基板上；多条走线，沿着不同于所述第一方向的一第二方向设置于所述基板上，且所述多条走线中的一条电性连接所述多条第一信号线中的一条，其中所述多条走线中的所述一条跨越所述多条第一信号线中的另一条，并与所述多条第一信号线中的所述另一条电性绝缘，且所述多条走线由一第一导电层所形成；多条第二信号线，沿着所述第二方向设置于所述基板上，其中所述多条第二信号线跨越所述多条第一信号线，且所述多条第二信号线由不同于所述第一导电层的一第二导电层所形成；以及多个开关元件，设置于所述基板上，其中所述多个开关元件中的一个电性连接所述多条第一信号线中对应的一条以及所述多条第二信号线中对应的一条。2.如权利要求1所述的阵列基板，其特征在于，所述多条第一信号线中的所述另一条包括至少两条线段以及至少一条桥接线段，所述至少一条桥接线段电性连接于所述至少两条线段之间，所述至少两条线段由所述第一导电层所形成。3.如权利要求2所述的阵列基板，其特征在于，所述至少一条桥接线段由不同于所述第一导电层与所述第二导电层的一第三导电层所形成。4.如权利要求2所述的阵列基板，其特征在于，所述多条第二信号线中的一条以及所述多条走线中所述的一条跨越所述多条第一信号线中的所述另一条的所述至少一条桥接线段。5.如权利要求2所述的阵列基板，其特征在于，所述至少一条桥接线段由所述第二导电层所形成。6.如权利要求2所述的阵列基板，其特征在于，所述多条走线中的所述一条横跨所述多条第一信号线中的所述另一条的所述至少一条桥接线段，且所述多条第二信号线中的一条跨越所述多条第一信号线中的所述另一条的所述至少两条线段中的一条。7.如权利要求2所述的阵列基板，其特征在于，还包括多个像素电极，设置于所述基板上，且所述多个像素电极与所述至少一条桥接线段由不同于所述第一导电层与所述第二导电层的一第三导电层所形成。8.如权利要求1所述的阵列基板，其特征在于，还包括多个像素电极，设置于所述基板上，且所述多条走线中的所述一条跨越所述多个像素电极中的至少一个。9.如权利要求1所述的阵列基板，其特征在于，还包括多个像素电极以及多条共用线，设置于所述基板上，其中所述多条共用线沿着所述第二方向延伸，且所述多条共用线中的一条跨越所述多个像素电极中的多个。10.如权利要求9所述的阵列基板，其特征在于，所述多条共用线由所述第二导电层所形成。11.如权利要求1所述的阵列基板，其特征在于，所述多条第一信号线为扫描线，且所述多条第二信号线为数据线。12.如权利要求1所述的阵列基板，其特征在于，所述第一导电层设置于所述基板与所述第二导电层之间。
13.如权利要求1所述的阵列基板，其特征在于，所述多条第一信号线为数据线，且所述多条第二信号线为扫描线。14.如权利要求13所述的阵列基板，其特征在于，所述第二导电层设置于所述第一导电层与所述基板之间。15.如权利要求13所述的阵列基板，其特征在于，还包括多条共用线，跨越所述多条第一信号线，其中所述多条共用线中的每一条包括交替连接的多个电极以及多条连接线段，且所述多条连接线段由所述第二导电层所形成。

技术总结
本发明公开了一种阵列基板，其包括基板、多条第一信号线、多条走线、多条第二信号线、以及多个开关元件。第一信号线沿着第一方向设置于基板上。走线沿着不同于第一方向的第二方向设置于基板上，且走线中的一条连接第一信号线中的一条并跨越第一信号线中的另一条。第二信号线沿着第二方向设置于基板上，其中第二信号线跨越第一信号线，且走线与第二信号线由不同于的导电层所形成。开关元件设置于基板上，且开关元件中的一个电性连接第一信号线中对应的一条以及第二信号线中对应的一条。的一条以及第二信号线中对应的一条。的一条以及第二信号线中对应的一条。


技术研发人员：林圣佳
受保护的技术使用者：和鑫光电股份有限公司
技术研发日：2022.02.09
技术公布日：2023/8/24