像素电路和显示面板及其驱动方法与流程

1.本发明涉及显示技术领域，尤其涉及一种像素电路和显示面板及其驱动方法。


背景技术：

2.随着显示技术的发展，显示面板的应用场景越来越多，用户对显示面板的显示需求也越来越多样化。例如，同一屏幕内存在多种显示场景，不同的显示场景对刷新频率的要求不同，通过对扫描驱动电路进行重新设计能够实现分区分频，从而兼顾显示需求和低功耗的要求。然而，由于扫描驱动电路内部结构为级联连接，在进行分区分频时存在一定的限制，因此，现有显示面板无法实现灵活的分区分频。


技术实现要素：

3.本发明提供了一种像素电路和显示面板及其驱动方法，以实现对显示面板灵活的分区分频。
4.为实现上述技术目的，本发明实施例提供了如下技术方案：一种像素电路，包括：
5.驱动模块，驱动模块用于响应其控制端的电压而产生驱动电流；
6.存储模块，与驱动模块电连接；存储模块用于存储驱动模块的控制端的电位；
7.充放电模块，与驱动模块电连接；充放电模块用于对驱动模块的控制端进行充放电；其中，充放电模块与驱动模块的控制端之间存在充放电路径；
8.刷新开关模块，串联于充放电路径之中；刷新开关模块响应于刷新控制信号，控制充放电路径的通断，以实现对像素电路的刷新频率切换。
9.相应地，本发明还提供了一种显示面板，包括：刷新控制信号线和多个如本发明任意实施例的像素电路；
10.至少一排像素电路的刷新开关模块电连接至相同的刷新控制信号线，每排像素电路包括沿第一方向排列的多个像素电路。
11.相应地，本发明还提供了一种应用于本发明任意实施例提供的显示面板的驱动方法，包括：
12.若扫描至需要刷新的像素电路，则刷新控制信号线上的刷新控制信号为导通电平；
13.若扫描至不需要刷新的像素电路，则刷新控制信号线上的刷新控制信号为关断电平。
14.本发明实施例通过提供一种新的像素电路，在驱动模块的充放电路径中串联刷新开关模块，由该刷新开关模块控制像素是否刷新。具体地，当像素需要刷新时，控制刷新开关模块导通；当像素不需要刷新时，控制刷新开关模块断开。由于像素电路的主要功耗在于驱动模块的充放电过程，因此，一旦断开驱动模块的充放电路径使得驱动模块不进行刷新，则会实现降低功耗的效果。本发明实施例无需对扫描驱动电路进行重新设计，即可以实现对像素刷新频率的控制。进一步地，本发明实施例可以实现对每个像素的刷新频率的单独
控制，高频(或低频)的区域可以选择在显示面板的任意位置，且高频(或低频)的区域可以根据显示需要随时进行调整。因此，与现有技术相比，本发明实施例的分区分频方式更加灵活。
15.应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
16.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
17.图1为本发明实施例提供的一种像素电路的示意图；
18.图2为本发明实施例提供的另一种像素电路的示意图；
19.图3为本发明实施例提供的一种像素正常刷新的驱动时序的示意图；
20.图4为本发明实施例提供的一种像素降低刷新频率的驱动时序的示意图；
21.图5为本发明实施例提供的又一种像素电路的示意图；
22.图6为本发明实施例提供的又一种像素电路的示意图；
23.图7为本发明实施例提供的又一种像素电路的示意图；
24.图8为本发明实施例提供的又一种像素电路的示意图；
25.图9为本发明实施例提供的又一种像素电路的示意图；
26.图10为本发明实施例提供的又一种像素电路的示意图；
27.图11为本发明实施例提供的又一种像素电路的示意图；
28.图12为本发明实施例提供的另一种像素正常刷新的驱动时序的示意图；
29.图13为本发明实施例提供的另一种像素降低刷新频率的驱动时序的示意图；
30.图14为本发明实施例提供的一种显示面板的结构示意图；
31.图15为本发明实施例提供的一种显示面板实现分区分频的原理图；
32.图16为本发明实施例提供的一种两列像素电路共用刷新控制信号线的结构示意图；
33.图17为本发明实施例提供的另一种显示面板实现分区分频的原理图；
34.图18为本发明实施例提供的一种显示面板分频分区的驱动方法的示意图；
35.图19为本发明实施例提供的另一种显示面板分频分区的驱动方法的示意图；
36.图20-图22为本发明实施例提供的又一种显示面板不同分频分区的驱动方法的示意图；
37.图23为本发明实施例提供的又一种显示面板分频分区的结构示意图；
38.图24为本发明实施例提供的又一种显示面板分频分区的结构示意图；
39.图25为本发明实施例提供的又一种显示面板分频分区的结构示意图。
具体实施方式
40.为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的
附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
41.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
42.图1为本发明实施例提供的一种像素电路的示意图。参见图1，该像素电路包括：驱动模块100、存储模块200、充放电模块300和刷新开关模块400。
43.其中，驱动模块100用于响应其控制端101的电压而产生驱动电流。存储模块200与驱动模块100电连接，用于存储驱动模块100的控制端101的电位。充放电模块300与驱动模块100电连接，用于对驱动模块100的控制端101进行充放电。具体地，充放电模块300与驱动模块100的控制端101之间存在充放电路径(如图1中虚线箭头所示)，即充放电模块300通过充放电路径对驱动模块100的控制端101进行充放电控制。刷新开关模块400串联于充放电路径之中；刷新开关模块400响应于刷新控制信号data_sw，控制充放电路径的通断，以实现对像素电路的刷新频率切换。
44.示例性地，该像素电路实现刷新频率切换的工作原理为：
45.当该像素进行正常刷新时，刷新控制信号data_sw控制刷新开关模块400导通，充放电模块300能够将数据信号data写入驱动模块100的控制端101，控制端101的电位发生变化，实现对驱动模块100的充放电。此时驱动模块100响应其控制端101的电位而产生相应大小的驱动电流，驱动发光器件oled发光。同时，存储模块200存储驱动模块100的控制端101的电位，直至下一次像素刷新。
46.当该像素降低刷新频率时，刷新控制信号data_sw控制刷新开关模块400断开，即使充放电模块300导通，也无法将数据信号data写入驱动模块100的控制端101，使得控制端101的电位保持上一次刷新的状态。刷新开关模块400截断了对驱动模块100进行充放电的充放电路径，使得该像素无法刷新。
47.本发明实施例通过提供一种新的像素电路，在驱动模块100的充放电路径中串联刷新开关模块，由该刷新开关模块400控制像素是否刷新。具体地，当像素需要刷新时，控制刷新开关模块400导通；当像素不需要刷新时，控制刷新开关模块400断开。由于像素电路的主要功耗在于驱动模块100的充放电过程，因此，一旦断开驱动模块100的充放电路径使得驱动模块100不进行刷新，则会实现降低功耗的效果。本发明实施例无需对扫描驱动电路进行重新设计，即可以实现对像素刷新频率的控制。进一步地，本发明实施例可以实现对每个像素的刷新频率的单独控制，高频(或低频)的区域可以选择在显示面板的任意位置，且高频(或低频)的区域可以根据显示需要随时进行调整。因此，与现有技术相比，本发明实施例的分区分频方式更加灵活。
48.本发明实施例所提供的像素电路的具体实现方式有多种，下面就其中的几种进行具体说明，但不作为对本发明的限定。
49.图2为本发明实施例提供的另一种像素电路的示意图。参见图2，在本发明的一种实施方式中，可选地，充放电模块300包括：第一数据写入单元310、阈值补偿单元320和第一复位单元330。
50.具体地，第一数据写入单元310与驱动模块100的第一端电连接，第一数据写入单元310用于将数据信号data写入驱动模块100的第一端。阈值补偿单元320连接于驱动模块100的第二端和控制端101之间。第一数据写入单元310和阈值补偿单元320导通时，能够将数据信号data写入驱动模块100的控制端101。
51.第一复位单元330与驱动模块100的控制端101电连接，第一复位单元330用于将复位信号vref写入驱动模块100的控制端101，以对驱动模块100的控制端101进行复位。
52.继续参见图2，可选地，像素电路还包括：第一发光控制模块500、第二发光控制模块600和复位模块700。
53.具体地，第一发光控制模块500与驱动模块100的第一端电连接，第一发光控制模块500用于将第一电源elvdd写入驱动模块100的第一端。第二发光控制模块600连接于驱动模块100的第二端和发光器件oled的第一极(例如阳极)之间。由于发光器件oled的第二极(例如阴极)连接第二电源elvss，第一发光控制模块500、驱动模块100、第二发光控制模块600和发光器件oled构成驱动电流的流通路径。当第一发光控制模块500和第二发光控制模块600导通时，驱动模块100产生的驱动电流得以流入发光器件oled。复位模块700与发光器件oled的第一极(例如阳极)电连接，复位模块700用于将复位信号vref写入发光器件oled的第一极(例如阳极)，从而对发光器件oled的第一极(例如阳极)进行复位。若对发光器件oled的阳极进行复位，该复位模块700还可以称为阳极复位模块。
54.在图2所示的像素电路中，第一数据写入单元310、驱动模块100和阈值补偿单元320构成驱动模块100的第一条充放电路径；第一复位单元330构成驱动模块100的第二条充放电路径。
55.相应地，刷新开关模块400包括：第一开关单元410和第二开关单元420。其中，第一开关单元410与阈值补偿单元320串联连接于驱动模块100的第二端和控制端之间，用于实现对第一条充放电路径的控制。第二开关单元420与第一复位单元330串联连接于驱动模块100的控制端和复位信号线之间，用于实现对第二条充放电路径的控制。
56.下面结合驱动时序对本发明实施例提供的像素电路的工作原理进行说明。图3为本发明实施例提供的一种像素正常刷新的驱动时序的示意图。结合图2和图3，示例性地，第一数据写入单元310和阈值补偿单元320由第一扫描信号s1控制，第一复位单元330由第二扫描信号s2控制，复位模块700由第三扫描信号s3控制，第一发光控制模块500和第二发光控制模块600由发光控制信号em控制，第一开关单元410和第二开关单元420由刷新控制信号data_sw控制。示例性地，当各控制信号为低电平时，相应的模块或单元导通；当各控制信号为高电平时，相应的模块或单元断开。
57.像素正常刷新时，该像素电路的驱动过程包括以下阶段：
58.第一初始化阶段t11，刷新控制信号data_sw和第二扫描信号s2为导通电平，例如低电平，其他控制信号均为关断电平，例如高电平。此时，刷新控制信号data_sw控制第一开
关单元410和第二开关单元420导通，第二扫描信号s2控制第一复位单元330导通。这样，第二条充放电路径导通，复位信号vref依次通过第二开关单元420和第一复位单元330写入至驱动模块100的控制端101，以使驱动模块100在数据写入阶段t12处于导通的状态。
59.数据写入阶段t12，刷新控制信号data_sw和第一扫描信号s1为导通电平，例如低电平，其他控制信号均为关断电平，例如高电平。此时，刷新控制信号data_sw控制第一开关单元410和第二开关单元420导通，第一扫描信号s1控制第一数据写入单元310和阈值补偿单元320导通。这样，第一条充放电路径导通，数据信号data依次通过第一数据写入单元310、驱动模块100、第一开关单元410和阈值补偿单元320，以使写入驱动模块100的控制端101的电压包含驱动模块100的阈值电压。
60.第二初始化阶段t13，刷新控制信号data_sw和第三扫描信号s3为导通电平，例如低电平，其他控制信号均为关断电平，例如高电平。此时，刷新控制信号data_sw控制第一开关单元410和第二开关单元420导通，第三扫描信号s3控制复位模块700导通，复位信号vref通过复位模块700写入至发光器件oled的阳极，对发光器件oled的阳极进行复位，从而避免上一帧电压对本帧产生影响。
61.发光阶段t14，发光控制信号em为导通电平，例如低电平，其他控制信号均为关断电平，例如高电平。此时，发光控制信号em控制第一发光控制模块500和第二发光控制模块600导通。这样，驱动电流的流通路径导通，驱动模块100产生驱动电流，该驱动电流的大小与本次写入的数据信号data相关。其中，由于驱动模块100的控制端101的电压包含驱动模块100的阈值电压且能够在驱动电流的计算公式中被消去，因此最终产生的驱动电流不受阈值电压的影响。
62.需要说明的是，在图3中示例性地示出了刷新控制信号data_sw在第一初始化阶段t11、数据写入阶段t12和第二初始化阶段t13为低电平，在发光阶段t14为关断电平，例如高电平，并非对本发明的限定。在其他实施例中，还可以设置刷新控制信号data_sw在发光阶段t14为导通电平，例如低电平，只要确保在第一初始化阶段t11和数据写入阶段t12设置刷新控制信号data_sw为导通电平，例如低电平，即可实现本发明实施例所提供的技术方案。
63.图4为本发明实施例提供的一种像素降低刷新频率的驱动时序的示意图。结合图2和图4，像素降低刷新频率时，该像素电路的驱动过程包括以下阶段：
64.第一初始化阶段t21，第二扫描信号s2为导通电平，例如低电平，其他控制信号均为关断电平，例如高电平。此时，刷新控制信号data_sw控制第一开关单元410和第二开关单元420断开，使得第二条充放电路径断开。虽然第二扫描信号s2控制第一复位单元330导通，但是由于第二条充放电路径断开，复位信号vref无法写入至驱动模块100的控制端101，驱动模块100的控制端101的电位保持不变。
65.数据写入阶段t22，第一扫描信号s1为导通电平，例如低电平，其他控制信号均为关断电平，例如高电平。此时，刷新控制信号data_sw控制第一开关单元410和第二开关单元420断开，使得第一条充放电路径断开。虽然第一扫描信号s1控制第一数据写入单元310和阈值补偿单元320导通，但是由于第一条充放电路径断开，数据信号data无法写入至驱动模块100的控制端101，驱动模块100的控制端101的电位保持不变。
66.第二初始化阶段t23，第三扫描信号s3为导通电平，例如低电平，其他控制信号均为关断电平，例如高电平。此时，第三扫描信号s3控制复位模块700导通，复位信号vref通过
复位模块700写入至发光器件oled的阳极，对发光器件oled的阳极进行复位。
67.发光阶段t24，发光控制信号em为导通电平，例如低电平，其他控制信号均为关断电平，例如高电平。此时，发光控制信号em控制第一发光控制模块500和第二发光控制模块600导通。这样，驱动电流的流通路径导通，驱动模块100产生驱动电流。由于驱动模块100的控制端101的电压没有刷新，该驱动电流的大小与上一帧写入的数据信号data相关。
68.由此可见，图2所示的像素电路为包含阈值电压补偿的、且能够实现刷新频率切换的像素电路。
69.图5为本发明实施例提供的又一种像素电路的示意图。参见图5，在上述各实施例的基础上，本发明实施例对各模块的设置方式进行细化。
70.在本发明的一种实施方式中，可选地，第一开关单元410包括第一晶体管m1，第一晶体管m1的栅极接入第一刷新控制信号，第一晶体管m1与阈值补偿单元320串联连接。第一开关单元410这样设置，电路结构简单，易于实现。
71.在本发明的一种实施方式中，可选地，第二开关单元420包括第二晶体管m2，第二晶体管m2的栅极接入第二刷新控制信号，第二晶体管m2与第一复位单元330串联连接。第二开关单元420这样设置，电路结构简单，易于实现。
72.在本发明的一种实施方式中，可选地，第一晶体管m1和第二晶体管m2的沟道类型相同，第一刷新控制信号复用为第二刷新控制信号，即第一晶体管m1和第二晶体管m2均由刷新控制信号data_sw控制。以p型晶体管为例，在像素需要刷新时，在第一初始化阶段和数据写入阶段，刷新控制信号data_sw为低电平，第一晶体管m1和第二晶体管m2同时导通；在像素不需要刷新时，在第一初始化阶段和数据写入阶段，刷新控制信号data_sw为高电平，第一晶体管m1和第二晶体管m2同时断开。这样设置，工艺简单、信号线的数量较少、易于实现。
73.在本发明的一种实施方式中，可选地，驱动模块100包括第四晶体管m4，第四晶体管m4的栅极g作为驱动模块100的控制端101，第四晶体管m4的第一极s作为驱动模块100的第一端，第四晶体管m4的第二极d作为驱动模块100的第二端。驱动模块100这样设置，电路结构简单，易于实现。
74.在本发明的一种实施方式中，可选地，第一数据写入单元310包括第五晶体管m5，第五晶体管m5的栅极接入第一扫描信号s1，第五晶体管m5第一极接入数据信号data，第五晶体管m5第二极与驱动模块100的第一端电连接。第一数据写入单元310这样设置，电路结构简单，易于实现。
75.在本发明的一种实施方式中，可选地，阈值补偿单元320包括第六晶体管m6，第六晶体管m6栅极接入第一扫描信号s1，第六晶体管m6第一极与驱动模块100的第二端电连接，第六晶体管m6的第二极与驱动模块100的控制端101电连接。优选地，第六晶体管m6为双栅晶体管，等效为晶体管m6-1和晶体管m6-2串联连接。其中，双栅晶体管与单栅晶体管相比具有漏电流较小的优点，这样设置，有利于降低第一条充放电路径的漏电，从而保持驱动模块100的控制端101的电压稳定。
76.可选地，由于第一晶体管m1与第六晶体管m6串联连接，与第六晶体管m6设置为双栅结构类似，在第一晶体管m1断开的状态下，有利于降低第一条充放电路径的漏电。因此，在一种实施方式中，在像素刷新时，控制第一晶体管m1与第六晶体管m6的导通状态相同，有
利于降低第一条充放电路径的漏电。
77.在本发明的一种实施方式中，可选地，第一复位单元330包括第七晶体管，第七晶体管m7的栅极接入第二扫描信号s2，第七晶体管m7的第一极接入复位信号vref，第七晶体管m7的第二极与驱动模块100的控制端101电连接。优选地，第七晶体管m7为双栅晶体管，等效为晶体管m7-1和晶体管m7-2串联连接。其中，双栅晶体管与单栅晶体管相比具有漏电流较小的优点，这样设置，有利于降低第二条充放电路径的漏电，从而保持驱动模块100的控制端101的电压稳定。
78.可选地，由于第二晶体管m2与第七晶体管m7串联连接，与第七晶体管m7设置为双栅结构类似，在第二晶体管m2断开的状态下，有利于降低第二条充放电路径的漏电。因此，在一种实施方式中，在像素刷新时，控制第二晶体管m2与第七晶体管m7的导通状态相同有利于降低第二条充放电路径的漏电。
79.在本发明的一种实施方式中，可选地，第一发光控制模块500包括第八晶体管m8，第八晶体管m8栅极接入发光控制信号em，第八晶体管m8的第一极与驱动模块100的第一端电连接，第八晶体管m8的第二极接入第一电源elvdd。第一发光控制模块500这样设置，电路结构简单，易于实现。
80.在本发明的一种实施方式中，可选地，第二发光控制模块600包括第九晶体管m9，第九晶体管m9的栅极接入发光控制信号em，第九晶体管m9的第一极与驱动模块100的第二端电连接，第九晶体管m9的第二极与发光器件oled的第一极(例如阳极)电连接。第二发光控制模块600这样设置，电路结构简单，易于实现。
81.在本发明的一种实施方式中，可选地，复位模块700包括第十晶体管m10，第十晶体管m10的栅极接入第三扫描信号s3，第十晶体管m10的第一极接入复位信号vref，第十晶体管m10第二极与发光器件oled的第一极(例如阳极)电连接。复位模块700这样设置，电路结构简单，易于实现。
82.在本发明的一种实施方式中，可选地，存储模块200包括存储电容cst，存储电容cst的第一极板作为存储模块200的第一端，存储电容cst的第二极板作为存储模块200的第二端。存储模块200这样设置，电路结构简单，易于实现。
83.需要说明的是，在上述各实施例中，刷新开关模块400的设置方式为，第一开关单元410与阈值补偿单元320串联连接以截断第一条充放电路径，第二开关单元420与第一复位单元330串联连接以截断第二条充放电路径。在像素不需要刷新时，在数据写入阶段t22，第一数据写入单元310能够正常导通，数据线上的数据信号data仍然会写入驱动模块100的第一端，但这并不会影响像素电路的正常运行。因为在发光阶段t24，第一电源elvdd会写入驱动模块100的第一端，从而避免数据信号data对驱动模块100的第一端的影响。
84.图6为本发明实施例提供的又一种像素电路的示意图。参见图6，在上述各实施例的基础上，可选地，刷新开关模块400还包括第三开关单元430，第三开关单元430与第一数据写入单元310串联连接于驱动模块100的第一端和数据线之间。在像素不需要刷新时，第三开关单元430能够截断数据信号data写入驱动模块100的第一端。
85.继续参见图6，可选地，第三开关单元包括第三晶体管m3，第三晶体管m3的栅极接入第三刷新控制信号，第三晶体管m3与第一数据写入单元310串联连接。可选地，第一晶体管m1、第二晶体管m2和第三晶体管m3的沟道类型相同，第一刷新控制信号复用为第二刷新
控制信号和第三刷新控制信号，即第一晶体管m1、第二晶体管m2和第三晶体管m3均由刷新控制信号data_sw控制。以p型晶体管为例，在像素需要刷新时，在第一初始化阶段和数据写入阶段，刷新控制信号data_sw为导通电平，例如低电平，第一晶体管m1、第二晶体管m2和第三晶体管m3同时导通；在像素不需要刷新时，在第一初始化阶段和数据写入阶段，刷新控制信号data_sw为关断电平，例如高电平，第一晶体管m1、第二晶体管m2和第三晶体管m3同时断开。这样设置，工艺简单、信号线的数量较少、易于实现。
86.需要说明的是，在上述各实施例中示例性地示出了第一开关单元410、第二开关单元420和第三开关单元430由同一个刷新控制信号data_sw控制，这并非对本发明的限定，在其他实施例中，还可以设置第一开关单元410、第二开关单元420和第三开关单元430由不同的控制信号来控制。
87.图7为本发明实施例提供的又一种像素电路的示意图。参见图7，在本发明的一种实施方式中，可选地，第一开关单元410由第一刷新控制信号data_swb控制、第二开关单元420由第二刷新控制信号data_swa控制。可选地，同一像素电路中，第一刷新控制信号data_swb和第二刷新控制信号data_swa不同，可通过不同的刷新控制信号线传输，可选的，第一刷新控制信号data_swb可通过第一刷新控制信号线传输，第二刷新控制信号data_swa可通过第二刷新控制信号线传输。这样设置的好处在于，能够针对各像素电路的控制时序实现精准控制，例如，刷新控制信号data_swb仅在需要刷新的像素电路的数据写入阶段为导通电平，刷新控制信号data_swa仅在需要刷新的像素电路的第一初始化阶段为导通电平，避免第一开关单元410和第二开关单元420采用同一刷新控制信号data_sw时，上一行需要刷新的像素电路需要在数据写入阶段之后，将刷新控制信号data_sw变为关断电平，而下一行不需要刷新的像素电路需要在第一初始化阶段之前，将刷新控制信号data_sw变为关断电平，而上一行需要刷新的像素电路的数据写入阶段和下一行不需要刷新的像素电路的第一初始化阶段为同一时段，导致上一行需要刷新的像素电路无法正常数据写入的情况发生。因此，将刷新控制信号分开设置有利于避免因控制不精准带来的显示问题，从而提升显示面板的显示品质。可选的，相邻两行像素电路中，上一行像素电路的数据写入阶段与下一行像素电路的第一初始化阶段交叠，例如重合，上一行像素电路的数据写入阶段的开始时刻与下一行像素电路的第一初始化阶段的开始时刻为同一时刻，上一行像素电路的数据写入阶段的结束时刻与下一行像素电路的第一初始化阶段的结束时刻为同一时刻。在相邻两个分频分区的分界线位置，位于分界线两侧且相邻的两行像素电路中，与分界线相邻的上一行像素电路需要刷新，与分界线相邻的下一行像素电路不需要刷新，在上一行像素电路的数据写入阶段的结束时刻，第一刷新控制信号data_swb由导通电平变为关断电平，在下一行像素电路的第一初始化阶段的开始时刻，第二刷新控制信号data_swa由导通电平变为关断电平。在相邻两个分频分区的分界线位置，位于分界线两侧且相邻的两行像素电路中，与分界线相邻的上一行像素电路不需要刷新，与分界线相邻的下一行像素电路需要刷新，在上一行像素电路的数据写入阶段的结束时刻，第一刷新控制信号data_swb由关断电平变为导通电平，在下一行像素电路的第一初始化阶段的开始时刻，第二刷新控制信号data_swa由关断电平变为导通电平。
88.图8为本发明实施例提供的又一种像素电路的示意图。参见图8，在本发明的一种实施方式中，可选地，与前述各实施例不同的是，第一开关单元410串联于阈值补偿单元320
和驱动模块100的控制端101之间，不再设置第二开关单元420。第一开关单元410的第一端与驱动模块100的控制端101电连接，第一开关单元410的第二端经阈值补偿单元320与驱动模块100的第二端电连接，第一开关单元410的第二端经第一复位单元330与复位信号线电连接，这样设置，可以在该像素电路刷新时，控制第一开关单元410至少在第一初始化阶段和数据写入阶段导通即可，在该像素电路不需要刷新时，控制第一开关单元410至少在第一初始化阶段和数据写入阶段关断即可，具体驱动方式可以参照前述各实施例，这里不再赘述。
89.继续参见图8，可选地，第一开关单元410包括第一晶体管m1，第一晶体管m1串联于阈值补偿单元320和驱动模块100的控制端101之间，第一晶体管m1的栅极接入刷新控制信号data_sw。这样设置，电路结构简单，易于实现。
90.需要说明的是，在上述各实施例中，示例性地示出了第六晶体管m6和第七晶体管m7均为双栅晶体管，这并非对本发明的限定，在其他实施例中，还可以设置其中至少一个为单栅晶体管。
91.图9为本发明实施例提供的又一种像素电路的示意图。参见图9，在本发明的一种实施方式中，可选地，与图8所示实施例不同的是，不再设置阈值补偿单元320。第一开关单元410的第一端与驱动模块100的控制端101电连接，第一开关单元410的第二端与驱动模块100的第二端电连接，第一开关单元410的第二端经第一复位单元330与复位信号线电连接。这样设置，可以在第一开关单元410导通时，在第一初始化阶段采用复位信号vref同时对驱动模块100的控制端101和第二端进行初始化。
92.图10为本发明实施例提供的又一种像素电路的示意图。参见图10，在本发明的一种实施方式中，可选地，与图8所示实施例不同的是，第一复位单元330与驱动模块100的第二端电连接，阈值补偿单元320与第一开关单元410串联连接于驱动模块100的控制端101和第二端之间。阈值补偿单元320的控制端接入第五扫描信号s5。阈值补偿单元320可在第一初始化阶段和数据写入阶段均导通。第一复位单元330可以在第一开关单元410和阈值补偿单元320导通时，在第一初始化阶段采用复位信号vref同时对驱动模块100的控制端101和第二端进行初始化。这样设置，可以进一步减少驱动模块100的控制端101的漏电路径。
93.继续参见图10，可选地，第一复位单元330包括第七晶体管m7，第七晶体管m7的第一极接入复位信号vref，第七晶体管m7的第二极与驱动模块100的第二端电连接。其中，与前述各实施例不同的是，第五扫描信号s5在第一初始化阶段和数据写入阶段为导通电平，第二扫描信号s2在第一初始化阶段为导通电平。这样设置，电路结构简单，易于实现。
94.在上述各实施例中，以具有阈值补偿功能的像素电路的结构为例，对本发明进行了具体说明，这并非对本发明的限定。本发明实施例还可以设置像素电路为其他结构。
95.图11为本发明实施例提供的又一种像素电路的示意图。参见图11，在本发明的另一种实施方式中，可选地，充放电模块300包括第二数据写入单元340，第二数据写入单元340与驱动模块100的控制端101电连接，第二数据写入单元340用于将数据信号data写入驱动模块100的控制端101。其中，第二数据写入单元340构成驱动模块100的充放电路径。刷新开关模块400包括第四开关单元440，第四开关单元440与第二数据写入单元340串联连接于驱动模块100的控制端和数据线之间。
96.继续参见图11，可选地，第二数据写入单元340包括第十一晶体管m11，第十一晶体
管m11的栅极接入第四扫描信号s4，第十一晶体管m11的第一极接入数据信号data，第十一晶体管m11的第二极与驱动模块100的控制端101电连接。第二数据写入单元340这样设置，电路结构简单、易于实现。
97.继续参见图11，可选地，第四开关单元400包括第十二晶体管m12，第十二晶体管m12的栅极接入第四刷新控制信号data_sw4，第十二晶体管m12的第二极与驱动模块100的控制端101电连接。第四开关单元400这样设置，电路结构简单、易于实现。
98.下面结合驱动时序对本发明实施例提供的像素电路的工作原理进行说明。图12为本发明实施例提供的另一种像素正常刷新的驱动时序的示意图。结合图11和图12，示例性地，第四晶体管m4、第十一晶体管m11和第十二晶体管m12均为p型晶体管，当其栅极为低电平时，相应的晶体管导通；当其栅极为高电平时，相应的晶体管断开。
99.像素正常刷新时，该像素电路的驱动过程包括以下阶段：
100.数据写入阶段t31，第四刷新控制信号data_sw和第四扫描信号s4均为导通电平，例如低电平。此时，第四刷新控制信号data_sw控制第十二晶体管m12导通，第四扫描信号s4控制第十一晶体管m11导通。这样，充放电路径导通，数据信号data依次通过第十一晶体管m11和第十二晶体管m12写入第四晶体管m4的栅极g。
101.发光阶段t32，第四晶体管m4响应其栅极g写入的数据电压data而产生驱动电流，该驱动电流的大小与本次写入的数据信号data相关。
102.需要说明的是，在图12中示例性地示出了第四刷新控制信号data_sw4在数据写入阶段t31为导通电平，例如低电平，在发光阶段t32为关断电平，例如高电平，并非对本发明的限定。在其他实施例中，还可以设置第四刷新控制信号data_sw4在发光阶段t23为导通电平，例如低电平，只要确保在数据写入阶段t31设置第四刷新控制信号data_sw4为导通电平，例如低电平即可实现本发明实施例所提供的技术方案。
103.图13为本发明实施例提供的另一种像素降低刷新频率的驱动时序的示意图。结合图11和图13，像素降低刷新频率时，该像素电路的驱动过程包括以下阶段：
104.数据写入阶段t41，第四刷新控制信号data_sw为关断电平，例如高电平，第四扫描信号s4均为导通电平，例如低电平。此时，第四刷新控制信号data_sw控制第十二晶体管m12断开，第四晶体管m4的充放电路径断开。虽然第四扫描信号s4控制第十一晶体管m11导通，但是由于第四晶体管m4的充放电路径断开，数据信号data无法写入第四晶体管m4的栅极g，使得第四晶体管m4的栅极电位保持不变。
105.发光阶段t42，第四晶体管m4响应其栅极g写入的数据电压data而产生驱动电流，由于第四晶体管m4的栅极电位没有刷新，该驱动电流的大小与上一帧写入的数据信号data相关。
106.综上所述，本发明实施例适用于任意结构的像素电路，具体地，在驱动模块100的充放电路径中串联刷新开关模块，由该刷新开关模块400控制像素是否刷新。当像素需要刷新时，控制刷新开关模块400导通；当像素不需要刷新时，控制刷新开关模块400断开。本发明实施例无需对扫描驱动电路进行重新设计，即可以实现对像素刷新频率的控制。进一步地，本发明实施例可以实现对每个像素的刷新频率的单独控制，高频(或低频)的区域可以选择在显示面板的任意位置，且高频(或低频)的区域可以根据显示需要随时进行调整。因此，与现有技术相比，本发明实施例的分区分频方式更加灵活。
107.本发明实施例还提供了一种显示面板。图14为本发明实施例提供的一种显示面板的结构示意图。参见图14，显示面板包括：刷新控制信号线30和多个如本发明任意实施例所提供的像素电路20。至少一排像素电路20的刷新开关模块电连接至相同的刷新控制信号线，以接入相同的刷新控制信号。每排像素电路20包括沿第一方向x排列的多个像素电路20。
108.可选的，显示面板还包括沿第一方向x延伸的刷新控制信号线30。一排像素电路20的第一开关单元410和/或第二开关单元420电连接至相同的一条刷新控制信号线30，或者，一排像素电路20的第一开关单元410和第二开关单元420电连接一条刷新控制信号线30或两条不同的刷新控制信号线30。至少一排像素电路20共用相同的一条或两条刷新控制信号线30。
109.通过刷新控制信号线30连接至各像素电路20中的刷新开关模块；用于控制刷新开关模块的通断。由于该显示面板包括本发明任意实施例所提供的像素电路20，其技术原理和产生的效果类似，不再赘述。
110.可选的，一排或多排像素电路20电连接至一条刷新控制信号线30，或者，多排像素电路20电连接至多条刷新控制信号线30，且多条刷新控制信号线30之间相互电连接，接入相同的刷新控制信号，一方面可以实现灵活的分区分频控制，从而降低显示面板的功耗；另一方面能够减少信号线的数量，简化显示面板的结构。
111.继续参见图14，在上述各实施例的基础上，可选地，显示面板还包括沿第一方向x延伸且沿第二方向y排列的多条数据线60，第一方向x和第二方向y相交。刷新控制信号线30的延伸方向与数据线的延伸方向相同。
112.可选地，显示面板还包括扫描电路70和多条扫描线50(可输出第一扫描信号s1、第二扫描信号s2等)，多条扫描线沿第二方向y延伸且沿第一方向x排列，扫描电路70经对应的扫描线50与对应行的像素电路20电连接，每行像素电路20包括沿第二方向y排列的多个像素电路20。其中，扫描线50用于向像素电路20提供扫描信号(例如第一扫描信号s1、第二扫描信号s2等)，以对其进行刷新，因此，该显示面板的刷新方向可平行于第一方向x。这样设置，既有利于显示面板的布线设计，又有利于实现对显示面板灵活的分区分频控制。在一些可选实施例中，还可以设置刷新控制信号线30的延伸方向与数据线同层设置。
113.下面以第一方向x为列方向，第二方向y为行方向为例对本发明的分区分频方式进行说明。
114.继续参见图14，在一种实施方式中，可选地，一列像素电路20共用一条刷新控制信号线30。此时，刷新控制信号线30上的电平变化根据各像素电路20是否需要进行刷新来进行调整。
115.具体地，图15为本发明实施例提供的一种显示面板实现分区分频的原理图。参见图15，以一列五行像素电路20为例，扫描信号scan1为第一行像素电路20的扫描信号(例如第一扫描信号s1或第二扫描信号s2等)，扫描信号scan2为第二行像素电路20的扫描信号，以此类推。像素电路20的刷新方向为自第一行像素电路20逐行刷新至第五行像素电路20。当扫描信号scan1为低电平时，扫描至第一行像素电路20，此时刷新控制信号data_sw为低电平，第一行像素电路20正常刷新；当扫描信号scan2为低电平时，扫描至第二行像素电路20，此时刷新控制信号data_sw为高电平，第二行像素电路20保持上一帧的数据信号，相当
于第二行像素不被刷新；当扫描信号scan3为低电平时，扫描至第三行像素电路20，此时刷新控制信号data_sw为低电平，第三行像素电路20正常刷新；当扫描信号scan4为低电平时，扫描至第四行像素电路20，此时刷新控制信号data_sw为低电平，第四行像素电路20正常刷新；当扫描信号scan5为低电平时，扫描至第五行像素电路20，此时刷新控制信号data_sw为低电平，第五行像素电路20正常刷新。
116.以此控制方式，可以实现整个显示面板中任意一个像素的刷新频率的控制。每个像素电路20均能构成一个分区分频的最小单元，即刷新单元。单位时间内，同一像素电路被刷新的次数越多，刷新频率越高。
117.在另一种实施方式中，可选地，还可以设置两列像素电路20共用刷新控制信号线30、三列像素电路20共用刷新控制信号线30、多列像素电路20共用刷新控制信号线30。在以上实施方式中，刷新控制信号线30的数量为多条，多条刷新控制信号线30沿第一方向x延伸且沿第二方向y排列。可选的，每列像素电路20电连接至一条沿第一方向x延伸的刷新控制信号线30，至少两列像素电路20电连接的刷新控制信号线30之间相互电连接，以使至少两列像素电路20共用刷新控制信号线30，以接入相同的刷新控制信号，以减少驱动芯片的端口数量。可选的，每列像素电路20电连接至两条沿第一方向x延伸的第一刷新控制信号线和第二刷新控制信号线，至少两列像素电路20电连接的第一刷新控制信号线之间相互电连接，至少两列像素电路20电连接的第二刷新控制信号线之间相互电连接，以使至少两列像素电路20共用刷新控制信号线30，以接入相同的刷新控制信号，以减少驱动芯片的端口数量。
118.具体地，图16为本发明实施例提供的一种两列像素电路共用刷新控制信号线的结构示意图。参见图16，在一些实施例中，采用两列像素电路20电连接的两条刷新控制信号线30彼此电连接，或，采用两列像素电路20共用一条刷新控制信号线30的方案，使得同一行的两个像素电路20构成一个刷新单元21，该刷新单元21为分区分频的最小单元。以第一行前两列的两个像素电路20为例，由于其均共用一条刷新控制信号线30，因此，在扫描线对第一行像素电路20进行扫描时，这两个像素电路接收到的刷新控制信号相同，从而刷新频率也相同。
119.在其他实施方式中，还可以设置刷新控制信号线30的数量仅为一条，此时，同一行的全部像素电路20构成一个刷新单元21。
120.继续参见图14和图16，在上述各实施例的基础上，可选地，显示面板还包括驱动芯片10，驱动芯片10通过刷新控制信号线30连接至各刷新开关模块；驱动芯片10用于控制刷新开关模块的通断。相应地，驱动芯片10中包含与刷新控制信号线30数量相等的接口数量。
121.在其他实施方式中，还可以设置刷新控制信号线30的延伸方向与扫描线的延伸方向相同。即，刷新控制信号线30和扫描线均沿第二方向y延伸，数据线沿第一方向x延伸。可选地，刷新控制信号线30的数量与像素电路20的行数相同，这样设置，使得一行的全部像素电路20构成一个刷新单元21。
122.刷新控制信号线30上的信号给定方式也不同于前述各实施例。具体地，图17为本发明实施例提供的另一种显示面板实现分区分频的原理图。参见图17，以五行像素电路20为例，扫描信号scan1为第一行像素电路20的扫描信号(例如第一扫描信号s1或第二扫描信号s2等)，扫描信号scan2为第二行像素电路20的扫描信号，以此类推。像素电路20的刷新方
向为自第一行像素电路20逐行刷新至第五行像素电路20。当扫描信号scan1为导通电平，例如低电平时，扫描至第一行像素电路20，此时第一行的刷新控制信号data_sw1为低电平，第一行像素电路20正常刷新；当扫描信号scan2为导通电平，例如低电平时，扫描至第二行像素电路20，此时刷新控制信号data_sw2为关断电平，例如高电平，第二行像素电路20保持上一帧的数据信号，相当于第二行像素不被刷新；当扫描信号scan3为导通电平，例如低电平时，扫描至第三行像素电路20，此时刷新控制信号data_sw3为导通电平，例如低电平，第三行像素电路20正常刷新；当扫描信号scan4为导通电平，例如低电平时，扫描至第四行像素电路20，此时刷新控制信号data_sw4为导通电平，例如低电平，第四行像素电路20正常刷新；当扫描信号scan5为导通电平，例如低电平时，扫描至第五行像素电路20，此时刷新控制信号data_sw5为导通电平，例如低电平，第五行像素电路20正常刷新。
123.在上述各实施例的基础上，可选地，显示面板的显示区划分为至少两个分频分区；相邻的分频分区的像素电路20的刷新频率不同，以实现分区分频。
124.可选地，相邻的分频分区的分界线位置可调，或者，相邻的分频分区的分界线位置固定，在实际应用中可以根据需要进行设定。可选的，相邻的分频分区的分界线的位置与刷新控制信号线上的刷新控制信号相关。
125.以下实施例对显示面板的具体分区方式进行说明，但不作为对本发明的限定。
126.在本发明的一种实施方式中，可选地，图14所示显示面板能够实现第一方向x和第二方向y的任意位置的分频分区。图18-图22为本发明实施例提供的显示面板不同分频分区的驱动方法的示意图。参见图14、图18-图22，显示面板包括下述一种或多种工作模式：
127.在一种工作模式中，至少两个分频分区的分界线沿第一方向x延伸。示例性地，参见图18，显示面板包括两个分频分区，以分界线40为界，左侧的分区刷新频率为f1，右侧的分区刷新频率为f1/2。左侧分区对应编号为1～m的刷新控制信号线30，其上的刷新控制信号分别为data_sw1～data_swm；右侧分区对应编号为m+1～n的刷新控制信号线30，其上的刷新控制信号分别为data_swm+1～data_swn。
128.实现该工作模式的驱动方法为：
129.在第y帧，扫描信号scan1为第一行像素电路20的扫描信号，
……
，扫描信号scanx为第x行(最后一行)像素电路20的扫描信号。像素电路20的刷新方向为自第一行像素电路20逐行刷新至第x行像素电路20。当扫描信号scan1为导通电平，例如低电平时，扫描至第一行像素电路20，此时对应左侧分区的刷新控制信号data_sw1～data_swm均为导通电平，例如低电平，对应右侧分区的刷新控制信号data_swm+1～data_swn均为导通电平，例如低电平，第一行像素电路20正常刷新；以此类推；当扫描信号scanx为导通电平，例如低电平时，扫描至第x行像素电路20，此时对应左侧分区的刷新控制信号data_sw1～data_swm仍均为导通电平，例如低电平，对应右侧分区的刷新控制信号data_swm+1～data_swn仍均为导通电平，例如低电平，第x行像素电路20正常刷新。因此，在第y帧，左侧分区和右侧分区内的像素电路20均正常刷新。
130.在第y+1帧，扫描信号scan1为第一行像素电路20的扫描信号，
……
，扫描信号scanx为第x行(最后一行)像素电路20的扫描信号。像素电路20的刷新方向为自第一行像素电路20逐行刷新至第x行像素电路20。当扫描信号scan1为导通电平，例如低电平时，扫描至第一行像素电路20，此时对应左侧分区的刷新控制信号data_sw1～data_swm均为导通电
平，例如低电平，对应右侧分区的刷新控制信号data_swm+1～data_swn均为关断电平，例如高电平，仅位于左侧分区的第一行像素电路20正常刷新，位于右侧分区的第一行像素电路20不刷新；以此类推；当扫描信号scanx为导通电平，例如低电平时，扫描至第x行像素电路20，此时对应左侧分区的刷新控制信号data_sw1～data_swm仍均为导通电平，例如低电平，对应右侧分区的刷新控制信号data_swm+1～data_swn仍均为关断电平，例如高电平，仅位于左侧分区的第x行像素电路20正常刷新，位于右侧分区的第x行像素电路20不刷新。因此，在第y+1帧，左侧分区内的像素电路20正常刷新，右侧分区内的像素电路20不刷新。由此，以两帧为最小循环单位进行驱动可以实现右侧分区的刷新频率为左侧的分区刷新频率的1/2。
131.在上述实施例中，通过调整m的数值能够调整分界线40的位置，从而实现纵向分界线40的位置可调。在其他实施例中，若分界线40的位置固定，还可以设置左侧分区的像素电路20共用一条刷新控制信号线30，相当于左侧分区的像素电路20的刷新控制信号线相互电连接；右侧分区的像素电路20共用另一条刷新控制信号线30，相当于右侧分区的像素电路20的刷新控制信号线相互电连接。在实际应用中可以根据需要进行设定。左侧分区的像素电路20的刷新控制信号可相同。右侧分区的像素电路20的刷新控制信号可相同。左侧分区的像素电路20的刷新控制信号与右侧分区的像素电路20的刷新控制信号不同。左侧分区和左侧分区可沿第二方向y排列。
132.在另一种工作模式中，至少两个分频分区的分界线沿第二方向y延伸。示例性地，参见图19，显示面板包括两个分频分区，以分界线40为界，上侧的分区刷新频率为f1，下侧的分区刷新频率为f1/2。上侧分区对应编号为1～a的扫描线，其上的扫描信号分别为scan1～scana；下侧分区对应编号为a+1～x的扫描线，其上的扫描信号分别为scana+1～scanx。可选的，沿刷新方向，分频分区的刷新频率可逐渐降低，或逐渐升高，或，先升高再降低，或，先降低再升高。
133.实现该工作模式的驱动方法为：
134.在第y帧，当扫描信号scan1为导通电平，例如低电平时，扫描至第一行像素电路20，各刷新控制信号data_sw1～data_swn均为导通电平，例如低电平，第一行像素电路20正常刷新；以此类推；当扫描信号scanx为导通电平，例如低电平时，扫描至第x行像素电路20，各刷新控制信号data_sw1～data_swn均为导通电平，例如低电平，第x行像素电路20正常刷新。因此，在第y帧，上侧分区和下侧分区内的像素电路20均正常刷新。
135.在第y+1帧，当扫描信号scan1为导通电平，例如低电平时，扫描至第一行像素电路20，各刷新控制信号data_sw1～data_swn均为导通电平，例如低电平，第一行像素电路20正常刷新；以此类推；当扫描信号scana为导通电平，例如低电平时，扫描至第a行像素电路20，各刷新控制信号data_sw1～data_swn均为导通电平，例如低电平，第a行像素电路20正常刷新；当扫描信号scana+1为导通电平，例如低电平时，扫描至第a+1行像素电路20，各刷新控制信号data_sw1～data_swn均为关断电平，例如高电平，第a+1行像素电路20不刷新；以此类推；当扫描信号scanx为导通电平，例如低电平时，扫描至第x行像素电路20，各刷新控制信号data_sw1～data_swn均为关断电平，例如高电平，第x行像素电路20不刷新。因此，在第y+1帧，上侧分区内的像素电路20正常刷新，下侧分区内的像素电路20不刷新。由此，以两帧为最小循环单位(相当于一个周期)进行驱动可以实现下侧分区的刷新频率为上侧的分区
刷新频率的1/2。
136.在上述实施例中，通过调整a的数值能够调整分界线40的位置，从而实现横向分界线40的位置可调。横向分界线40的位置也可固定。在其他实施例中，还可以设置上侧分区的像素电路20和下侧分区的像素电路20共用一条刷新控制信号线30，相当于上侧分区的像素电路20和下侧分区的像素电路20的刷新控制信号线相互电连接。在实际应用中可以根据需要进行设定。上侧分区的像素电路20和下侧分区的像素电路20的刷新控制信号可相同。上侧分区和下侧分区可沿第一方向x排列。
137.在又一种工作模式中，分频分区为至少三个，其中至少两个分频分区的分界线沿第一方向x延伸，至少两个分频分区的分界线沿第二方向y延伸。示例性地，参见图20-图22，显示面板包括四个分频分区，由三条分界线40进行划分，左上分区刷新频率为f1，右上分区刷新频率为f1/2，左下分区刷新频率为f1/4，右下分区刷新频率为f1/8。以8帧为最小循环单位进行驱动可以实现上述分区分频，如表1所示。
138.表1
[0139][0140]
表1中，
×
表示不刷新。
[0141]
示例性地，左上分区对应编号为1～b的扫描线和编号为1～m的刷新控制信号线30，其上的扫描信号分别为scan1～scanb，刷新控制信号分别为data_sw1～data_swm；右上分区对应编号为1～c的扫描线和编号为m+1～n的刷新控制信号线30，其上的扫描信号分别为scan1～scanc刷新控制信号分别为data_swm+1～data_swn；左下分区对应编号为b+1～x的扫描线和编号为1～m的刷新控制信号线30，其上的扫描信号分别为scanb+1～scanx，刷新控制信号分别为data_sw1～data_swm；右下分区对应编号为c+1～x的扫描线和编号为m+1～n的刷新控制信号线30，其上的扫描信号分别为scanc+1～scanx刷新控制信号分别为data_swm+1～data_swn。
[0142]
实现该工作模式的驱动方法为：
[0143]
在第y帧，当扫描信号scan1为导通电平，例如低电平时，扫描至第一行像素电路20，各刷新控制信号data_sw1～data_swn均为导通电平，例如低电平，第一行像素电路20正常刷新；以此类推；当扫描信号scanx为导通电平，例如低电平时，扫描至第x行像素电路20，各刷新控制信号data_sw1～data_swn均为导通电平，例如低电平，第x行像素电路20正常刷新。因此，在第y帧，各分区内的像素电路20均正常刷新。
[0144]
在第y+1帧，在扫描第一行至第b行像素电路20时，各刷新控制信号data_sw1～data_swm均为导通电平，例如低电平，各刷新控制信号data_swm+1～data_swn均为关断电平，例如高电平，左上分区的像素电路20正常刷新；在扫描剩余行像素电路20时，各刷新控制信号data_sw1～data_swn均为关断电平，例如高电平。因此，在第y+1帧，左上分区内的像
素电路20正常刷新，其余分区不刷新。
[0145]
在第y+2帧，在扫描第一行至第b行像素电路20时，各刷新控制信号data_sw1～data_swn均为导通电平，例如低电平，左上分区的像素电路20以及右上分区的第一行至第b行的像素电路20正常刷新；在扫描第b+1行至第c行像素电路20时，各刷新控制信号data_sw1～data_swm均为关断电平，例如高电平，各刷新控制信号data_swm+1～data_swn均为导通电平，例如低电平，右上分区的第b+1行至第c行的像素电路20正常刷新，自此整个右上分区的像素电路20正常刷新。在扫描剩余行像素电路20时，各刷新控制信号data_sw1～data_swn均为关断电平，例如高电平。因此，在第y+2帧，左上分区和右上分区内的像素电路20正常刷新，其余分区不刷新。
[0146]
在第y+3帧，其驱动方式与第y+1帧相同，不再赘述。
[0147]
在第y+4帧，在扫描第一行至第c行像素电路20时，各刷新控制信号data_sw1～data_swn均为导通电平，例如低电平，左上分区的像素电路20、右上分区的像素电路20以及左下分区的第b+1至第c行正常刷新；在扫描第c+1行至第x行像素电路20时，各刷新控制信号data_sw1～data_swm均为导通电平，例如低电平，各刷新控制信号data_swm+1～data_swn均为关断电平，例如高电平，左下分区的第c+1行至第x行的像素电路20正常刷新，自此整个左下分区的像素电路20正常刷新。因此，在第y+4帧，除了右下分区内的像素电路20不刷新，其余分区均刷新。
[0148]
在第y+5帧，其驱动方式与第y+1帧相同，不再赘述。
[0149]
在第y+6帧，其驱动方式与第y+2帧相同，不再赘述。
[0150]
在第y+7帧，其驱动方式与第y+1帧相同，不再赘述。
[0151]
因此，以8帧为最小循环单位进行驱动可以实现左上分区刷新频率为f1，右上分区刷新频率为f1/2，左下分区刷新频率为f1/4，右下分区刷新频率为f1/8。
[0152]
在上述实施例中，通过调整b、c、m的数值能够调整各条分界线40的位置，从而实现横向、纵向分界线40的位置可调。在其他实施例中，若分界线40的位置固定，还可以设置各分区的像素电路20共用一条刷新控制信号线30。在实际应用中可以根据需要进行设定。
[0153]
需要说明的是，在前述各实施例中，示例性地以二分频、四分频、八分频等分频为例进行说明，这并非对本发明的限定。在其他实施方式中，还可以实现三分频、五分频、六分频等，在实际应用中可以根据需要进行设定。
[0154]
在本发明的其他实施方式中，如图23和图24所示，还可以实现三分区；如图25所示，还可以实现五分区；以及还可以实现任意形式的灵活分区。其驱动方法可以参照前述各实施例，这里不再赘述。
[0155]
本发明实施例还提供了一种显示面板的驱动方法，适用于本发明实施例所提供的显示面板，并具备相应的有益效果。该驱动方法包括：若扫描至需要刷新的像素电路，则刷新控制信号线上的刷新控制信号为导通电平；若扫描至不需要刷新的像素电路，则刷新控制信号线上的刷新控制信号为关断电平。
[0156]
可选地，该驱动方法包括多个重复刷新的最小循环单位，最小循环单位包括至少两个刷新帧，至少两个刷新帧刷新的像素电路的数量不同，以实现分区分频。
[0157]
其中，在刷新帧，刷新控制信号线上的刷新控制信号跟随扫描信号产生脉冲信号；若扫描至需要刷新的像素电路，则刷新控制信号为导通电平；若扫描至不需要刷新的像素
电路，则刷新控制信号为关断电平。
[0158]
在显示面板的各实施例中，针对不同的分区分频进行了驱动方法的具体说明，这些驱动方法均可以认为是本发明实施例提供的显示面板的驱动方法，重复内容此处不再赘述。
[0159]
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
[0160]
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

技术特征：
1.一种像素电路，其特征在于，包括：驱动模块，所述驱动模块用于响应其控制端的电压而产生驱动电流；存储模块，与所述驱动模块电连接；所述存储模块用于存储所述驱动模块的控制端的电位；充放电模块，与所述驱动模块电连接；所述充放电模块用于对所述驱动模块的控制端进行充放电；其中，所述充放电模块与所述驱动模块的控制端之间存在充放电路径；刷新开关模块，串联于所述充放电路径之中；所述刷新开关模块响应于刷新控制信号，控制所述充放电路径的通断，以实现对所述像素电路的刷新频率切换。2.根据权利要求1所述的像素电路，其特征在于，所述充放电模块包括：第一数据写入单元，与所述驱动模块的第一端电连接；所述第一数据写入单元用于将数据信号写入所述驱动模块的第一端；阈值补偿单元，连接于所述驱动模块的第二端和控制端之间；第一复位单元，与所述驱动模块的控制端电连接；所述第一复位单元用于将复位信号写入所述驱动模块的控制端。3.根据权利要求2所述的像素电路，其特征在于，所述刷新开关模块包括：第一开关单元，所述第一开关单元与所述阈值补偿单元串联连接于所述驱动模块的第二端和控制端之间；第二开关单元，所述第二开关单元与所述第一复位单元串联连接于所述驱动模块的控制端和复位信号线之间；优选的，所述第一开关单元包括第一晶体管，所述第一晶体管的栅极接入第一刷新控制信号，所述第一晶体管与所述阈值补偿单元串联连接；所述第二开关单元包括第二晶体管，所述第二晶体管的栅极接入第二刷新控制信号，所述第二晶体管与所述第一复位单元串联连接；优选地，同一所述像素电路中，所述第一刷新控制信号和所述第二刷新信号不同，或者，所述第一晶体管和所述第二晶体管的沟道类型相同，所述第一刷新控制信号复用为所述第二刷新控制信号。4.根据权利要求3所述的像素电路，其特征在于，所述刷新开关模块还包括第三开关单元，所述第三开关单元与所述第一数据写入单元串联连接于所述驱动模块的第一端和数据线之间；优选地，所述第三开关单元包括第三晶体管，所述第三晶体管的栅极接入第三刷新控制信号，所述第三晶体管与所述第一数据写入单元串联连接。5.根据权利要求2所述的像素电路，其特征在于，还包括：第一发光控制模块，与所述驱动模块的第一端电连接；所述第一发光控制模块用于将第一电源写入所述驱动模块的第一端；第二发光控制模块，连接于所述驱动模块的第二端和发光器件的第一极之间；和/或，复位模块，与发光器件的第一极电连接；所述复位模块用于将复位信号写入所述发光器件的第一极；优选地，所述驱动模块包括第四晶体管，所述第四晶体管的栅极作为所述驱动模块的控制端，所述第四晶体管的第一极作为所述驱动模块的第一端，所述第四晶体管的第二极
作为所述驱动模块的第二端；优选地，所述第一数据写入单元包括第五晶体管，所述第五晶体管的栅极接入第一扫描信号，所述第五晶体管第一极接入所述数据信号，所述第五晶体管第二极与所述驱动模块的第一端电连接；优选地，所述阈值补偿单元包括第六晶体管，所述第六晶体管栅极接入第一扫描信号，所述第六晶体管第一极与所述驱动模块的第二端电连接，所述第六晶体管的第二极与所述驱动模块的控制端电连接；优选地，所述第一复位单元包括第七晶体管，所述第七晶体管的栅极接入第二扫描信号，所述第七晶体管的第一极接入所述复位信号，所述第七晶体管的第二极与所述驱动模块的控制端电连接；优选地，所述第一发光控制模块包括第八晶体管，所述第八晶体管的栅极接入发光控制信号，所述第八晶体管的第一极与所述驱动模块的第一端电连接，所述第八晶体管的第二极接入所述第一电源；优选地，所述第二发光控制模块包括第九晶体管，所述第九晶体管的栅极接入所述发光控制信号，所述第九晶体管的第一极与所述驱动模块的第二端电连接，所述第九晶体管的第二极与所述发光器件的阳极电连接；优选地，所述复位模块包括第十晶体管，所述第十晶体管的栅极接入第三扫描信号，所述第十晶体管的第一极接入所述复位信号，所述第十晶体管第二极与所述发光器件的第一极电连接。6.根据权利要求1所述的像素电路，其特征在于，所述充放电模块包括：第二数据写入单元，与所述驱动模块的控制端电连接；所述第二数据写入单元用于将数据信号写入所述驱动模块的控制端；所述刷新开关模块包括：第四开关单元，所述第四开关单元与所述第二数据写入单元串联连接于所述驱动模块的控制端和数据线之间；优选地，所述第二数据写入单元包括第十一晶体管，所述第十一晶体管的栅极接入第四扫描信号，所述第十一晶体管的第一极接入所述数据信号，所述第十一晶体管的第二极与所述驱动模块的控制端电连接；优选地，所述第四开关单元包括第十二晶体管，所述第十二晶体管的栅极接入第四刷新控制信号，所述第十二晶体管的第二极与所述驱动模块的控制端电连接。7.一种显示面板，其特征在于，包括：刷新控制信号线和多个如权利要求1-6任一项所述的像素电路；至少一排所述像素电路的所述刷新开关模块电连接至相同的所述刷新控制信号线，每排所述像素电路包括沿第一方向排列的多个所述像素电路。8.根据权利要求7所述的显示面板，其特征在于，所述显示面板还包括沿所述第一方向延伸且沿第二方向排列的多条数据线，所述第一方向和所述第二方向相交；优选的，所述刷新控制信号线沿所述第一方向延伸；优选地，所述刷新控制信号线为一条，或者，所述刷新控制信号线为多条，多条所述刷新控制信号线沿所述第一方向延伸且沿所述第二方向排列；
优选地，所述显示面板还包括驱动芯片，所述驱动芯片通过刷新控制信号线连接至各所述刷新开关模块；所述驱动芯片用于控制所述刷新开关模块的通断；优选的，所述显示面板的显示区划分为至少两个分频分区；相邻的所述分频分区的所述像素电路的刷新频率不同；优选地，相邻的所述分频分区的分界线位置可调，或者，相邻的所述分频分区的分界线位置固定，其中，同一所述分频分区内的多个所述像素电路共用一条所述刷新控制信号线；优选的，相邻的所述分频分区的分界线的位置与所述刷新控制信号线上的刷新控制信号相关；优选地，所述显示面板包括下述一种或多种工作模式：至少两个分频分区的分界线沿第一方向延伸；至少两个分频分区的分界线沿第二方向延伸；所述分频分区为至少三个，其中至少两个分频分区的分界线沿第一方向延伸，至少两个分频分区的分界线沿第二方向延伸，所述第一方向和所述第二方向相交；优选地，所述显示面板还包括扫描电路和多条扫描线，所述多条扫描线沿所述第二方向延伸且沿所述第一方向排列，所述扫描电路经对应的所述扫描线与对应行的所述像素电路电连接，每行所述像素电路包括沿所述第二方向排列的多个所述像素电路。9.一种应用于权利要求7或8所述的显示面板的驱动方法，其特征在于，包括：若扫描至需要刷新的所述像素电路，则刷新控制信号线上的刷新控制信号为导通电平；若扫描至不需要刷新的所述像素电路，则刷新控制信号线上的刷新控制信号为关断电平。10.根据权利要求9所述的显示面板的驱动方法，其特征在于，所述驱动方法包括：多个重复刷新的最小循环单位，所述最小循环单位包括至少两个刷新帧，所述至少两个刷新帧刷新的所述像素电路的数量不同，以实现分区分频；其中，在所述刷新帧，所述刷新控制信号线上的刷新控制信号跟随扫描信号产生脉冲信号；若扫描至需要刷新的所述像素电路，则所述刷新控制信号为导通电平；若扫描至不需要刷新的所述像素电路，则所述刷新控制信号为关断电平。

技术总结
本发明公开了一种像素电路和显示面板及其驱动方法。像素电路包括驱动模块，存储模块，充放电模块和刷新开关模块，驱动模块用于响应其控制端的电压而产生驱动电流；存储模块与驱动模块电连接；存储模块用于存储驱动模块的控制端的电位；充放电模块与驱动模块电连接；充放电模块用于对驱动模块的控制端进行充放电；其中，充放电模块与驱动模块的控制端之间存在充放电路径；刷新开关模块串联于充放电路径之中；刷新开关模块响应于刷新控制信号，控制充放电路径的通断，以实现对像素电路的刷新频率切换。切换。切换。


技术研发人员：龚奎 齐栋宇 徐思维 卢慧玲 胡思明
受保护的技术使用者：昆山国显光电有限公司
技术研发日：2023.06.15
技术公布日：2023/9/6