一种基于氮化镓工艺的高可靠高速电平移位电路

1.本发明涉及功率集成电路，尤其涉及一种基于氮化镓工艺的高可靠高速电平移位电路。


背景技术：

2.氮化镓材料是公认的第三代功率半导体材料，其拥有优秀的物理化学特性例如更大的电子迁移率、更大的临界电场强度、更小的导热率，因此氮化镓功率器件具有高速、高可靠、低损耗的特点，应用在电能转换系统中能显著提高系统的开关速度、转换效率与功率密度。目前广泛应用的氮化镓功率器件驱动方案是分立式驱动，即采用硅基的驱动芯片来驱动分立的氮化镓器件，由于硅基芯片工作频率的短板，使得氮化镓器件的高频优势无法完全发挥出来，相反，随着开关速度的提高，分立式驱动方案暴露出的寄生电感问题愈加凸显，大大降低了系统的可靠性。为了解决这一问题，往往需要引入多层布线、无引线封装等技术，但不可避免地增加了pcb和芯片封装成本。采用氮化镓工艺，将驱动电路与功率器件集成在同一个裸片上可以从根本上解决上述问题，兼顾了系统的高频应用与可靠性。
3.由于氮化镓材料的p型掺杂浓度不高，无法实现p型重掺杂，导致载流子迁移率较低，因此在现有商业化的氮化镓工艺中无法将n型氮化镓场效应晶体管和p型氮化镓场效应晶体管匹配使用，这就使得传统的cmos电路中的结构无法直接应用到氮化镓电路中来。不仅如此，目前基于氮化镓工艺的n型氮化镓场效应晶体管的击穿电压偏低(约6v)，且阈值电压偏高(约2v)，大大限制了电路设计的灵活性。现如今，随着集成度不断提高，基于氮化镓工艺的半桥驱动芯片是未来的发展方向，高压电平移位电路能将低电平信号变为高电平信号，实现低压信号对高压电路的控制，是实现双通道驱动的关键技术。然而，上述氮化镓材料的短板在电平移位电路的设计中更加凸显，因此基于氮化镓工艺的电平移位电路设计格外困难。
4.在高压驱动芯片的实际应用中，功率管的开关会向驱动芯片内部引入dvsw/dt噪声，从而导致驱动芯片发生逻辑错误，并且随着开关频率的升高，该问题会愈加显著。


技术实现要素：

5.本发明的目的在于提供一种基于氮化镓工艺集成电路的电平移位电路，可以克服传统氮化镓电平移位电路延时大和功耗高的问题。为了实现该发明目的，本发明采用的技术方案如下：一种低功耗的高速电平移位电路，包括电平转换模块、锁存模块、电压偏置模块、电流镜模块、加速上拉模块、抗dvsw/dt模块、输出级模块。
6.电压偏置模块由电压偏置电路001构成，电压偏置电路001包括电流源i0、增强型nmos管mn2。电压偏置电路001的连接关系为：电流源的一端连接增强型nmos管mn2的漏极、增强型nmos管mn2的栅极、增强型nmos管mn3的栅极、增强型nmos管mn4的栅极，电流源的另一端连接低压域电源轨的电源信号vdd，增强型nmos管mn2的源极连接低压域电源轨的地信号vss。
7.电流镜模块由电流镜电路002构成，电流镜电路002包括增强型nmos管mn3～mn4，电容c1～c2。电流镜电路002的连接关系为：增强型nmos管mn3的栅极连接增强型nmos管mn2的漏极、增强型nmos管mn2的栅极、增强型nmos管mn4的栅极、电流源i0的一端，增强型nmos管mn3的漏极连接电容c1的一端、增强型nmos管mn5的源极，增强型nmos管mn3的源极连接低压域电源轨的地信号vss，电容c1的另一端连接低压域电源轨的地信号vss，增强型nmos管mn4的漏极连接电容c2的一端、增强型nmos管mn6的源极，增强型nmos管mn4的源极连接低压域电源轨的地信号vss，电容c2的另一端连接低压域电源轨的地信号vss。
8.低压-高压的电平移位模块由电平转换支路003与004构成，电平转换支路003包括增强型nmos管mn5、高压增强型nmos管hmn1、电阻r1、电阻r3、二极管d3、二极管d5，电平转换支路004包括增强型nmos管mn6、高压增强型nmos管hmn2、电阻r2、电阻r4、二极管d4、二极管d6。电平转换支路003的连接关系为：增强型nmos管mn5的栅极连接输入信号vin，增强型nmos管mn5的源极连接增强型nmos管mn3的漏极、电容c1的一端，增强型nmos管mn5的漏极连接高压增强型nmos管hmn1的源极，高压增强型nmos管hmn1的栅极连接低压域电源轨的电源信号vdd，高压增强型nmos管hmn1的漏极连接电阻r1的一端，电阻r1的另一端连接增强型nmos管mn7的栅极、增强型nmos管mn9的栅极、增强型nmos管mn23的栅极、电阻r3的一端、二极管d3的一端、二极管d5的一端，电阻r3的另一端连接高压域电源轨的电源信号vbst，二极管d5的另一端连接高压域电源轨的电源信号vbst，二极管d3的另一端连接高压域电源轨的地信号vsw。电平转换支路004的连接关系为：反相器inv0的输出端连接增强型nmos管mn6的栅极，增强型nmos管mn6的源极连接增强型nmos管mn4的漏极、电容c2的一端，增强型nmos管mn6的漏极连接高压增强型nmos管hmn2的源极，高压增强型nmos管hmn2的栅极连接低压域电源轨的电源信号vdd，高压增强型nmos管hmn2的漏极连接电阻r2的一端，电阻r2的另一端连接增强型nmos管mn8的栅极、增强型nmos管mn10的栅极、增强型nmos管mn24的栅极、电阻r4的一端、二极管d4的一端、二极管d6的一端，电阻r4的另一端连接高压域电源轨的电源信号vbst，二极管d6的另一端连接高压域电源轨的电源信号vbst，二极管d4的另一端连接高压域电源轨的地信号vsw。
9.加速上拉模块由加速上拉电路005与006构成，加速上拉电路005包括增强型nmos管mn7、增强型nmos管mn9、增强型nmos管mn11、增强型nmos管mn13、增强型nmos管mn15、增强型nmos管mn17、电阻r5、电容c3、二极管d1，加速上拉电路006包括增强型nmos管mn8、增强型nmos管mn10、增强型nmos管mn12、增强型nmos管mn14、增强型nmos管mn16、增强型nmos管mn18、电阻r6、电容c4、二极管d2。加速上拉电路005的连接关系为：增强型nmos管mn7的栅极连接增强型nmos管mn23的栅极、电阻r3的一端、二极管d3的一端、二极管d5的一端、电阻r1的一端，增强型nmos管mn7的源极连接高压域电源轨的地信号vsw，增强型nmos管mn7的漏极连接增强型nmos管mn11的漏极、增强型nmos管mn15的栅极、增强型nmos管mn17的栅级、电阻r5的一端，电阻r5的另一端连接二极管d1的一端、电容c3的一端，二极管d1的另一端连接高压域电源轨的电源信号vbst，增强型nmos管mn11的源极连接高压域电源轨的地信号vsw，增强型nmos管mn11的栅极连接增强型nmos管mn13的栅极、增强型nmos管mn12的栅极、增强型nmos管mn14的栅极、电阻r9的一端、电阻r10的一端，增强型nmos管mn9的源极连接高压域电源轨的地信号vsw，增强型nmos管mn9的漏极连接增强型nmos管mn15的源极、增强型nmos管mn13的漏极、电容c3的另一端、增强型nmos管mn19的栅极，增强型nmos管mn15的漏极连接高
压域电源轨的电源信号vbst，增强型nmos管mn17的漏极连接高压域电源轨的电源信号vbst，增强型nmos管mn17的源极连接增强型nmos管mn21的栅极、增强型nmos管mn22的漏极、电阻r8的一端、增强型nmos管mn20的漏极、反相器inv1的输入端。加速上拉电路006的连接关系为：增强型nmos管mn8的栅极连接增强型nmos管mn24的栅极、电阻r4的一端、二极管d4的一端、二极管d6的一端、电阻r2的一端，增强型nmos管mn8的源极连接高压域电源轨的地信号vsw，增强型nmos管mn8的漏极连接增强型nmos管mn12的漏极、增强型nmos管mn16的栅极、增强型nmos管mn18的栅级、电阻r6的一端，电阻r6的另一端连接二极管d2的一端、电容c4的一端，二极管d2的另一端连接高压域电源轨的电源信号vbst，增强型nmos管mn12的源极连接高压域电源轨的地信号vsw，增强型nmos管mn12的栅极连接增强型nmos管mn14的栅极、增强型nmos管mn11的栅极、增强型nmos管mn13的栅极、电阻r9的一端、电阻r10的一端，增强型nmos管mn10的源极连接高压域电源轨的地信号vsw，增强型nmos管mn10的漏极连接增强型nmos管mn16的源极、增强型nmos管mn14的漏极、电容c4的另一端、增强型nmos管mn20的栅极，增强型nmos管mn16的漏极连接高压域电源轨的电源信号vbst，增强型nmos管mn18的漏极连接高压域电源轨的电源信号vbst，增强型nmos管mn18的源极连接增强型nmos管mn22的栅极、增强型nmos管mn21的漏极、电阻r7的一端、增强型nmos管mn19的漏极。
10.锁存模块由辅助锁存电路007构成，包括增强型nmos管mn19、增强型nmos管mn20、增强型nmos管mn21、增强型nmos管mn22、电阻r7、电阻r8。其连接关系为：增强型nmos管mn19的栅极连接增强型nmos管mn9的漏极、增强型nmos管mn15的源极、增强型nmos管mn13的漏极、电容c3的另一端，增强型nmos管mn20的栅极连接增强型nmos管mn10的漏极、增强型nmos管mn16的源极、增强型nmos管mn14的漏极、电容c4的另一端，增强型nmos管mn19的源极连接高压域电源轨的地信号vsw，增强型nmos管mn20的源极连接高压域电源轨的地信号vsw，增强型nmos管mn19的漏极连接增强型nmos管mn21的漏极、增强型nmos管mn22的栅极、电阻r7的一端、增强型nmos管mn18的源极，增强型nmos管mn20的漏极连接增强型nmos管mn22的漏极、增强型nmos管mn21的栅极、电阻r8的一端、增强型nmos管mn17的源极、反相器inv1的输入端，增强型nmos管mn21的源极连接高压域电源轨的地信号vsw，增强型nmos管mn22的源极连接高压域电源轨的地信号vsw，电阻r7的另一端连接高压域电源轨的电源信号vbst，电阻r8的另一端连接高压域电源轨的电源信号vbst。
11.抗dvsw/dt模块由抗dvsw/dt电路008构成，包括增强型nmos管mn23、增强型nmos管mn24、电阻r9、电阻r10。其连接关系为：增强型nmos管mn23的栅极连接增强型nmos管mn7的栅极、增强型nmos管mn9的栅极、电阻r1的一端、电阻r3的一端、二极管d3的一端、二极管d5的一端，增强型nmos管mn24的栅极连接增强型nmos管mn8的栅极、增强型nmos管mn10的栅极、电阻r2的一端、电阻r4的一端、二极管d4的一端、二极管d6的一端，增强型nmos管mn23的源极连接高压域电源轨的地信号vsw，增强型nmos管mn24的源极连接高压域电源轨的地信号vsw，增强型nmos管mn23的漏极连接增强型nmos管mn24的漏极、电阻r10的一端，电阻r10的另一端连接电阻r9、增强型nmos管mn11的栅极、增强型nmos管mn13的栅极、增强型nmos管mn12的栅极、增强型nmos管mn14的栅极，电阻r9的另一端连接高压域电源轨的电源信号vbst。
12.输出模块由输出电路009构成，包括反相器inv1、反相器inv2。其连接关系为：反相器inv1的输入端连接增强型nmos管mn17的源极、增强型nmos管mn21的栅极、增强型nmos管
mn22的漏极、电阻r8的一端、增强型nmos管mn20的漏极，反相器inv1的输出端连接反相器inv2的输入端，反相器inv2的输出端连接输出信号vout。
13.优选的：所述增强型nmos管mn2～mn24均为增强型氮化镓场效应晶体管，所述高压增强型nmos管hmn1～hmn2均为高压增强型氮化镓场效应晶体管。
14.优选的：所述电阻r1～r10为基于氮化镓工艺的电阻、二极管连接方式的耗尽型或增强型氮化镓场效应晶体管、栅极固定电压偏置的耗尽型或增强型氮化镓场效应晶体管，或氮化镓工艺下的其它材料电阻，包括金属膜电阻和多晶硅电阻；
15.所述二极管d1～d6为二极管连接方式的耗尽型或增强型氮化镓场效应晶体管、片上集成的二极管器件或外接的二极管器件；
16.所述反相器inv0～inv2为基于氮化镓工艺的电阻反相器或图腾柱式双n输出反相器；
17.所述电流源i0为耗尽型氮化镓场效应晶体管构成的电流源、栅极固定电压偏置的耗尽型或增强型氮化镓场效应晶体管。
18.本发明与现有技术相比，具有如下优点和显著效果：
19.(1)可以有效地降低信号传输的延时。当输入信号vin为低电平时电容c1上端约为零电位，当vin变为高电平时，由于电容c1两端的电压不能突变，c1上端的电位将短时间内维持在零电位，相对于没有电容c1的情况，mn5将获得一个更大的栅源电压，使得mn5的电流能力增强，使x点的电位能够快速下拉，减小了信号传输的延时。当x点处电位由高向低翻转时，s点电位由低向高翻转，加速上拉电路005中的nmos管mn17导通，为b点提供一个额外的上拉电流通路，使b点电位快速反转，减小了信号传输的延时。当输入信号vin从高电平变为低电平时亦然。
20.(2)可以有效地降低电路工作时的功耗。电压偏置电路001和电流镜电路002充当尾电流源为电平转换支路003和004提供相对恒定的电流，极大程度上限制了功耗。当x点处电位由低向高翻转时，s点处电位由高向低翻转，mn17关断，b的额外的上拉电流通路关闭，在保证更快翻转速度的情况下节约了功耗。传统的基于氮化镓工艺的电平移位电路包含诸如脉冲产生电路、数字滤波电路等结构，使用了大量逻辑门，本发明在实现同样功能的情况下，取消了上述两种结构，降低了大量功耗。
21.(3)可以有效提高抗dvsw/dt能力。在dvsw/dt来临瞬间，x点与y点同时为低电平，抗dvsw/dt电路008将c点拉至高电平，锁存电路的两输入端s点与r点被置为低电平，维持在锁存状态，使得输出信号不受dvsw/dt噪声的干扰。
附图说明
22.图1为本发明在基于氮化镓工艺的半桥驱动电路中的典型应用图；
23.图2为传统电平移位电路的结构图及其内部脉冲产生电路的结构图；
24.图3为传统电平移位电路的工作波形图；
25.图4为传统电平移位电路在dvsw/dt噪声影响下的工作波形图；
26.图5为本发明提出的高可靠高速电平移位电路的结构图；
27.图6为本发明提出的高可靠高速电平移位电路的工作波形图；
28.图7为本发明提出的高可靠高速电平移位电路在dvsw/dt噪声影响下的工作波形
图。
具体实施方式
29.下面结合附图和具体的实施例对本发明作进一步说明，所举的实例只用于解释本发明，并非用于限定本发明的范围。
30.图1为本发明在基于氮化镓工艺的半桥驱动电路中的典型应用图，采用高可靠高速电平移位电路替代现有的电平移位电路，其余同现有技术。半桥结构是电源系统中一种常见的结构，通常是由两个氮化镓功率管串联组成，分别成为高侧氮化镓功率管和低侧氮化镓功率管，高侧氮化镓功率管t1的母线电压为vbus，高侧氮化镓功率管t1的源极与低侧氮化镓功率管的漏极之间为vs，连接后续电路的负载。半桥驱动电路的核心是电平移位电路。由于vs是一个浮动电位，想要实现高侧氮化镓功率管t1的正常驱动，就必须依靠电平移位电路，其作用是将低压域电源轨vcc-gnd的信号转换到高压域电源轨vbst-vsw中，以此来驱动高侧氮化镓功率管。输入的hin信号与lin信号首先分别通过高侧输入逻辑电路与低侧输入逻辑电路，高侧信号再经过电平移位电路转化成高压域信号再通过高侧输出驱动电路驱动高侧氮化镓功率管t1；低侧信号则通过延时匹配电路再通过低侧输出驱动电路驱动低侧氮化镓功率管t2。在半桥驱动电路中，高压盆区通常采用自举供电的形式，二极管d1与电容c1构成浮动电源vb，为高压盆区电路供电。
31.图2(a)为传统电平移位电路的结构图，包括脉冲产生电路001、电平转换支路002、数字滤波电路003、锁存电路004、缓冲级电路005。输入信号vin通过脉冲产生电路001后，在set点与reset点产生两路脉冲信号，图2(b)为脉冲产生电路001的结构图。上述两脉冲进入到电平转换支路002后转换到高压域电源轨vbst-vsw，分别从x点与y点输出。二极管d1与d2的作用是箝位x点与y点的电位，使其不会低于vsw太多。信号在数字滤波电路003内滤除掉dvsw/dt噪声后，传输到锁存电路004。锁存电路004通常由rs触发器构成，两个与非门形成了正反馈，增强了电路的抗干扰能力。信号最后经过缓冲级电路005进行整形，得到了输出信号vout。该电路引入了数字滤波电路003，具有较强的抗dvsw/dt能力，但使用了大量逻辑门，增加了电路的功耗与延时。该电路引入了脉冲产生电路001，减小了电平转换支路002的导通时间，在一定程度上降低了功耗，但脉冲产生电路001本身也由大量逻辑门构成，又增加了一部分功耗。
32.图3为传统电平移位电路的工作波形图，输入信号vin通过脉冲产生电路001后，在set点与reset点生成一个正脉冲，分别在输入信号vin的上升沿与下降沿处，上述两脉冲进入到电平转换支路002后分别将x点与y点处的电位拉至低电平。当无dvsw/dt噪声时，x点与y点处的信号能够正常通过数字滤波电路003。图4为传统电平移位电路在dvsw/dt噪声影响下的工作波形图，当有dvsw/dt噪声时，x点与y点电位同时被拉至低电平，x1点与y1点亦然，z点电位被拉至低电平，r'点与s'点同时被拉至高电平，rs锁存器的状态被保持，使得信号传输时免受dvsw/dt噪声干扰。若没有数字滤波电路003，锁存电路004将进入不定态，输出信号vout无法确定。图5为本发明提出的全集成氮化镓低功耗高速电平移位电路的具体电路图，用于将低压域的信号转换到高压域中，包括电压偏置电路001和电流镜电路002、电平转换支路003和004、加速上拉电路005和006、锁存电路007、抗dvsw/dt电路008、输出电路009。其中，低压域电源轨为地信号vss-电源信号vdd，高压域电源轨为地信号vsw-电源信号
vbst。
33.本发明提出的电平移位电路保留了传统电平移位电路中的电平转换支路，增设了电压偏置电路001和电流镜电路002、加速上拉电路005和006、抗dvsw/dt电路008。
34.电压偏置电路001和电流镜电路002共同构成了尾电流源，包括电流源i0、增强型nmos管mn2～mn4，电容c1～c2。电流源i0产生的电流流经diode组态的增强型nmos管mn2后，在其栅极产生了一个相对恒定的电压偏置，再经由增强型nmos管mn3～mn4组成的电流镜后，为电平转换支路003和004提供相对恒定的电流。电容c1、c2分别跨接在mn3、mn4源漏的两端。当输入信号vin为低电平时电容c1上端约为零电位，当vin变为高电平时，由于电容c1两端的电压不能突变，c1上端的电位将短时间内维持在零电位，相对于没有电容c1的情况，mn5将获得一个更大的栅源电压，使得mn5的电流能力增强，使点的电位能够快速下拉，减小了信号传输的延时。当x点电位完全下拉至低电平后，c1充电完成，mn5的栅源电压与电流能力回到正常水平。当输入信号vin从高电平变为低电平时亦然。电容c1与c2的加入使得本发明电路在信号传输延时降低的同时，功耗也尽可能降低了。
35.电平转换支路003和004是完全对称的，包括增强型nmos管mn5、mn6，高压增强型nmos管hmn1、hmn2，二极管d3～d6，电阻r3、r4。电平转换支路003与004的工作原理一致，电平转换支路003的工作原理如下：输入信号vin输入到mn5的栅极后，使mn5导通，x点处的电位从高电平变为低电平。对电阻r3的阻值进行设计，使得支路导通时电阻r3上的压降约为vbst-vsw，则x点处的高电平为vbst，低电平为vsw，实现了将低压域电源轨的信号转换到高压域电源轨的目的。高压器件hmn1的目的是保护支路上其他器件不被高压击穿。在功率管开关瞬间或dvsw/dt期间，二极管d3的作用是箝位住x点处的电位，使其不会低于vsw太多；二极管d5的作用是箝位住x点处的电位，使其不会高于vbst太多。电阻r1用作阻尼电阻，抑制开关瞬间dvsw/dt噪声产生的振荡。
36.加速上拉电路005和006是完全对称的，包括增强型nmos管mn7～mn18，二极管d1～d2，电阻r5～r6，电容c3～c4。加速上拉电路005和006的工作原理一致，加速上拉电路005的工作原理如下：当x点为高电平时，mn7、mn9导通，电容c3下端的电位为零，二极管d1导通，vbst通过二极管d1给电容c3充电，电容c3上端电位为vdd-vd(vd为二极管d1的正向导通电压)，两端电压差为vdd-vd；当x点变为低电平时，mn7、mn9关断，电容c3上端与电阻r5下端的电位近似相等，约为vdd，使得mn15导通，电容c3下端的电位变为vdd，由于电容两端电压不能突变，所以电容c3上端电位被抬升至2vdd-vd(约等于2vdd)，二极管d1截止。该电路采用了双n型晶体管输出的方案，引入了自举电容c3，一方面，该方案保证了输出低电平时上管mn15的栅源电压为零，消除了由于上下管同时导通产生的输出低电平高于地电位的问题；另一方面，利用电容两端电压不能突变的特点，保证了输出高电平时上管mn15的栅源电压大于阈值电压，避免了由于上管不完全导通产生的电平损失问题，提高了电路的可靠性。
37.锁存电路007包括增强型nmos管mn19～mn22，电阻r7～r8。其工作原理如下：当x点从高电平变低电平时，mn19导通，s点从低电平变高电平，a点变为低电平，导致mn22截止，vbst将b点电位拉至高电平，又使得mn21导通，进一步将a点电位拉至低电平，状态被锁定；在这一过程中，mn17处于导通状态，vbst通过mn17和r8两条支路为b点充电，极大地提高了b点电位翻转速度。当x点从低电平变高电平时，s点从高电平变低电平，mn17关断，b的额外的上拉电流通路关闭，在保证更快翻转速度的情况下节约了功耗。
38.抗dvsw/dt电路008包括增强型nmos管mn23～mn24、电阻r9～r10。其工作原理如下：若未引入抗dvsw/dt电路007，当高侧通道从关断状态变为导通状态时，vsw会快速升高并产生一个正向dvsw/dt噪声，在这一小段时间内，x点与y点的电位会同时跌落至低电平，s点和r点的电位会同时拉至高电平，当dvsw/dt噪声结束时，锁存电路007会进入不定态，造成不可预料的逻辑错误；引入抗dvsw/dt电路007后，x与y点的电位跌落至低电平后，mn23和mn24截止，c点电位变为高电平，mn11～mn14导通，锁存电路007两输入端的电位被拉至低电平，使当前输出状态得以保存，免受dvsw/dt噪声干扰。
39.输出电路009包括反相器inv1～inv2。其目的是对输出信号进行整形滤波并增强其驱动能力。
40.图6是本发明提出的高可靠高速电平移位电路的工作波形图。当输入信号vin由低电平变为高电平时，nmos管mn5快速导通，x点被迅速被拉到低电位。输入信号vin的反相信号vin'从高电平变为低电平，使得mn6快速关断，由于电阻的电流能力远低于mos管，所以y点上拉速度会低于x点下拉速度。在自举电容c3的作用下，mn15和mn17的栅极电压范围从0～vdd提高至0～2vdd，当x点信号进入加速上拉电路005后，mn17导通，s点电位被拉到高电平，使得nmos管mn19开启，a点电位被快速拉到低电平。与此同时，y点电位逐渐被拉至高电平，在加速上拉电路006的作用下，r点电位变为低电平，b点电位在r8与mn17这两个充电通路的作用下，快速地被拉至高电平，降低了信号传输的延时。当输入信号vin由高电平变为低电平时亦然。
41.图7为本发明提出的高可靠高速电平移位电路在dvsw/dt噪声影响下的工作波形图。当有dvsw/dt噪声时，x点与y点电位同时被拉至低电平，使得mn23和mn24管关断，c点被拉至高电平，mos管mn11～14导通，s点与r点同时被拉至低电平，锁存电路008的状态被保持，使得信号传输时免受dvsw/dt噪声干扰。在二极管d3～d6的箝位作用下，x点与y的电位被限制在-vd～vdd+vd之间(vd为二极管导通时的压降)，保护器件不被dvsw/dt噪声损坏。

技术特征：
1.一种基于氮化镓工艺的高可靠高速电平移位电路，包括电压偏置模块、电流镜模块、电平转换模块、加速上拉模块、锁存模块、抗dvsw/dt模块、输出级模块；其特征在于：电压偏置模块包括电压偏置电路001，电流镜模块包括电流镜电路002，电平转换模块包括电平转换支路003和004，加速上拉模块包括加速上拉电路005和006，锁存模块包括锁存电路007，抗dvsw/dt模块包括抗dvsw/dt电路008，输出级模块包括输出级电路009；输入信号vin及其经过反相器inv0的信号vin'分别连接电平转换支路003和004的输入端；电平转换支路003和004的输出端分别为x点和y点，分别连接加速上拉电路005和006的输入端；加速上拉电路005和006的输出端分别连接着锁存电路007的两个输入端s点和r点；锁存电路007的两个输出端a点和b点分别连接加速上拉电路006和005的辅助上拉管的源极，其目的是为a点和b点提供额外的充电通路，加快a点和b点的信号翻转速度；锁存电路007的输出端b点连接输出级电路009的输入端，经由两个反相器inv1和inv2后，得到输出信号vout；电压偏置电路001提供一个偏置电压，经电流镜电路002中的mn3与mn4复制后，分别为电平转换支路003和004供电；电平转换支路003和004的输出端x点和y点连接抗dvsw/dt电路008的输入端，抗dvsw/dt电路008的输出端c点连接加速上拉电路005和006中的控制管的栅极，用于在dvsw/dt噪声来临时将加速上拉电路005和006的输出信号s和r拉低到低电平。2.根据权利要求1所述的基于氮化镓工艺的高可靠高速电平移位电路，其特征在于：所述电压偏置电路001包括电流源i0、增强型nmos管mn2；电压偏置电路001的连接关系为：电流源的一端连接增强型nmos管mn2的漏极、增强型nmos管mn2的栅极、增强型nmos管mn3的栅极、增强型nmos管mn4的栅极，电流源的另一端连接低压域电源轨的电源信号vdd，增强型nmos管mn2的源极连接低压域电源轨的地信号vss。3.根据权利要求2所述的基于氮化镓工艺的高可靠高速电平移位电路，其特征在于：所述电流镜电路002包括增强型nmos管mn3～mn4，电容c1～c2；电流镜电路002的连接关系为：增强型nmos管mn3的栅极连接增强型nmos管mn2的漏极、增强型nmos管mn2的栅极、增强型nmos管mn4的栅极、电流源i0的一端，增强型nmos管mn3的漏极连接电容c1的一端、增强型nmos管mn5的源极，增强型nmos管mn3的源极连接低压域电源轨的地信号vss，电容c1的另一端连接低压域电源轨的地信号vss，增强型nmos管mn4的漏极连接电容c2的一端、增强型nmos管mn6的源极，增强型nmos管mn4的源极连接低压域电源轨的地信号vss，电容c2的另一端连接低压域电源轨的地信号vss。4.根据权利要求3所述的基于氮化镓工艺的高可靠高速电平移位电路，其特征在于：所述电平转换支路003包括增强型nmos管mn5、高压增强型nmos管hmn1、电阻r1、电阻r3、二极管d3、二极管d5，电平转换支路004包括增强型nmos管mn6、高压增强型nmos管hmn2、电阻r2、电阻r4、二极管d4、二极管d6；电平转换支路003的连接关系为：增强型nmos管mn5的栅极连接输入信号vin，增强型nmos管mn5的源极连接增强型nmos管mn3的漏极、电容c1的一端，增强型nmos管mn5的漏极连接高压增强型nmos管hmn1的源极，高压增强型nmos管hmn1的栅极连接低压域电源轨的电源信号vdd，高压增强型nmos管hmn1的漏极连接电阻r1的一端，电阻r1的另一端连接增强型nmos管mn7的栅极、增强型nmos管mn9的栅极、增强型nmos管mn23的栅极、电阻r3的一端、二极管d3的一端、二极管d5的一端，电阻r3的另一端连接高压域电源轨的电源信号vbst，二极管d5的另一端连接高压域电源轨的电源信号vbst，二极管d3的另一端连接高压域电源轨的地信号vsw；电平转换支路004的连接关系为：反相器inv0的输出
端连接增强型nmos管mn6的栅极，增强型nmos管mn6的源极连接增强型nmos管mn4的漏极、电容c2的一端，增强型nmos管mn6的漏极连接高压增强型nmos管hmn2的源极，高压增强型nmos管hmn2的栅极连接低压域电源轨的电源信号vdd，高压增强型nmos管hmn2的漏极连接电阻r2的一端，电阻r2的另一端连接增强型nmos管mn8的栅极、增强型nmos管mn10的栅极、增强型nmos管mn24的栅极、电阻r4的一端、二极管d4的一端、二极管d6的一端，电阻r4的另一端连接高压域电源轨的电源信号vbst，二极管d6的另一端连接高压域电源轨的电源信号vbst，二极管d4的另一端连接高压域电源轨的地信号vsw。5.根据权利要求4所述的基于氮化镓工艺的高可靠高速电平移位电路，其特征在于：所述加速上拉电路005包括增强型nmos管mn7、增强型nmos管mn9、增强型nmos管mn11、增强型nmos管mn13、增强型nmos管mn15、增强型nmos管mn17、电阻r5、电容c3、二极管d1，加速上拉电路006包括增强型nmos管mn8、增强型nmos管mn10、增强型nmos管mn12、增强型nmos管mn14、增强型nmos管mn16、增强型nmos管mn18、电阻r6、电容c4、二极管d2；加速上拉电路005的连接关系为：增强型nmos管mn7的栅极连接增强型nmos管mn23的栅极、增强型nmos管mn9的栅极、电阻r3的一端、二极管d3的一端、二极管d5的一端、电阻r1的一端，增强型nmos管mn7的源极连接高压域电源轨的地信号vsw，增强型nmos管mn7的漏极连接增强型nmos管mn11的漏极、增强型nmos管mn15的栅极、增强型nmos管mn17的栅级、电阻r5的一端，电阻r5的另一端连接二极管d1的一端、电容c3的一端，二极管d1的另一端连接高压域电源轨的电源信号vbst，增强型nmos管mn11的源极连接高压域电源轨的地信号vsw，增强型nmos管mn11的栅极连接增强型nmos管mn13的栅极、增强型nmos管mn12的栅极、增强型nmos管mn14的栅极、电阻r9的一端、电阻r10的一端，增强型nmos管mn9的源极连接高压域电源轨的地信号vsw，增强型nmos管mn9的漏极连接增强型nmos管mn15的源极、增强型nmos管mn13的漏极、电容c3的另一端、增强型nmos管mn19的栅极，增强型nmos管mn15的漏极连接高压域电源轨的电源信号vbst，增强型nmos管mn17的漏极连接高压域电源轨的电源信号vbst，增强型nmos管mn17的源极连接增强型nmos管mn21的栅极、增强型nmos管mn22的漏极、电阻r8的一端、增强型nmos管mn20的漏极、反相器inv1的输入端；加速上拉电路006的连接关系为：增强型nmos管mn8的栅极连接增强型nmos管mn24的栅极、增强型nmos管mn10的栅极、电阻r4的一端、二极管d4的一端、二极管d6的一端、电阻r2的一端，增强型nmos管mn8的源极连接高压域电源轨的地信号vsw，增强型nmos管mn8的漏极连接增强型nmos管mn12的漏极、增强型nmos管mn16的栅极、增强型nmos管mn18的栅级、电阻r6的一端，电阻r6的另一端连接二极管d2的一端、电容c4的一端，二极管d2的另一端连接高压域电源轨的电源信号vbst，增强型nmos管mn12的源极连接高压域电源轨的地信号vsw，增强型nmos管mn12的栅极连接增强型nmos管mn14的栅极、增强型nmos管mn11的栅极、增强型nmos管mn13的栅极、电阻r9的一端、电阻r10的一端，增强型nmos管mn10的源极连接高压域电源轨的地信号vsw，增强型nmos管mn10的漏极连接增强型nmos管mn16的源极、增强型nmos管mn14的漏极、电容c4的另一端、增强型nmos管mn20的栅极，增强型nmos管mn16的漏极连接高压域电源轨的电源信号vbst，增强型nmos管mn18的漏极连接高压域电源轨的电源信号vbst，增强型nmos管mn18的源极连接增强型nmos管mn22的栅极、增强型nmos管mn21的漏极、电阻r7的一端、增强型nmos管mn19的漏极。6.根据权利要求5所述的基于氮化镓工艺的高可靠高速电平移位电路，其特征在于：所述辅助锁存电路007包括增强型nmos管mn19、增强型nmos管mn20、增强型nmos管mn21、增强
型nmos管mn22、电阻r7、电阻r8；其连接关系为：增强型nmos管mn19的栅极连接增强型nmos管mn9的漏极、增强型nmos管mn15的源极、增强型nmos管mn13的漏极、电容c3的另一端，增强型nmos管mn20的栅极连接增强型nmos管mn10的漏极、增强型nmos管mn16的源极、增强型nmos管mn14的漏极、电容c4的另一端，增强型nmos管mn19的源极连接高压域电源轨的地信号vsw，增强型nmos管mn20的源极连接高压域电源轨的地信号vsw，增强型nmos管mn19的漏极连接增强型nmos管mn21的漏极、增强型nmos管mn22的栅极、电阻r7的一端、增强型nmos管mn18的源极，增强型nmos管mn20的漏极连接增强型nmos管mn22的漏极、增强型nmos管mn21的栅极、电阻r8的一端、增强型nmos管mn17的源极、反相器inv1的输入端，增强型nmos管mn21的源极连接高压域电源轨的地信号vsw，增强型nmos管mn22的源极连接高压域电源轨的地信号vsw，电阻r7的另一端连接高压域电源轨的电源信号vbst，电阻r8的另一端连接高压域电源轨的电源信号vbst。7.根据权利要求6所述的基于氮化镓工艺的高可靠高速电平移位电路，其特征在于：所述抗dvsw/dt电路008包括增强型nmos管mn23、增强型nmos管mn24、电阻r9、电阻r10；其连接关系为：增强型nmos管mn23的栅极连接增强型nmos管mn7的栅极、增强型nmos管mn9的栅极、电阻r1的一端、电阻r3的一端、二极管d3的一端、二极管d5的一端，增强型nmos管mn24的栅极连接增强型nmos管mn8的栅极、增强型nmos管mn10的栅极、电阻r2的一端、电阻r4的一端、二极管d4的一端，二极管d6的一端，增强型nmos管mn23的源极连接高压域电源轨的地信号vsw，增强型nmos管mn24的源极连接高压域电源轨的地信号vsw，增强型nmos管mn23的漏极连接增强型nmos管mn24的漏极、电阻r10的一端，电阻r10的另一端连接电阻r9、增强型nmos管mn11的栅极、增强型nmos管mn13的栅极、增强型nmos管mn12的栅极、增强型nmos管mn14的栅极，电阻r9的另一端连接高压域电源轨的电源信号vbst。8.根据权利要求7所述的基于氮化镓工艺的高可靠高速电平移位电路，其特征在于：所述输出电路009包括反相器inv1、反相器inv2；其连接关系为：反相器inv1的输入端连接增强型nmos管mn17的源极、增强型nmos管mn21的栅极、增强型nmos管mn22的漏极、电阻r8的一端、增强型nmos管mn20的漏极，反相器inv1的输出端连接反相器inv2的输入端，反相器inv2的输出端连接输出信号vout。9.根据权利要求8所述的基于氮化镓工艺的高可靠高速电平移位电路，其特征在于：所述增强型nmos管mn2～mn24均为增强型氮化镓场效应晶体管，所述高压增强型nmos管hmn1～hmn2均为高压增强型氮化镓场效应晶体管。10.根据权利要求7所述的基于氮化镓工艺的高可靠高速电平移位电路，其特征在于：所述电阻r1～r10为基于氮化镓工艺的电阻、二极管连接方式的耗尽型或增强型氮化镓场效应晶体管、栅极固定电压偏置的耗尽型或增强型氮化镓场效应晶体管，或氮化镓工艺下的其它材料电阻，包括金属膜电阻和多晶硅电阻；所述二极管d1～d6为二极管连接方式的耗尽型或增强型氮化镓场效应晶体管、片上集成的二极管器件或外接的二极管器件；所述反相器inv0～inv2为基于氮化镓工艺的电阻反相器或图腾柱式双n输出反相器；所述电流源i0为耗尽型氮化镓场效应晶体管构成的电流源、栅极固定电压偏置的耗尽型或增强型氮化镓场效应晶体管。

技术总结
本发明提供一种基于氮化镓工艺的高可靠高速电平移位电路，包括电平转换模块、锁存模块、电压偏置模块、电流镜模块、加速上拉模块、抗dVSW/dt模块、输出级模块，可以克服传统氮化镓电平移位电路延时大和功耗高的问题。镓电平移位电路延时大和功耗高的问题。镓电平移位电路延时大和功耗高的问题。


技术研发人员：郑逸飞 宋德源 李博宇 孙伟锋 时龙兴
受保护的技术使用者：东南大学—无锡集成电路技术研究所
技术研发日：2023.06.08
技术公布日：2023/9/6