一种移相单元结构及移相器芯片的制作方法

1.本发明涉及移相器技术领域，特别是涉及一种移相单元结构。


背景技术：

2.相控阵技术是目前雷达和5g移动通讯的关键技术，通过控制相控阵系统中的每个天线单元信号的相位来实现波束扫描。能控制相位分布变化的关键模块叫做移相器，作为相控阵的核心器件，移相器需满足低损耗、低功耗、高精度、小型化等要求。按照是否有功耗，可以将移相器分为有源移相器和无源移相器两类。无源移相器不消耗功耗、线性度高且结构相对简单，但面积相对较大、插入损耗较大。基于滤波器结构的无源移相器通过开关切换低通滤波器(lpf)和高通滤波器(hpf)或者低通滤波器和带通滤波器(bpf)，来实现相位差。
3.目前，传统的lpf和bpf滤波器均采用两个电感线圈，占用面积比较大，不利于电路的小型化。


技术实现要素：

4.为了解决现有技术存在的不足，本技术的目的在于提供一种移相单元结构，将低通滤波器或者带通滤波器中的两个电感采用互耦结构，大大减小结构面积，提高结构带宽。
5.为实现上述目的，本技术提供的一种移相单元结构，其特征在于，包括：低通滤波器、高通滤波器、带通滤波器至少其中之一；
6.至少其中之一的滤波器包括：串联电连接的第一电感、第二电感；
7.串联电连接的所述第一电感和所述第二电感形成互耦电感结构，所述互耦电感结构包括：沿周向方向绕制的作为第一电感的第一导电线、沿周向方向绕制的作为第二电感的第二导电线，所述第一导电线、第二导电线沿周向绕制延伸方向彼此靠近形成互耦。
8.进一步地，所述第一电感、所述第二电感的电感值相同。
9.进一步地，所述第一导电线、所述第二导电线的主要部分位于同一层。
10.进一步地，所述第一导电线、所述第二导电线的主要部分位于不同层，通过跳线的方式实现电连接。
11.进一步地，所述第一导电线、所述第二导电线的主要部分位于不同层，通过导电插塞的方式实现电连接。
12.进一步地，所述第一导电线包括第一部分和第二部分，所述第二导电线包括第三部分和第四部分；
13.所述第一部分与所述第三部分的投影构成内环；
14.所述第二部分与所述第四部分的投影构成外环，所述外环包围内环；
15.所述第一导电线与所述第二导电线交叠位置的导电线部分位于不同层。
16.进一步地，所述低通滤波器还包括第一电容、第二电容，其中，
17.所述第一电感与所述第二电感，通过所述第一部分与所述第三部分实现串联电连
接；
18.所述第一电容，其两端分别与所述第二部分的开放端、所述第四部分的开放端电连接，形成差分电感结构；
19.所述第二电容，其一端与所述第一部分和所述第三部分的连接端电连接，另一端接地。
20.进一步地，所述带通滤波器还包括第三电容，所述第三电容的两端分别与所述第一部分、所述第三部分电连接，形成差分电感结构。
21.为实现上述目的，本技术还提供一种移相器芯片，包括如上所述的移相单元结构。
22.本技术的移相单元结构，与现有技术相比具有以下有益效果：
23.通过将低通滤波器和带通滤波器结构中的两个电感采用互耦结构，使其结构上减小为约一个差分电感大小，大大减小了整体结构的面积；
24.低通滤波器的结构带宽得到了一定的提高。
25.本技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本技术而了解。
附图说明
26.附图用来提供对本技术的进一步理解，并且构成说明书的一部分，并与本技术的实施例一起，用于解释本技术，并不构成对本技术的限制。在附图中：
27.图1为根据本技术相关技术中基于滤波器结构的无源移相器结构示意图；
28.图2为根据本技术相关技术中低通滤波器电路示意图；
29.图3为根据本技术相关技术中带通滤波器电路示意图；
30.图4为根据本技术相关技术中低通滤波器版图结构示意图；
31.图5为根据本技术相关技术中带通滤波器版图结构示意图；
32.图6为根据本技术实施例一的低通滤波器电路示意图；
33.图7为根据本技术实施例一的低通滤波器版图结构示意图；
34.图8为根据本技术实施例一的导电插塞电结构示意图；
35.图9为根据本技术实施例一的低通滤波器版图结构立体示意图；
36.图10为根据本技术实施例一的低通滤波器与传统低通滤波器端口驻波对比图；
37.图11为根据本技术实施例一的低通滤波器与传统低通滤波器增益对比图；
38.图12为根据本技术实施例一的低通滤波器与传统低通滤波器相位对比图；
39.图13为根据本技术实施例一的低通滤波器与传统低通滤波器在45
°
移相中的相位对比图；
40.图14为根据本技术实施例二的第一电感和第二电感结构示意图；
41.图15为根据本技术实施例三的带通滤波器电路示意图；
42.图16为根据本技术实施例三的带通滤波器版图结构示意图；
43.图17为根据本技术实施例三的带通滤波器版图结构立体示意图；
44.图18为根据本技术实施例三的带通滤波器与传统带通滤波器的端口驻波对比图；
45.图19为根据本技术实施例三的带通滤波器与传统带通滤波器的增益对比图；
46.图20为根据本技术实施例三的带通滤波器与传统带通滤波器的相位对比图；
47.图21为根据本技术实施例三的带通滤波器与传统带通滤波器在45
°
移相中的相位对比图；
48.图22为根据本技术实施例四的第一电感和第二电感结构示意图；
49.图23为根据本技术实施例五的第一电感和第二电感结构示意图。
具体实施方式
50.以下结合附图对本技术的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本技术，并不用于限定本技术。
51.本文使用的术语“包括”及其变形是开放性包括，即“包括但不限于”。术语“基于”是“至少部分地基于”。术语“一个实施例”表示“至少一个实施例”；术语“另一实施例”表示“至少一个另外的实施例”；术语“一些实施例”表示“至少一些实施例”。其他术语的相关定义将在下文描述中给出。
52.应当理解的是，虽然在这里可能使用了术语“第一”、“第二”等等来描述各个单元或模块，但是这些单元或模块不应当受这些术语限制。使用这些术语仅仅是为了将一个特征与另一个特征进行区分。举例来说，在不背离示例性实施例的范围的情况下，第一特征可以被称为第二特征，并且类似地第二特征可以被称为第一特征。
53.需要说明的是，在本技术的描述中，若出现术语“内”、“外”、“上下”“左右”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
54.为使本技术的目的、技术方案和优点更加清楚，下面将结合附图对本技术的实施方式作进一步的详细描述。
55.图1为根据本技术相关技术中基于滤波器结构的无源移相器结构示意图，如图1所示，基于滤波器结构的无源移相器通过开关切换低通滤波器(lpf)和高通滤波器(hpf)或者低通滤波器和带通滤波器(bpf)，来实现相位差。
56.图2为根据本技术相关技术中低通滤波器电路示意图，图3为根据本技术相关技术中带通滤波器电路示意图，图4为根据本技术相关技术中低通滤波器版图结构示意图，图5为根据本技术相关技术中带通滤波器版图结构示意图。发明人经研究发现：如图2-5所示，传统的lpf和bpf滤波器均采用彼此分开的两个电感线圈，占用面积比较大，不利于电路的小型化，且滤波器的带宽相对较窄。
57.本技术实施例中，提供一种移相单元结构，在传统的低通和带通滤波器基础上，将低通和带通滤波器中的两个串联电连接的电感采用互耦结构，使得每个滤波器结构减小为约一个差分电感大小，有利于大大减小整体结构面积，且结构带宽上能够得到一定的提高。
58.实施例1
59.本技术实施例中，提供一种移相单元结构，其低通滤波器包括：沿周向方向绕制的作为第一电感的第一导电线、沿周向方向绕制的作为第二电感的第二导电线，所述第一导电线、第二导电线沿周向绕制延伸方向彼此靠近形成互耦。
60.本技术实施例中，所述周向可以是圆周周向或者方形周向等。
61.图6为根据本技术实施例一的低通滤波器电路示意图，如图6所示，本实施例的低
通滤波器，包括，第一电感l
l21
、第二电感l
l22
、第一电容c
p
、以及第二电容c
l2
，其中，
62.电感l
l21
与电感l
l22
的一端电连接；
63.电容c
p
的两端分别连接电感l
l21
的另一端和电感l
l22
的另一端；
64.电容c
l2
的一端连接电感l
l21
与电感l
l22
的连接端b，另一端接地。
65.本技术实施例中，低通滤波器中各器件的参数关系为：
[0066][0067]
l
l21
＝l
l22
＝l
l1-l
lm
[0068]
其中，l
l21
、l
l22
分别为第一电感和第二电感的自感量，l
lm
为第一电感和第二电感的互感量，k
lp
为第一电感和第二电感的耦合系数，l
l1
为传统低通滤波器结构中电感的自感量(参考图2)。
[0069]
图7为根据本技术实施例一的低通滤波器版图结构示意图，如图7所示，本实施例的低通滤波器，包括：
[0070]
采用导电线沿周向绕制而成的第一电感21、第二电感22，第一电感21与第二电感22的电感值相同，且第一电感21与第二电感22沿周向绕制延伸方向彼此靠近形成互耦；
[0071]
第一电感21包括第一部分211和第二部分212，其中，第一部分211由导电线自b点沿逆时针方向绕制到c点，第二部分212由导电线自c点沿逆时针方向绕制到端部d；
[0072]
第二电感22包括第三部分223和第四部分224，其中，第三部分223由导电线自b点沿顺时针方向绕制到c点，第四部分224由导电线自c点沿顺时针方向绕制到端部e；
[0073]
第一电感21与第二电感21，通过第一部分211与第三部分223实现串联电连接，b点处为第一部分211与第三部分223电连接的位置；第一部分211与第三部分223投影构成内环；第二部分212与第四部分224的投影构成外环，所述外环包围内环。
[0074]
本技术实施例中，第一电感21与第二电感22的主要部分位于同一层，第一电感21与第二电感22交叠位置的导电线部分23位于不同层，且第一电感21与第二电感22的投影关于b、c两点所在的直线左右对称。
[0075]
需要说明的是，在本技术其他实施例中，第一电感21或者第二电感22的主要部分可以位于不同层，例如，第一电感21的第一部分211与第二部分212分别位于不同层，位于不同层的部分可以通过跳线或者导电插塞的方式实现电连接。在一些实施例中，第一电感21、第二电感22也可以分别位于不同层。
[0076]
图8为根据本技术实施例一的导电插塞电结构示意图，如图8所示，第一电感与第二电感分别位于不同的上下层时，通过导电插塞电连接。
[0077]
在本技术其他实施例中，第一电感21与第二电感22的投影也可以不是对称的，例如，当第一电感21整体向上移动一段距离或者向下移动一段距离，但仍然在不影响第一电感21与第二电感22形成互耦的范围内，那么第一电感21与第二电感22的投影就不是对称的。
[0078]
本技术实施例中，第一电感21与第二电感22交叠位置的导电线部分采用金属跳线绕制，参考图7，第一电感21整体位于同一层，将第二电感22在交叠位置的部分23采用金属跳线进行绕制。在本技术其他实施例中，也可以是第二电感22整体位于同一层，将第一电感
21在交叠位置的部分采用金属跳线绕制。
[0079]
图9为根据本技术实施例一的低通滤波器版图结构立体示意图，如图9所示，第一电感21与第二电感22的主要部分位于同一层，第二电感22在交叠位置的部分23位于不同层，通过跳线绕制。
[0080]
参考图7，本实施例的低通滤波器还包括：第一电容c
p
和第二电容c
l2
，其中，
[0081]
第一电容c
p
，其一端与第二部分212的端部d电连接，另一端与第四部分224的端部e电连接，形成差分电感结构；
[0082]
第二电容c
l2
，其一端通过导电线24与第一电感21和第二电感22电连接于b点，另一端接地。
[0083]
本技术实施例中，将低通滤波器中的两个电感采用耦合结构，低通滤波器整体结构上减小为约一个差分电感的大小，结构紧凑，有利于移相单元结构小型化。
[0084]
图10为根据本技术实施例一的低通滤波器与传统低通滤波器端口驻波对比图，如图10所示，实曲线为传统低通滤波器的端口驻波，虚曲线为本技术低通滤波器的端口驻波，可以看出，随着频率增大，传统低通滤波器的驻波性能逐渐恶化；而本技术低通滤波器，随着频率增大，驻波性能无明显恶化。
[0085]
图11为根据本技术实施例一的低通滤波器与传统低通滤波器增益对比图，如图11所示，实曲线为传统低通滤波器增益，虚曲线为本技术低通滤波器增益，可以看出，在一定频率范围内，随着频率增大，本技术低通滤波器增益稳定，而传统低通滤波器增益逐渐恶化。
[0086]
图12为根据本技术实施例一的低通滤波器与传统低通滤波器相位对比图，图13为根据本技术实施例一的低通滤波器与传统低通滤波器在45
°
移相中的相位对比图，如图12和图13所示，易知，本技术的低通滤波器与传统低通滤波器相比，移相结果相近。
[0087]
所以，本技术的低通滤波器的工作带宽比传统低通滤波器的工作带宽更宽，即在结构带宽上得到一定得提高。
[0088]
实施例2
[0089]
本技术实施例与实施例1的区别在于，提供了另一种第一电感、第二电感的绕制方式。
[0090]
参考图14，第一电感、第二电感分别由导电线沿周向方向绕制且彼此靠近形成互耦，其中，第一电感与第二电感的投影构成内外环结构；第一电感的一部分位于所述内环中，一部分位于所述外环中，第二电感的一部分位于所述内环中，一部分位于所述外环中；第一电感与第二电感需要通过端部b1、b2实现电连接，端部b1、b2位于所述内环的不同侧。
[0091]
在一些实施方式中，为了便于实现第一电感的端部与第二电感的端部电连接，在不背离第一电感与第二电感形成互耦的情况下，第一电感与第二电感的相对位置是可以变更的。
[0092]
本技术实施例中，第一电感、第二电感可以位于同一层，也可以位于不同层，当第一电感与第二电感分别位于不同层时，可以通过如上所述的跳线方式或者导电插塞方式实现电连接。在一些实施例中，第一电感或者第二电感本身可以是整体位于同一层，也可以由位于不同层的多个部分组成，位于不同层的部分之间同样可以通过上述的跳线方式或者导电插塞方式实现电连接。
[0093]
实施例3
[0094]
本技术实施例中，提供一种移相单元结构，其带通滤波器包括：沿周向方向绕制的作为第一电感的第一导电线、沿周向方向绕制的作为第二电感的第二导电线，所述第一导电线、第二导电线沿周向绕制延伸方向彼此靠近形成互耦。
[0095]
本技术实施例中，所述周向可以是圆周周向或者方形周向等。。
[0096]
图15为根据本技术实施例三的带通滤波器电路示意图，如图15所示，本技术的带通滤波器，包括，第一电感l
b21
、第二电感l
b22
、以及第三电容c
b2
，其中，
[0097]
电感l
b21
、电容c
b2
、电感l
b22
依次串联在一起。
[0098]
本技术实施例中，带通滤波器中各器件的参数关系为：
[0099][0100]
l
b21
＝l
b22
＝l
b1-l
bm
[0101]
其中，l
b11
、l
b22
分别为第一电感和第二电感的自感量，l
bm
为第一电感和第二电感的互感量，k
bp
为第一电感和第二电感的耦合系数，l
b1
为传统带通滤波器中电感的自感量(参考图3)。
[0102]
图16为根据本技术实施例三的带通滤波器版图结构示意图，如图16所示，本实施例的带通滤波器，包括：
[0103]
采用导电线沿周向绕制而成的第一电感31、第二电感32，第一电感31与第二电感32的电感值相同，且第一电感31与第二电感32沿周向绕制延伸方向彼此靠近形成互耦；
[0104]
第一电感31包括第一部分311和第二部分312，其中，第一部分311由导电线自f点沿逆时针方向绕制到g点，第二部分312由导电线自g点沿逆时针方向绕制到端部i；
[0105]
第二电感32包括第三部分323和第四部分324，其中，第三部分323由导电线自h点沿顺时针方向绕制到g点，第四部分324由导电线自g点沿顺时针方向绕制到端部j；
[0106]
第一部分311与第三部分323投影构成内环；第二部分312与第四部分324的投影构成外环，所述外环包围内环；
[0107]
本技术实施例中，第一电感31与第二电感32的主要部分可以位于同一层，也可以位于不同层，位于不同层的部分可以通过如上所述的跳线方式或者导电插塞的方式实现电连接；第一电感31与第二电感32交叠位置的导电线部分位于不同层，例如，将第二电感32在交叠位置的部分33采用金属跳线绕制。
[0108]
图17为根据本技术实施例三的带通滤波器版图结构立体示意图，如图17所示，第一电感31与第二电感32的主要部分位于同一层，第二电感32在交叠位置的部分33位于不同层，通过跳线绕制。
[0109]
参考图16，本实施例的带通滤波器，还包括第三电容c
b2
，其两端分别与第一部分311的端部f、第三部分323的端部h电连接，形成差分电感结构。
[0110]
本技术实施例中，将带通滤波器中的两个电感采用耦合结构，带通滤波器整体结构上减小为约一个差分电感的大小，结构紧凑，有利于移相单元结构小型化。
[0111]
图18为根据本技术实施例三的带通滤波器与传统带通滤波器端口驻波对比图，图19为根据本技术实施例三的带通滤波器与传统带通滤波器增益对比图，图20为根据本技术实施五的带通滤波器与传统带通滤波器相位对比图，图21为根据本技术实施例五的带通滤
波器与传统带通滤波器在45
°
移相中的相位对比图，如图18-21所示，可以发现，本技术带通滤波器与传统带通滤波器的工作带宽相近，移相结果相近。
[0112]
实施例4
[0113]
本技术实施例与实施例1-3任一实施例的区别在于，提供了另一种第一电感和第二电感的绕制方式。
[0114]
参考图22，本技术实施例的第一电感与第二电感具有两个交叠位置，第一电感与第二电感在两个交叠位置之间的部分投影构成一个圆环，第一电感的端部与第二电感的端部位于所述圆环的不同侧。在一些实施方式中，为了便于实现第一电感与第二电感之间实现电连接，第一电感与第二电感的端部应尽量靠近。
[0115]
本技术实施例中，第一电感与第二电感的主要部分位于同一层，在交叠位置的导电线部分位于不同层，彼此靠近形成互耦。在一些实施方式中，第一电感与第二电感的主要部分也可以位于不同层，比如第一电感与第二电感分别位于不同层时，第一电感与第二电感的投影还可以完全重合。
[0116]
本技术实施例中，第一电感与第二电感的投影为上下对称结构。在本技术其他实施例中，第一电感与第二电感的投影不要求对称，在不背离第一电感与第二电感形成互耦的范围内下，第一电感与第二电感的相对位置是可以变更的。
[0117]
实施例5
[0118]
本技术实施例与实施例1-4任一实施例的区别在于，提供了另一种第一电感和第二电感的绕制方式。
[0119]
参考图23，本技术实施例的第一电感与第二电感沿周向绕制延伸方向彼此靠近形成互耦结构，第一电感与第二电感耦合方式为反向耦合。
[0120]
本技术实施例中，第一电感与第二电感无交叠，且端部彼此靠近。在一些实施方式中，在满足第一电感与第二电感互耦的范围内，可以将第一电感或者第二电感沿任意方向旋转或者移动。
[0121]
综上所述，本技术提供的移相单元结构，对传统的低通和带通滤波器做了改进，将低通、带通滤波器中的两个电感分别采用互耦结构，大大减小结构面积，且结构的工作带宽上得到了一定的提高。
[0122]
实施例6
[0123]
本技术实施例中，还提供了一种移相器芯片，包括如上所述的移相单元结构。
[0124]
本领域普通技术人员可以理解：以上所述仅为本技术的优选实施例而已，并不用于限制本技术，尽管参照前述实施例对本技术进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。

技术特征：
1.一种移相单元结构，其特征在于，包括：低通滤波器、高通滤波器、带通滤波器至少其中之一；至少其中之一的滤波器包括：串联电连接的第一电感、第二电感；串联电连接的所述第一电感和所述第二电感形成互耦电感结构，所述互耦电感结构包括：沿周向方向绕制的作为第一电感的第一导电线、沿周向方向绕制的作为第二电感的第二导电线，所述第一导电线、第二导电线沿周向绕制延伸方向彼此靠近形成互耦。2.如权利要求1所述的移相单元结构，其特征在于，所述第一电感、所述第二电感的电感值相同。3.如权利要求1所述的移相单元结构，其特征在于，所述第一导电线、所述第二导电线的主要部分位于同一层。4.如权利要求1所述的移相单元结构，其特征在于，所述第一导电线、所述第二导电线的主要部分位于不同层，通过跳线的方式实现电连接。5.如权利要求1所述的移相单元结构，其特征在于，所述第一导电线、所述第二导电线的主要部分位于不同层，通过导电插塞的方式实现电连接。6.如权利要求1所述的移相单元结构，其特征在于，所述第一导电线包括第一部分和第二部分，所述第二导电线包括第三部分和第四部分；所述第一部分与所述第三部分的投影构成内环；所述第二部分与所述第四部分的投影构成外环，所述外环包围内环；所述第一导电线与所述第二导电线交叠位置的导电线部分位于不同层。7.如权利要求6所述的移相单元结构，其特征在于，所述低通滤波器还包括第一电容、第二电容，所述第一电感与所述第二电感，通过所述第一部分与所述第三部分实现串联电连接；所述第一电容，其两端分别与所述第二部分的开放端、所述第四部分的开放端电连接，形成差分电感结构；所述第二电容，其一端与所述第一部分和所述第三部分的连接端电连接，另一端接地。8.如权利要求6所述的移相单元结构，其特征在于，所述带通滤波器还包括第三电容，所述第三电容的两端分别与所述第一部分、所述第三部分电连接，形成差分电感结构。9.一种移相器芯片，其特征在于，包括权利要求1-8任一项所述的移相单元结构。

技术总结
一种移相单元结构，包括：低通滤波器、高通滤波器、带通滤波器至少其中之一；至少其中之一的滤波器包括：串联电连接的第一电感、第二电感；串联电连接的所述第一电感和所述第二电感形成互耦电感结构，所述互耦电感结构包括：沿周向方向绕制的作为第一电感的第一导电线、沿周向方向绕制的作为第二电感的第二导电线，所述第一导电线、第二导电线沿周向绕制延伸方向彼此靠近形成互耦。本申请提供的移相单元结构，将滤波器中的两个电感分别采用互耦结构，使得整体结构减小为约一个差分电感大小，大大减小了结构面积，且结构带宽得到了一定的提高。高。高。


技术研发人员：任栋
受保护的技术使用者：上海安其威微电子科技有限公司
技术研发日：2022.12.05
技术公布日：2023/9/13