LDPC码译码软信息更新方法、电子设备和存储介质与流程

ldpc码译码软信息更新方法、电子设备和存储介质
技术领域
1.本发明属于固态盘存储技术领域，更具体地，涉及一种低密度奇偶校验码译码软信息更新方法、电子设备和存储介质。


背景技术：

2.低密度奇偶校验(low density parity check,简称ldpc)码采用基于对数似然比信息的软判决译码具有较强的纠错能力已成为三维闪存主要的纠错技术。相比于传统的纠错码，在一个码字中，ldpc码能够容忍较多的比特错误，是提升数据可靠性有效的手段。然而，在译码的过程中，ldpc码对获取的译码初始软信息进行迭代更新译码，包括校验方程信息迭代更新，变量节点信息迭代更新和译码判决三个主要的步骤，其中校验方程信息迭代更新和变量节点信息迭代更新消耗大量的译码时间，增加了译码迭代次数和译码迭代延迟。ldpc码译码迭代延迟对三维闪存存储系统具有重要的影响，优化校验方程信息迭代更新方式能够明显降低译码迭代次数和延迟，有利于提升三维闪存存储系统读性能。。
3.然而，现有的ldpc码校验方程信息迭代更新方式进行洪泛调度，每个校验方程信息依次更新，增加了译码迭代次数，引起高的译码迭代延迟。
4.因此，如何降低校验方程更新时间和译码迭代次数，是目前需要解决的问题。


技术实现要素：

5.本发明的目的是提出一种ldpc码译码软信息更新方法、电子设备和存储介质，能够降低校验方程更新时间和译码迭代次数。
6.为了实现上述目的，本发明提供了一种ldpc码译码软信息更新方法，应用在闪存系统中，该方法包括：
7.步骤1：获取译码初始软信息，
8.步骤2：将所述译码初始软信输入到ldpc译码器中进行迭代更新；
9.步骤3：构建校验方程集合，所述集合中的校验方程与变量节点序列相乘不为0；
10.步骤4：标记与所述集合中每个校验方程相连的变量节点，统计与每个所述变量节点相连的所述校验方程的数目，并按照数目对所述校验方程进行降序排序；
11.步骤5：译码时按照所述排序进行校验方程的更新，获取校验方程软信息；
12.步骤6：将已经更新的所述校验方程软信息反馈给所述变量节点，进行变量节点软信息更新；
13.步骤7：循环执行所述步骤3至步骤6，直到译码成功或满足终止条件。
14.可选方案中，所述ldpc译码器的译码算法为和积译码算法。
15.可选方案中，所述译码软信息为对数似然比信息。
16.可选方案中，所述获取译码初始软信息的方法包括：使用读电压读取三维闪存页中的数据以获取译码初始软信息。
17.本发明还提供了一种电子设备，包括：
18.存储器，存储有可执行指令；
19.处理器，所述处理器运行所述存储器中的所述可执行指令，以实现上述的ldpc码译码软信息更新方法。
20.本发明还提供了一种计算机可读存储介质，该计算机可读存储介质存储有计算机程序，该计算机程序被处理器执行时实现上述的ldpc码译码软信息更新方法。
21.本发明的有益效果在于：
22.本发明的方法能够降低冗余的校验方程信息迭代更新操作，能够降低校验方程信息更新延迟，提升ldpc码译码吞吐率和三维闪存系统的读性能。
附图说明
23.通过结合附图对本发明示例性实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显，在本发明示例性实施例中，相同的参考标号通常代表相同部件。
24.图1示出了根据本发明一实施例的ldpc码译码软信息更新方法的流程图。
具体实施方式
25.以下结合附图和具体实施例对本发明作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
26.应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
27.空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
28.在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、
元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
29.实施例1
30.本实施例提供了一种ldpc码译码软信息更新方法，应用在闪存系统中，该方法包括：
31.步骤1：获取译码初始软信息，
32.步骤2：将所述译码初始软信输入到ldpc译码器中进行迭代更新；
33.步骤3：构建校验方程集合，所述集合中的校验方程与变量节点序列相乘不为0；
34.步骤4：标记与所述集合中每个校验方程相连的变量节点，统计与每个所述变量节点相连的所述校验方程的数目，并按照数目对所述校验方程进行降序排序；
35.步骤5：译码时按照所述排序进行校验方程的更新，获取校验方程软信息；
36.步骤6：将已经更新的所述校验方程软信息反馈给所述变量节点，进行变量节点软信息更新；
37.步骤7：循环执行所述步骤3至步骤6，直到译码成功或满足终止条件。
38.参照图1，下面以一个具体的实例描述本方法：
39.(1)使用读电压读取三维闪存页中的数据以获取译码初始软信息，其中译码软信息可以为对数似然比信息。
40.(2)将获取的译码初始软信息值作为输入，送入ldpc译码器中进行迭代更新，其中ldpc译码器的译码算法可以为和积译码算法。
41.(3)统计不满足的校验方程数目，并构成一个不满足校验方程的集合c，其中集合c中每个元素为不通过校验的校验方程。校验矩阵中，每一行对应一个校验方程(也称为校验节点)，每一列对应一个变量节点(也称为变量比特)，不满足校验方程意思是：校验方程与变量节点序列相乘不为0，则为不满足校验方程。细节解释如下：当译码时，如果mxn校验矩阵与变量节点信息(长度为n比特序列)相乘得到的m个校验方程全部为0则成功译码。否则，m个校验方程至少有1个不为0(为模二加运算不为0，则为1)，则本次译码迭代没有成功译码，继续迭代，直到为m个校验方程全部为0，则译码成功。如果达到最大迭代次数，m个校验方程仍然有不为0的，则译码失败。
42.(4)标记与集合c中每个校验方程相连的变量节点，并统计与该变量节点相连的校验方程数目。
43.(5)将与变量节点相连的校验方程数目进行降序排序。
44.(6)译码时从不满足的数量最多的校验方程进行更新，更新获取校验方程软信息。比如与变量节点v1相连的不满足的校验方程数量有c1个，与变量节点v2相连的不满足的校验方程数量有c2个，且c1大于c2,则优先更新c1，并经c1信息反馈给v1，进行v1的更新，相当于有个更新的优先顺序，传统方法并没有这个优先顺序，全部顺序更新，因此比较耗时。
45.(7)将已经更新的校验方程信息反馈给变量节点，进行变量节点软信息更新。
46.(8)译码判决，如果译码成功输出译码结果。如果译码失败，跳转到步骤(3)继续进行校验方程更新操作，变量节点更新操作直到译码成功或满足终止条件。
47.本实施例中，译码时按照不满足的校验方程数量从多至少顺序进行校验方程的更新，能够降低冗余的校验方程信息迭代更新操作，能够降低校验方程信息更新延迟，提升
ldpc码译码吞吐率和三维闪存系统的读性能。
48.实施例2
49.本实施例提供一种电子设备包括，该电子设备包括：存储器，存储有可执行指令；处理器，处理器运行存储器中的可执行指令，以实现上述ldpc码译码软信息更新方法。
50.根据本公开实施例的电子设备包括存储器和处理器。
51.该存储器用于存储非暂时性计算机可读指令。具体地，存储器可以包括一个或多个计算机程序产品，该计算机程序产品可以包括各种形式的计算机可读存储介质，例如易失性存储器和/或非易失性存储器。该易失性存储器例如可以包括随机存取存储器(ram)和/或高速缓冲存储器(cache)等。该非易失性存储器例如可以包括只读存储器(rom)、硬盘、闪存等。
52.该处理器可以是中央处理单元(cpu)或者具有数据处理能力和/或指令执行能力的其它形式的处理单元，并且可以控制电子设备中的其它组件以执行期望的功能。在本公开的一个实施例中，该处理器用于运行该存储器中存储的该计算机可读指令。
53.本领域技术人员应能理解，为了解决如何获得良好用户体验效果的技术问题，本实施例中也可以包括诸如通信总线、接口等公知的结构，这些公知的结构也应包含在本公开的保护范围之内。
54.实施例3
55.本实施例提供一种计算机可读存储介质，该计算机可读存储介质存储有计算机程序，该计算机程序被处理器执行时实现所述的ldpc码译码软信息更新方法。
56.根据本实施例的计算机可读存储介质，其上存储有非暂时性计算机可读指令。当该非暂时性计算机可读指令由处理器运行时，执行前述的本公开各实施例方法的全部或部分步骤。
57.上述计算机可读存储介质包括但不限于：光存储介质(例如：cd－rom和dvd)、磁光存储介质(例如：mo)、磁存储介质(例如：磁带或移动硬盘)、具有内置的可重写非易失性存储器的媒体(例如：存储卡)和具有内置rom的媒体(例如：rom盒)。
58.上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

技术特征：
1.一种ldpc码译码软信息更新方法，其特征在于，应用在闪存系统中，所述方法包括：步骤1：获取译码初始软信息，步骤2：将所述译码初始软信输入到ldpc译码器中进行迭代更新；步骤3：构建校验方程集合，所述集合中的校验方程与变量节点序列相乘不为0；步骤4：标记与所述集合中每个校验方程相连的变量节点，统计与每个所述变量节点相连的所述校验方程的数目，并按照数目对所述校验方程进行降序排序；步骤5：译码时按照所述排序进行校验方程的更新，获取校验方程软信息；步骤6：将已经更新的所述校验方程软信息反馈给所述变量节点，进行变量节点软信息更新；步骤7：循环执行所述步骤3至步骤6，直到译码成功或满足终止条件。2.如权利要求1所述的ldpc码译码软信息更新方法，其特征在于，所述ldpc译码器的译码算法为和积译码算法。3.如权利要求1所述的ldpc码译码软信息更新方法，其特征在于，所述译码软信息为对数似然比信息。4.如权利要求1所述的ldpc码译码软信息更新方法，其特征在于，所述获取译码初始软信息的方法包括：使用读电压读取三维闪存页中的数据以获取译码初始软信息。5.一种电子设备，其特征在于，包括：存储器，存储有可执行指令；处理器，所述处理器运行所述存储器中的所述可执行指令，以实现权利要求1-4中任一项所述的ldpc码译码软信息更新方法。6.一种计算机可读存储介质，其特征在于，该计算机可读存储介质存储有计算机程序，该计算机程序被处理器执行时实现权利要求1-4中任一项所述的ldpc码译码软信息更新方法。

技术总结
本发明提供了一种LDPC码译码软信息更新方法、电子设备和存储介质，所述更新方法包括：步骤1：获取译码初始软信息，步骤2：将所述译码初始软信输入到LDPC译码器中进行迭代更新；步骤3：构建校验方程集合，所述集合中的校验方程与变量节点序列相乘不为0；步骤4：标记与所述集合中每个校验方程相连的变量节点，统计与每个所述变量节点相连的所述校验方程的数目，并按照数目对所述校验方程进行降序排序；步骤5：译码时按照所述排序进行校验方程的更新，获取校验方程软信息；步骤6：将已经更新的所述校验方程软信息反馈给所述变量节点，进行变量节点软信息更新；步骤7：循环执行所述步骤3至步骤6，直到译码成功或满足终止条件。直到译码成功或满足终止条件。直到译码成功或满足终止条件。


技术研发人员：吴佳 李礼 吴叶楠
受保护的技术使用者：上海威固信息技术股份有限公司
技术研发日：2023.06.19
技术公布日：2023/9/16