ETOX非易失闪存器件的制作方法与流程

etox非易失闪存器件的制作方法
技术领域
1.本技术涉及半导体集成电路制造技术领域，具体涉及一种etox非易失闪存器件的制作方法。


背景技术：

2.etox(electron tunneling oxide，电子隧穿氧化物)非易失闪存(nor flash)器件，其应用程序可以直接在闪存内运行，无需将代码读取至系统随机存储器中以提高传输效率，从而被广泛应用。
3.通常，etox非易失闪存器件包括存储区和外围电路区，存储区中形成有若干呈阵列排布的存储单元，相邻两个存储单元之间相间隔。每个存储单元包括形成于硅衬底上的栅极结构和位于栅极结构两侧的源、漏注入区。随着etox非易失闪存器件不断的小型化、微型化，位于栅极结构下、源漏注入区之间的沟道长度在不断减小，从而引发短沟道效应，即源漏注入区之间出现强电场，不利于器件性能。
4.通常相关技术采用在源漏注入区中预先进行轻掺杂注入，以减小短沟道效应的不利影响，但是相关技术中的轻掺杂注入过程是对存储区和外围电路区进行共同注入，此种方案是的轻掺杂离子会注入到外围电路区的多晶硅中，对外围器件性能造成不利影响。


技术实现要素：

5.本技术提供了一种etox非易失闪存器件的制作方法，可以解决相关技术中轻掺杂离子会注入到外围电路区的多晶硅中，对外围器件性能造成不利影响的问题。
6.为了解决背景技术中所述的技术问题，本技术提供一种etox非易失闪存器件的制作方法，所述一种etox非易失闪存器件的制作方法包括以下步骤：
7.提供半导体衬底；
8.沉积多晶硅层，所述多晶硅层覆盖在所述半导体衬底的存储区和外围区；
9.在所述多晶硅层上形成硬质氧化层；
10.回刻蚀位于所述半导体衬底的存储区中的多晶硅层，去除覆盖在所述半导体衬底的存储区上的硬质氧化层和多晶硅层的上层；
11.刻蚀所述存储区的衬底上结构形成相间隔存储栅结构，相邻两个存储栅结构之间的半导体衬底外露；
12.面向所述多晶硅层，向所述存储区和外围区一体注入杂质离子；在所述存储栅结构两侧半导体衬底中形成轻掺杂区，所述硬质氧化层阻挡所述杂质离子注入所述外围区的多晶硅层中。
13.可选地，所述在所述多晶硅层上形成硬质氧化层的步骤，包括：
14.在所述多晶硅层上形成厚度范围为150a至200a的硬质氧化层。
15.可选地，所述面向所述多晶硅层，向所述存储区和外围区一体注入杂质离子的步骤，包括：
16.以8kev至10kev的注入能量，面向所述多晶硅层，向所述存储区和外围区一体注入杂质离子。
17.可选地，所述面向所述多晶硅层，向所述存储区和外围区一体注入杂质离子；在所述存储栅结构两侧半导体衬底中形成轻掺杂区，所述硬质氧化层阻挡所述杂质离子注入所述外围区的多晶硅层中的步骤中，所述杂质离子为砷离子。
18.可选地，所述面向所述多晶硅层，向所述存储区和外围区一体注入杂质离子；在所述存储栅结构两侧半导体衬底中形成轻掺杂区，所述硬质氧化层阻挡所述杂质离子注入所述外围区的多晶硅层中的步骤，包括：
19.所述轻掺杂区从所述半导体衬底的表面向下延伸的深度为100a。
20.可选地，所述提供半导体衬底的步骤中，所述半导体衬底包括：存储区和外围区；
21.在所述存储区位置处的半导体衬底上依次形成覆盖的隧穿氧化层、浮栅多晶硅层、多晶硅间隔离层。
22.本技术技术方案，至少包括如下优点：由于外围区的多晶硅层上形成有硬质氧化层，从而注入的离子无法进入到外围区位置处的多晶硅层中，避免对外围器件性能造成不利影响。
附图说明
23.为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
24.图1示出了本技术一实施例提供的etox非易失闪存器件的制作方法流程图；
25.图2示出了所提供的半导体衬底的部分剖视结构示意图；
26.图3示出了步骤s3完成后的器件剖视结构示意图；
27.图4示出了步骤s4完成后的器件剖视结构示意图；
28.图5示出了步骤s5完成后的器件剖视结构示意图；
29.图6示出了步骤s6的示意图。
具体实施方式
30.下面将结合附图，对本技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本技术保护的范围。
31.在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
32.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相
连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
33.此外，下面所描述的本技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
34.图1示出了本技术一实施例提供的etox非易失闪存器件的制作方法流程图，从图1中可以看出，该etox非易失闪存器件的制作方法包括以下步骤：
35.步骤s1：提供半导体衬底。
36.参照图2，其示出了所提供的半导体衬底的部分剖视结构示意图，从图2中可以看出，该半导体衬底100包括存储区110和外围区120，该存储区110用于形成阵列式排布的存储单元，该外围区120用于形成闪存的外围逻辑器件。
37.在存储区110位置处的半导体衬底100上依次形成覆盖的隧穿氧化层111、浮栅多晶硅层112、多晶硅间隔离层113。
38.在存储区110和外围区120之间的半导体衬底100中掺杂形成隔离区130。
39.步骤s2：沉积多晶硅层，所述多晶硅层覆盖在所述半导体衬底的存储区和外围区。
40.步骤s3：在所述多晶硅层上形成硬质氧化层。
41.参照图3，其示出了步骤s3完成后的器件剖视结构示意图，从图3中可以看出，多晶硅层200覆盖半导体衬底100的存储区110和外围区120。硬质氧化层300覆盖在多晶硅层200上。可选地，该硬质氧化层300的厚度范围可以为150a至200a。
42.步骤s4：回刻蚀位于所述半导体衬底的存储区中的多晶硅层，去除覆盖在所述半导体衬底的存储区上的硬质氧化层和多晶硅层的上层。
43.参照图4，其示出了步骤s4完成后的器件剖视结构示意图，从图4中可以看出，通过回刻蚀位于半导体衬底100的存储区110中的多晶硅层300，使得覆盖在半导体衬底100的存储区110上的硬质氧化层300被刻蚀去除，以及半导体衬底100的存储区110的多晶硅层200上层被刻蚀去除。
44.步骤s5：刻蚀所述存储区的衬底上结构形成相间隔存储栅结构，相邻两个存储栅结构之间的半导体衬底外露。
45.参照图5，其示出了步骤s5完成后的器件剖视结构示意图，从图5中可以看出，刻蚀存储区110的衬底上结构形成若干相间隔存储栅结构400。其中存储区110的衬底上结构包括位于存储区110半导体衬底100上的隧穿氧化层111、浮栅多晶硅层112、多晶硅间隔离层113和多晶硅层200。
46.示例性地，可以通过光刻刻蚀工艺刻蚀存储区110的衬底上结构形成若干相间隔存储栅结构400。
47.步骤s6：面向所述多晶硅层，向所述存储区和外围区一体注入杂质离子；在所述存储栅结构两侧半导体衬底中形成轻掺杂区，所述硬质氧化层阻挡所述杂质离子注入所述外围区的多晶硅层中。
48.参照图6，其示出了步骤s6的示意图。从图6中可以看出在面向多晶硅层200，向存储区110和外围区120一体注入杂质离子后，在存储栅结构400两侧半导体衬底100中形成轻
掺杂区500。该轻掺杂区500能够增加源漏区与沟道区位置处衬底的杂质离子浓度，减小源漏与衬底的耗尽区横向扩展宽度，防止源漏穿通。其中，存储栅结构400下的半导体衬底100区域为沟道区，相邻两个存储栅结构400之间间隔位置处的半导体衬底100区域为源漏区。
49.由于外围区120的多晶硅层200上形成有硬质氧化层300，从而步骤s6中的注入的离子无法进入到外围区120位置处的多晶硅层200中，避免对外围器件性能造成不利影响。
50.可选地，步骤s6中的杂质离子可以为砷离子，可以以8kev至10kev的注入能量，面向所述多晶硅层，向所述存储区和外围区一体注入砷离子，所述轻掺杂区从所述半导体衬底的表面向下延伸的深度为100a。
51.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本技术创造的保护范围之中。

技术特征：
1.一种etox非易失闪存器件的制作方法，其特征在于，所述一种etox非易失闪存器件的制作方法包括以下步骤：提供半导体衬底；沉积多晶硅层，所述多晶硅层覆盖在所述半导体衬底的存储区和外围区；在所述多晶硅层上形成硬质氧化层；回刻蚀位于所述半导体衬底的存储区中的多晶硅层，去除覆盖在所述半导体衬底的存储区上的硬质氧化层和多晶硅层的上层；刻蚀所述存储区的衬底上结构形成相间隔存储栅结构，相邻两个存储栅结构之间的半导体衬底外露；面向所述多晶硅层，向所述存储区和外围区一体注入杂质离子；在所述存储栅结构两侧半导体衬底中形成轻掺杂区，所述硬质氧化层阻挡所述杂质离子注入所述外围区的多晶硅层中。2.如权利要求1所述的etox非易失闪存器件的制作方法，其特征在于，所述在所述多晶硅层上形成硬质氧化层的步骤，包括：在所述多晶硅层上形成厚度范围为150a至200a的硬质氧化层。3.如权利要求1所述的etox非易失闪存器件的制作方法，其特征在于，所述面向所述多晶硅层，向所述存储区和外围区一体注入杂质离子的步骤，包括：以8kev至10kev的注入能量，面向所述多晶硅层，向所述存储区和外围区一体注入杂质离子。4.如权利要求1所述的etox非易失闪存器件的制作方法，其特征在于，所述面向所述多晶硅层，向所述存储区和外围区一体注入杂质离子；在所述存储栅结构两侧半导体衬底中形成轻掺杂区，所述硬质氧化层阻挡所述杂质离子注入所述外围区的多晶硅层中的步骤中，所述杂质离子为砷离子。5.如权利要求1所述的etox非易失闪存器件的制作方法，其特征在于，所述面向所述多晶硅层，向所述存储区和外围区一体注入杂质离子；在所述存储栅结构两侧半导体衬底中形成轻掺杂区，所述硬质氧化层阻挡所述杂质离子注入所述外围区的多晶硅层中的步骤，包括：所述轻掺杂区从所述半导体衬底的表面向下延伸的深度为100a。6.如权利要求1所述的etox非易失闪存器件的制作方法，其特征在于，所述提供半导体衬底的步骤中，所述半导体衬底包括：存储区和外围区；在所述存储区位置处的半导体衬底上依次形成覆盖的隧穿氧化层、浮栅多晶硅层、多晶硅间隔离层。

技术总结
本申请涉及半导体集成电路制造技术领域，具体涉及一种ETOX非易失闪存器件的制作方法。ETOX非易失闪存器件的制作方法包括以下步骤：提供半导体衬底；沉积多晶硅层，所述多晶硅层覆盖在所述半导体衬底的存储区和外围区；在所述多晶硅层上形成硬质氧化层；回刻蚀位于所述半导体衬底的存储区中的多晶硅层，去除覆盖在所述半导体衬底的存储区上的硬质氧化层和多晶硅层的上层；刻蚀所述存储区的衬底上结构形成相间隔存储栅结构，相邻两个存储栅结构之间的半导体衬底外露；面向所述多晶硅层，向所述存储区和外围区一体注入杂质离子；在所述存储栅结构两侧半导体衬底中形成轻掺杂区，所述硬质氧化层阻挡所述杂质离子注入所述外围区的多晶硅层中。多晶硅层中。多晶硅层中。


技术研发人员：申红杰 张超然 顾林
受保护的技术使用者：华虹半导体（无锡）有限公司
技术研发日：2023.06.30
技术公布日：2023/9/22