基于自旋轨道矩的存储单元、阵列、电路、及方法

1.本技术涉及电子领域，具体涉及存储单元、阵列、存储电路、电子设备及方法。


背景技术：

2.随着工艺节点的不断缩小，传统基于晶体管的存储器件的漏电流现象逐渐加重，导致静态功耗增加。此外，在典型的计算机体系架构中，逻辑计算单元与存储器之间，各级存储器之间的访问速度严重不匹配，极大地降低了数据处理带宽。近年来，以磁隧道结(magnetic tunnel junction,mtj)为核心器件的磁性随机存取存储器(magnetic random access memory,mram)，因具有低功耗、非易失性存储、写入速度快等优点，有望解决上述性能瓶颈，成为下一代通用存储器。
3.mram的写入方式主要经历了三代变革。第一代mram利用磁场实现数据写入，但所需电流较高，功耗问题随着磁隧道结尺寸的缩小而加剧，因此应用前景有限。第二代mram使用电流产生自旋转移矩(spin transfer torque,stt)实现数据写入，解决了第一代磁场写入方式存在的弊端，但stt-mram的写入过程有着较长的弛豫延迟(incubation delay)，严重制约了写入速度。此外，stt写入电流与读取电流均直接经过磁隧道结，极易引起读取干扰(read disturb)和势垒击穿(barrier breakdown)等可靠性问题。第三代mram采用自旋轨道矩(spin orbit torque,sot)写入技术，可以避免弛豫延迟，有效突破stt-mram的性能瓶颈。因为写电流不经过磁隧道结，sot-mtj几乎没有势垒击穿的风险，可靠性和擦写次数大大提高，且读写路径分离使得读写性能可独立优化。对于目前普遍采用的具有垂直磁各向异性(perpendicular magnetic anisotropy,pma)磁隧道结而言，sot-mram的写入速度可以达到亚纳秒级。
4.但是，sot-mram的存储单元通常由一个写nmos晶体管、一个读nmos晶体管与一个sot-mtj构成，写入通路由写nmos晶体管驱动，而随着cmos工艺尺寸的不断缩小，电源电压也随之降低，最小尺寸的nmos晶体管导通电阻又随之上升，使得选择晶体管的驱动压力逐渐增大，单个最小尺寸的nmos晶体管很难满足驱动需求，需要增大尺寸、提升电压或者降低速度，这些都不利于sot-mram的性能提升。


技术实现要素：

5.针对现有技术中的问题，本技术提供一种基于自旋轨道矩的存储单元以及基于所述存储单元构成的存储单元阵列、存储电路、电子设备，其中存储单元包括：一第一晶体管和一对第二晶体管；其中每个晶体管包括两个非控制极和一控制极，每个第二晶体管的一非控制极各自与所述第一晶体管的其中一个非控制极耦接并形成一节点，每个第二晶体管的另一非控制极耦接至一公共位线上，其控制极与一字线耦接，所述第一晶体管的控制极与一增强写字线耦接；以及磁性隧道结，其包括依次层叠的自旋耦合层、自由层、势垒层以及固定层，所述自旋耦合层的一端与其中一个所述节点耦接，另一端耦接一公共源线上，所述固定层耦接另一个所述节点、所述第一晶体管的控制极以及所述增强字线耦接。本发明
三个晶体管和一个三端口磁隧道结的自旋轨道矩磁性存储器件组成一个存储单元，与传统的采用两个晶体管和一个三端口磁隧道结的自旋轨道矩磁性存储器件组成一个存储单元的结构相比，提高了写入效率，并且没有增加面积，有利于提高集成度。
6.本发明的一个方面提供一种基于自旋轨道矩的存储单元，包括：
7.一第一晶体管和一对第二晶体管；其中每个晶体管包括两个非控制极和一控制极，每个第二晶体管的一非控制极各自与所述第一晶体管的其中一个非控制极耦接并形成一节点，每个第二晶体管的另一非控制极耦接至一公共位线上，其控制极与一字线耦接，所述第一晶体管的控制极与一增强写字线耦接；以及
8.磁性隧道结，其包括依次层叠的自旋耦合层、自由层、势垒层以及固定层，所述自旋耦合层的一端与其中一个所述节点耦接，另一端耦接一公共源线上，所述固定层耦接另一个所述节点、所述第一晶体管的控制极以及所述增强字线耦接。
9.在优选的实施例中，所述字线包括一读字线和一写字线，所述读字线与其中一个第二晶体管的控制极耦接，所述写字线与其中另一第二晶体管的控制极耦接。
10.在优选的实施例中，所述第一晶体管为nmos晶体管和pmos晶体管中的其中一种。
11.在优选的实施例中，每个第二晶体管各自为nmos晶体管和pmos晶体管中的其中一种。
12.本发明的另一个方面提供一种基于自旋轨道矩的存储单元阵列，其包括多个阵列排布的存储单元，每个存储单元包括：
13.一第一晶体管和一对第二晶体管；其中每个晶体管包括两个非控制极和一控制极，每个第二晶体管的一非控制极各自与所述第一晶体管的其中一个非控制极耦接并形成一节点，每个第二晶体管的另一非控制极耦接至一公共位线上，其控制极与一字线耦接，所述第一晶体管的控制极与一增强写字线耦接；以及
14.磁性隧道结，其包括依次层叠的自旋耦合层、自由层、势垒层以及固定层，所述自旋耦合层的一端与其中一个所述节点耦接，另一端耦接一公共源线上，所述固定层耦接另一个所述节点、所述第一晶体管的控制极以及所述增强字线耦接。
15.本发明的又一个方面提供一种存储电路，其包括至少一个存储单元阵列，每个存储单元阵列包括多个阵列排布的存储单元，每个存储单元包括：
16.一第一晶体管和一对第二晶体管；其中每个晶体管包括两个非控制极和一控制极，每个第二晶体管的一非控制极各自与所述第一晶体管的其中一个非控制极耦接并形成一节点，每个第二晶体管的另一非控制极耦接至一公共位线上，其控制极与一字线耦接，所述第一晶体管的控制极与一增强写字线耦接；以及
17.磁性隧道结，其包括依次层叠的自旋耦合层、自由层、势垒层以及固定层，所述自旋耦合层的一端与其中一个所述节点耦接，另一端耦接一公共源线上，所述固定层耦接另一个所述节点、所述第一晶体管的控制极以及所述增强字线耦接。
18.本发明的又一个方面提供一种存储器，其包括存储电路，所述存储电路包括至少一个存储单元阵列，每个存储单元阵列包括多个阵列排布的存储单元，每个存储单元包括：
19.一第一晶体管和一对第二晶体管；其中每个晶体管包括两个非控制极和一控制极，每个第二晶体管的一非控制极各自与所述第一晶体管的其中一个非控制极耦接并形成一节点，每个第二晶体管的另一非控制极耦接至一公共位线上，其控制极与一字线耦接，所
述第一晶体管的控制极与一增强写字线耦接；以及
20.磁性隧道结，其包括依次层叠的自旋耦合层、自由层、势垒层以及固定层，所述自旋耦合层的一端与其中一个所述节点耦接，另一端耦接一公共源线上，所述固定层耦接另一个所述节点、所述第一晶体管的控制极以及所述增强字线耦接。
21.本发明的又一个方面提供一种电子设备，其包括存储器以及处理器，所述处理器用于执行所述存储器中存储的数据和/或程序，所述存储器包括存储电路，所述存储电路包括至少一个存储单元阵列，每个存储单元阵列包括多个阵列排布的存储单元，每个存储单元包括：
22.一第一晶体管和一对第二晶体管；其中每个晶体管包括两个非控制极和一控制极，每个第二晶体管的一非控制极各自与所述第一晶体管的其中一个非控制极耦接并形成一节点，每个第二晶体管的另一非控制极耦接至一公共位线上，其控制极与一字线耦接，所述第一晶体管的控制极与一增强写字线耦接；以及
23.磁性隧道结，其包括依次层叠的自旋耦合层、自由层、势垒层以及固定层，所述自旋耦合层的一端与其中一个所述节点耦接，另一端耦接一公共源线上，所述固定层耦接另一个所述节点、所述第一晶体管的控制极以及所述增强字线耦接。
24.本发明的又一个方面提供一种基于自旋轨道矩的存储单元的写入方法，所述存储单元如上所述，包括：
25.向所述此隧道结的自旋耦合层耦接的源线接入第一电压；
26.向该存储单元中第二晶体管的其中一个非控制极耦接的位线接入第二电压；
27.向所述写字线、读字线和增强字线导入控制电压，以控制该存储单元中的所述磁隧道结的自旋耦合层导通一设定方向电流，所述设定方向电流基于所述第一电压和所述第二电压的压差确定。
28.本发明的又一个方面提供一种基于自旋轨道矩的存储单元的读取方法，所述存储单元如上所述，包括：
29.向存储单元磁隧道结的自旋耦合层耦接的源线接入第三电压；
30.向该存储单元中第二晶体管的其中一个非控制极耦接的位线接入第四电压；
31.向所述读字线导入控制电压，获取所述存储单元磁隧道结的电压值信息和电流值信息，所述电压值信息是基于所述第三电压和所述第四电压的压差确定；
32.根据所述电压值信息和电流值信息，确定该存储单元中的存储信息。
33.本发明的又一方面，提供一种基于自旋轨道矩的存储单元的制作方法，包括：
34.在同一刻蚀工艺下于一衬底上形成一第一晶体管和一对第二晶体管；其中每个晶体管包括两个非控制极和一控制极；
35.将每个第二晶体管的一非控制极各自与所述第一晶体管的其中一个非控制极耦接并形成一节点，将每个第二晶体管的另一非控制极耦接至一公共位线上，将其控制极与一字线耦接，将所述第一晶体管的控制极与一增强写字线耦接；
36.在所述衬底上依次层叠地形成自旋耦合层、自由层、势垒层以及固定层，所述自旋耦合层、自由层、势垒层以及固定层组成一磁性隧道结；
37.将所述自旋耦合层的一端与其中一个所述节点耦接，将另一端耦接一公共源线上，将所述固定层与另一个所述节点耦接、将所述第一晶体管的控制极与所述增强字线耦
接。
38.由上述技术方案可知，本技术提供的一种基于自旋轨道矩的存储单元、阵列、存储电路、电子设备及方法，其中存储单元包括：一第一晶体管和一对第二晶体管；其中每个晶体管包括两个非控制极和一控制极，每个第二晶体管的一非控制极各自与所述第一晶体管的其中一个非控制极耦接并形成一节点，每个第二晶体管的另一非控制极耦接至一公共位线上，其控制极与一字线耦接，所述第一晶体管的控制极与一增强写字线耦接；以及磁性隧道结，其包括依次层叠的自旋耦合层、自由层、势垒层以及固定层，所述自旋耦合层的一端与其中一个所述节点耦接，另一端耦接一公共源线上，所述固定层耦接另一个所述节点、所述第一晶体管的控制极以及所述增强字线耦接。本发明三个晶体管和一个三端口磁隧道结的自旋轨道矩磁性存储器件组成一个存储单元，与传统的采用两个晶体管和一个三端口磁隧道结的自旋轨道矩磁性存储器件组成一个存储单元的结构相比，提高了写入效率，并且没有增加面积，有利于提高集成度。
附图说明
39.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
40.图1是本发明实施例中存储单元的结构示意图。
41.图2是本发明实施例中存储单元写入和读取方法的具体实施例示意图。
42.图3是本发明实施例中存储单元的写入方法的流程示意图。
43.图4是本发明实施例中存储单元的读取方法的流程示意图。
44.图5是本发明实施例中存储单元阵列的结构示意图。
45.图6是本发明实施例中现有技术的存储单元阵列的结构示意图。
46.图7是本发明实施例中基于自旋轨道矩的存储单元的制作方法的流程示意图。
具体实施方式
47.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
48.mram的写入方式主要经历了三代变革。第一代mram利用磁场实现数据写入，但所需电流较高，功耗问题随着磁隧道结尺寸的缩小而加剧，因此应用前景有限。第二代mram使用电流产生自旋转移矩(spin transfer torque,stt)实现数据写入，解决了第一代磁场写入方式存在的弊端，但stt-mram的写入过程有着较长的弛豫延迟(incubation delay)，严重制约了写入速度。此外，stt写入电流与读取电流均直接经过磁隧道结，极易引起读取干扰(read disturb)和势垒击穿(barrier breakdown)等可靠性问题。第三代mram采用自旋轨道矩(spin orbit torque,sot)写入技术，可以避免弛豫延迟，有效突破stt-mram的性能瓶颈。因为写电流不经过磁隧道结，sot-mtj几乎没有势垒击穿的风险，可靠性和擦写次数
大大提高，且读写路径分离使得读写性能可独立优化。对于目前普遍采用的具有垂直磁各向异性(perpendicular magnetic anisotropy,pma)磁隧道结而言，sot-mram的写入速度可以达到亚纳秒级。
49.但是，sot-mram。sot-mram的存储单元通常由一个写nmos晶体管、一个读nmos晶体管与一个sot-mtj构成，如图1中的(a)所示。写入通路由写nmos晶体管驱动，而随着cmos工艺尺寸的不断缩小，电源电压也随之降低，最小尺寸的nmos晶体管导通电阻又随之上升，使得选择晶体管的驱动压力逐渐增大，单个最小尺寸的nmos晶体管很难满足驱动需求，需要增大尺寸、提升电压或者降低速度，这些都不利于sot-mram的性能提升。
50.针对现有技术中的问题，本技术提供一种基于自旋轨道矩的存储单元，包括：一对存储单元以及一第一晶体管；每个存储单元包括一第二晶体管；第一晶体管的控制极与一写字线耦接，其中一个非控制极和其中另一个非控制极各自耦接在一存储单元的第二晶体管和磁隧道结之间。通过第一晶体管与第二晶体管的串、并联，达到减小驱动电阻的目的，同时引入的第一晶体管合理布局于两个存储单元之间的间隔处，在不增加面积的情况下，通过减小驱动电阻提升了存储单元的驱动能力。
51.下面结合附图对本发明进行详细说明。
52.本发明的第一方面，提供一种基于自旋轨道矩的存储单元，如图1中的(b)所示的具体实施例，包括了第二晶体管n0、第二晶体管n1和磁隧道结(磁隧道结包括自旋耦合层1、自由层2、势垒层3以及固定层4)以及一第一晶体管n2。在具体的实施例中，所述晶体管为nmos晶体管和pmos晶体管中的其中一种，其中上述三个晶体管应为同种类型的晶体管，例如若第二晶体管n0为nmos晶体管，则第二晶体管n1也为nmos晶体管，第一晶体管n2也为nmos晶体管；若第二晶体管n0为pmos晶体管，则第二晶体管n1也为pmos晶体管，第一晶体管n2也为pmos晶体管。在具体的实施例中，所述磁隧道结为非易失磁隧道结sot，即在存储单元断电的情况下，磁隧道结中的信息仍然不会丢失，例如存储电阻以非导性材料构成，在外加电场作用下在高阻态和低阻态之间实现可逆转换，从而记录一个bit信息。
53.在具体的实施例中，每个晶体管包括两个非控制极和一控制极；其中，一个非控制极和另一个非控制极分别对应晶体管的源极和漏极，例如若其中一个非控制极为源极，则另一个非控制极为漏极；控制极对应于晶体管的栅极。如图1中的(b)所示，第二晶体管n0的控制极耦接在读字线(read word line，rwl)，其中一个非控制极与磁隧道结的一端通过节点1耦接，另一个非控制极与公共位线bl耦接；第二晶体管n1控制极耦接在写字线(write word line，wwl)，其中一个非控制极与磁隧道结自旋耦合层的一端耦接，另一个非控制极与公共位线bl耦接。针对所述第一晶体管，如图1中的(b)所示，第一晶体管n2的控制极与增强字线(enhance word line，ewl)耦接，其中一个非控制极耦接在节点1上，另一个非控制极耦接在节点2上。
54.可以理解的是，在采用本发明提出的存储单元进行写入操作时，当施加于位线与源线之间的驱动电压大小不变时，驱动电阻越小则驱动能力越强。因此，在一具体的实施例，如图2中的(a)所示，对存储器件的写操作：rwl、ewl和wwl同时为高电位，电压施加于sl与bl两端，电流分别流过n1与(n0和n2的串联)，汇合后流过sot-mtj的自旋耦合层，磁隧道结的分流电流可忽略不计，晶体管理论导通电阻降低1/3，理论驱动能力提升50％。同样的，如图2中的(b)所示，对存储器件的读操作：rwl为高电位，ewl和wwl为低电位，读电流从sl流
向sot-mtj的自旋耦合层、磁隧道结与n0，最后到达bl。
55.由以上描述可知，本发明提供的一种基于自旋轨道矩的存储单元通过将三个晶体管和一个三端口磁隧道结的自旋轨道矩磁性存储器件组成一个存储单元，与传统的采用两个晶体管和一个三端口磁隧道结的自旋轨道矩磁性存储器件组成一个存储单元的结构相比，提高了写入效率，并且没有增加面积，有利于提高集成度。
56.本发明的第二方面，提供一种向本发明第一方面提供的存储单元写入信息的方法，如图3，包括：
57.s1:向所述此隧道结的自旋耦合层耦接的源线接入第一电压；
58.s2:向该存储单元中第二晶体管的其中一个非控制极耦接的位线接入第二电压；
59.s3:向所述写字线、读字线和增强字线导入控制电压，以控制该存储单元中的所述磁隧道结的自旋耦合层导通一设定方向电流，所述设定方向电流基于所述第一电压和所述第二电压的压差确定。
60.具体的，如图2中的(a)所示，对存储器件的写操作：rwl、ewl和wwl同时为高电位，电压施加于sl与bl两端，电流分别流过n1与(n0和n2的串联)，汇合后流过sot-mtj的自旋耦合层，磁隧道结的分流电流可忽略不计，晶体管理论导通电阻降低1/3，理论驱动能力提升50％。第一电压和第二电压的压差是根据需要写入信息生成的，如需要写入比特为1，则对应的电压差为正值，导通所有晶体管，使得电流从位线流经磁隧道结最后到源线，在此电流方向的作用下使得磁隧道结记录当前需要写入的比特1；如需要写入比特0，则对应的电压差为负值，导通所有的晶体管，使得电流从源线流经磁隧道结最后到位线，在此电流方向的作用下使得磁隧道结记录当前需要写入的比特0。
61.本发明的第三方面，提供一种对本发明第一方面提供存储单元中存储信息进行读取方法，如图4，包括：
62.s101：向存储单元磁隧道结的自旋耦合层耦接的源线接入第三电压；
63.s102：向该存储单元中第二晶体管的其中一个非控制极耦接的位线接入第四电压；
64.s103：向所述读字线导入控制电压，获取所述存储单元磁隧道结的电压值信息和电流值信息，所述电压值信息是基于所述第三电压和所述第四电压的压差确定；
65.s104：根据所述电压值信息和电流值信息，确定该存储单元中的存储信息。
66.具体的，如图2中的(b)所示，对存储器件的读操作：rwl为高电位，ewl和wwl为低电位，读电流从sl流向sot-mtj的自旋耦合层、磁隧道结与n0，最后到达bl。
67.本发明的第四方面，提供一种基于自旋轨道矩的存储单元阵列，其包括多个阵列排布的本发明第一方面提供的存储单元。
68.具体的，存储阵列一般为二维阵列，图5为基于本发明提供存储单元构成的一种基于自旋轨道矩的存储单元阵列的具体实施例，图6为现有技术的存储单元阵列示意图。对比图5和图6可以看出新增的第一晶体管处于传统结构的间隔处，每个晶体管与相邻晶体管都共享源极和漏极，纵向尺寸没有增加。
69.阵列结构如图所示，可以看出新增的第一晶体管处于传统结构的间隔处，每个晶体管与相邻晶体管都共享源漏。因此，本发明在不增加面积的情况下，提升了存储单元的驱动能力。
70.本发明的第五方面，提供一种存储电路，其包括至少一个本发明第四方面提供的存储单元阵列，每个存储单元阵列包括多个阵列排布的本发明第一方面提供的存储单元。可以理解的是，存储电路不仅包括了用于存储信息的存储单元，也包括了驱动存储单元所需要的电源电路和以及对于字线的相关控制电路。
71.由于所述存储电路的存储模块包括了本发明第一方面提供的存储单元，而所述存储单元通将三个晶体管和一个三端口磁隧道结的自旋轨道矩磁性存储器件组成一个存储单元，与传统的采用两个晶体管和一个三端口磁隧道结的自旋轨道矩磁性存储器件组成一个存储单元的结构相比，提高了写入效率，并且没有增加面积，有利于提高集成度。但是其通过合理利用传统结构的间隔处，使得面积没有发生变化。所以由此存储单元构成的存储电路在不增加存储电路面积的同时提升了存储驱动能力。
72.本发明的第六方面，提供一种存储器，其包括存储电路，所述存储电路包括至少一个本发明第四方面提供的存储单元阵列，每个存储单元阵列包括多个阵列排布的本发明第一方面提供的存储单元。可以理解的是，存储器可以包括地址锁存模块，时序发生模块，数据缓冲模块及存储电路模块等，存储电路模块是利用本发明第一方面提供的存储单元进行信息的存储的，所以所述存储器具有不增加存储器大小的同时提升了存储驱动能力的优点。
73.本发明的第七方面，提供一种电子设备，其包括存储器以及处理器，所述处理器用于执行所述存储器中存储的数据和/或程序，所述存储器包括存储电路，所述存储电路包括至少一个存储单元阵列，每个存储单元阵列包括多个阵列排布的存储单元。可以理解的是，电子设备中的存储器采用了本发明第一方面提供的存储单元来进行信息的存储，所以所述电子设备在不增加设备尺寸的情况下，提升了电子设备中存储单元的驱动能力。
74.本发明第八方面实施例提供一种基于自旋轨道矩的存储单元的制作方法，如图7所示，包括：
75.s201：在同一刻蚀工艺下于一衬底上形成一第一晶体管和一对第二晶体管；其中每个晶体管包括两个非控制极和一控制极；
76.s202：将每个第二晶体管的一非控制极各自与所述第一晶体管的其中一个非控制极耦接并形成一节点，将每个第二晶体管的另一非控制极耦接至一公共位线上，将其控制极与一字线耦接，将所述第一晶体管的控制极与一增强写字线耦接；
77.s203：在所述衬底上依次层叠地形成自旋耦合层、自由层、势垒层以及固定层，所述自旋耦合层、自由层、势垒层以及固定层组成一磁性隧道结；
78.s204：将所述自旋耦合层的一端与其中一个所述节点耦接，将另一端耦接一公共源线上，将所述固定层与另一个所述节点耦接、将所述第一晶体管的控制极与所述增强字线耦接。
79.本发明提供基于自旋轨道矩的存储单元的制作方法，通过在衬底上制作三个晶体管和一个三端口磁隧道结的自旋轨道矩磁性存储器件组成一个存储单元，与传统的采用两个晶体管和一个三端口磁隧道结的自旋轨道矩磁性存储器件组成一个存储单元的结构相比，提高了写入效率，并且没有增加面积，有利于提高集成度。
80.本发明中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，
依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

技术特征：
1.一种基于自旋轨道矩的存储单元，其特征在于，包括：一第一晶体管和一对第二晶体管；其中每个晶体管包括两个非控制极和一控制极，每个第二晶体管的一非控制极各自与所述第一晶体管的其中一个非控制极耦接并形成一节点，每个第二晶体管的另一非控制极耦接至一公共位线上，其控制极与一字线耦接，所述第一晶体管的控制极与一增强写字线耦接；以及磁性隧道结，其包括依次层叠的自旋耦合层、自由层、势垒层以及固定层，所述自旋耦合层的一端与其中一个所述节点耦接，另一端耦接一公共源线上，所述固定层耦接另一个所述节点、所述第一晶体管的控制极以及所述增强字线耦接。2.根据权利要求1所述的一种基于自旋轨道矩的存储单元，其特征在于，所述字线包括一读字线和一写字线，所述读字线与其中一个第二晶体管的控制极耦接，所述写字线与其中另一第二晶体管的控制极耦接。3.根据权利要求1所述的一种基于自旋轨道矩的存储单元，其特征在于，所述第一晶体管为nmos晶体管和pmos晶体管中的其中一种。4.根据权利要求1所述的一种基于自旋轨道矩的存储单元，其特征在于，每个第二晶体管各自为nmos晶体管和pmos晶体管中的其中一种。5.一种基于自旋轨道矩的存储单元阵列，其特征在于，其包括多个阵列排布的存储单元，每个存储单元包括：一第一晶体管和一对第二晶体管；其中每个晶体管包括两个非控制极和一控制极，每个第二晶体管的一非控制极各自与所述第一晶体管的其中一个非控制极耦接并形成一节点，每个第二晶体管的另一非控制极耦接至一公共位线上，其控制极与一字线耦接，所述第一晶体管的控制极与一增强写字线耦接；以及磁性隧道结，其包括依次层叠的自旋耦合层、自由层、势垒层以及固定层，所述自旋耦合层的一端与其中一个所述节点耦接，另一端耦接一公共源线上，所述固定层耦接另一个所述节点、所述第一晶体管的控制极以及所述增强字线耦接。6.一种存储电路，其特征在于，其包括至少一个存储单元阵列，每个存储单元阵列包括多个阵列排布的存储单元，每个存储单元包括：一第一晶体管和一对第二晶体管；其中每个晶体管包括两个非控制极和一控制极，每个第二晶体管的一非控制极各自与所述第一晶体管的其中一个非控制极耦接并形成一节点，每个第二晶体管的另一非控制极耦接至一公共位线上，其控制极与一字线耦接，所述第一晶体管的控制极与一增强写字线耦接；以及磁性隧道结，其包括依次层叠的自旋耦合层、自由层、势垒层以及固定层，所述自旋耦合层的一端与其中一个所述节点耦接，另一端耦接一公共源线上，所述固定层耦接另一个所述节点、所述第一晶体管的控制极以及所述增强字线耦接。7.一种存储器，其特征在于，其包括存储电路，所述存储电路包括至少一个存储单元阵列，每个存储单元阵列包括多个阵列排布的存储单元，每个存储单元包括：一第一晶体管和一对第二晶体管；其中每个晶体管包括两个非控制极和一控制极，每个第二晶体管的一非控制极各自与所述第一晶体管的其中一个非控制极耦接并形成一节点，每个第二晶体管的另一非控制极耦接至一公共位线上，其控制极与一字线耦接，所述第一晶体管的控制极与一增强写字线耦接；以及
磁性隧道结，其包括依次层叠的自旋耦合层、自由层、势垒层以及固定层，所述自旋耦合层的一端与其中一个所述节点耦接，另一端耦接一公共源线上，所述固定层耦接另一个所述节点、所述第一晶体管的控制极以及所述增强字线耦接。8.一种电子设备，其特征在于，其包括存储器以及处理器，所述处理器用于执行所述存储器中存储的数据和/或程序，所述存储器包括存储电路，所述存储电路包括至少一个存储单元阵列，每个存储单元阵列包括多个阵列排布的存储单元，每个存储单元包括：一第一晶体管和一对第二晶体管；其中每个晶体管包括两个非控制极和一控制极，每个第二晶体管的一非控制极各自与所述第一晶体管的其中一个非控制极耦接并形成一节点，每个第二晶体管的另一非控制极耦接至一公共位线上，其控制极与一字线耦接，所述第一晶体管的控制极与一增强写字线耦接；以及磁性隧道结，其包括依次层叠的自旋耦合层、自由层、势垒层以及固定层，所述自旋耦合层的一端与其中一个所述节点耦接，另一端耦接一公共源线上，所述固定层耦接另一个所述节点、所述第一晶体管的控制极以及所述增强字线耦接。9.一种基于自旋轨道矩的存储单元的写入方法，其特征在于，所述存储单元如权利要求1-4任一项所述，包括：向所述此隧道结的自旋耦合层耦接的源线接入第一电压；向该存储单元中第二晶体管的其中一个非控制极耦接的位线接入第二电压；向所述写字线、读字线和增强字线导入控制电压，以控制该存储单元中的所述磁隧道结的自旋耦合层导通一设定方向电流，所述设定方向电流基于所述第一电压和所述第二电压的压差确定。10.一种基于自旋轨道矩的存储单元的读取方法，其特征在于，所述存储单元如权利要求1-4任一项所述，包括：向存储单元磁隧道结的自旋耦合层耦接的源线接入第三电压；向该存储单元中第二晶体管的其中一个非控制极耦接的位线接入第四电压；向所述读字线导入控制电压，获取所述存储单元磁隧道结的电压值信息和电流值信息，所述电压值信息是基于所述第三电压和所述第四电压的压差确定；根据所述电压值信息和电流值信息，确定该存储单元中的存储信息。11.一种基于自旋轨道矩的存储单元的制作方法，其特征在于，包括：在同一刻蚀工艺下于一衬底上形成一第一晶体管和一对第二晶体管；其中每个晶体管包括两个非控制极和一控制极；将每个第二晶体管的一非控制极各自与所述第一晶体管的其中一个非控制极耦接并形成一节点，将每个第二晶体管的另一非控制极耦接至一公共位线上，将其控制极与一字线耦接，将所述第一晶体管的控制极与一增强写字线耦接；在所述衬底上依次层叠地形成自旋耦合层、自由层、势垒层以及固定层，所述自旋耦合层、自由层、势垒层以及固定层组成一磁性隧道结；将所述自旋耦合层的一端与其中一个所述节点耦接，将另一端耦接一公共源线上，将所述固定层与另一个所述节点耦接、将所述第一晶体管的控制极与所述增强字线耦接。

技术总结
本申请实施例提供一种基于自旋轨道矩的存储单元、阵列、电路、及方法，其中存储单元包括：一第一晶体管和一对第二晶体管；以及磁性隧道结，其包括依次层叠的自旋耦合层、自由层、势垒层以及固定层。本发明三个晶体管和一个三端口磁隧道结的自旋轨道矩磁性存储器件组成一个存储单元，与传统的采用两个晶体管和一个三端口磁隧道结的自旋轨道矩磁性存储器件组成一个存储单元的结构相比，提高了写入效率，并且没有增加面积，有利于提高集成度。有利于提高集成度。有利于提高集成度。


技术研发人员：王朝 王昭昊 冯家高 赵巍胜
受保护的技术使用者：北京航空航天大学
技术研发日：2022.03.25
技术公布日：2023/10/7