一种ESD自保护的高压隔离环的制作方法

一种esd自保护的高压隔离环
技术领域
1.本发明属于半导体集成电路技术领域，具体涉及一种esd自保护的高压隔离环。


背景技术：

2.静电释放(esd)目前造成ic失效的一大主要原因。esd是指积累的电荷能量以ns级的速度实现放电，可能形成瞬间的高压大电流冲击。产生esd可能是人触摸，设备积累电荷和ic自身积累电荷的泄放。这些esd现象都属于短时间的过负荷，ic管脚短时间内受到尖峰电压或者尖峰电流的冲击，如果这种电压或者电流的能量超过了该管脚能承受的最大额定值，就会造成了ic内部损伤。
3.解决芯片级静电释放esd最直接的方法就是在每个管脚与内部电路之间接入esd器件，在现有技术中，可以用增加各种esd保护器件或esd触发电路模块的方式实现esd保护，而对于高于芯片cmos逻辑电压的高电压管脚需要用到定制的高压esd，由于高压esd的保护需要保证esd保护管的触发电压和维持电压处在被保护管脚的最高工作电压和管脚内部电路的最低击穿电压之间，所以通常同样需要一个高压esd管或者堆叠的低压管来实现高压esd保护，而无论是哪种方案，高压esd管通常都需要占用较大的芯片面积，如果对于这样的高压管脚较多的芯片或者对高压esd防护等级要求较高的芯片，高压esd保护管占用的面积就会很大，由于高压esd管并不参与芯片的主要功能，而仅作为高压管脚esd异常情况下的保护器件，那么如果高压esd保护器件占用了较大的芯片面积就浪费芯片的面积有效利用率，增加了产品成本。
4.因此，提出一种esd自保护的高压隔离环，来解决现有技术存在的面积利用率低的缺点，是本领域技术人员亟需解决的问题。


技术实现要素：

5.有鉴于此，本发明提供了一种esd自保护的高压隔离环，在连接引出管脚的高压管隔离环上实现高压pnpesd保护的结构和实现方法，提出的高压esd结构无需额外的高压esd器件或电路模块，不需要工艺mask层次的增加，也不需要在隔离环外再增加额外占面积较大的掺杂阱，仅利用现有的高压隔离环自身和接地环就可实现高压esd保护，节省了高压esd保护的面积，提升了高压芯片的面积效率。
6.为了实现上述目的，本发明采用如下技术方案：
7.本发明公开了一种esd自保护的高压隔离环，具体的：
8.高压功率管的隔离环作为基极，将其外部的接地环作为集电极，而作为隔离环的n型掺杂阱中插入p型有源区作为发射极形成的pnp结构。
9.上述的方法，可选的，隔离环内作为基极引出的n型有源区和插入的p型有源区，即发射极的引出，通过金属或电阻短接在一起处于同电位。
10.上述的方法，可选的，插入的p型有源区处于靠近接地环一侧，即处于集电极的接地有源区与基极的有源区之间。
11.上述的方法，可选的，插入的p型有源区的宽度l为0.3um～5um。
12.上述的方法，可选的，隔离环采用深n阱隔离高压工艺中的整个深n阱隔离区域或包含n型埋层的高压外延工艺中的引出n阱隔离环。
13.上述的方法，可选的，作为集电极的接地环由有源区引出的p阱形成或带有p型埋层的p阱形成。
14.上述的方法，可选的，触发电压由接地p阱到隔离环n阱的间距s调节，间距的范围为0～5um。
15.经由上述的技术方案可知，与现有技术相比，本发明提供了一种esd自保护的高压隔离环，具有以下有益效果：1)不需要额外增加芯片面积，利用芯片功率开关器件本身的隔离环与衬底地之间形成的寄生的pnp高压esd保护管，特别适合于芯片自身功率开关管自身的面积较大，或者有较多的控制电路放在较大的隔离岛中的芯片，可以实现非常可观的esd保护功能。2)本发明无需增加工艺层次以及额外任何电路结构，仅在隔离中加入p型有源区发射极就可以形成，是一种非常高效，低成本的解决高压esd的集成化保护的创新方案，尤其对于高压esd管脚众多和等级要求较高的芯片，提升有效面积利用率的效果尤其显著。
附图说明
16.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
17.图1为本发明公开的方法流程图；
18.图2为现有技术中常见的高压esd保护结构图；
19.图3为本发明公开的esd保护结构图；
20.图4为本发明在n型高压隔离阱方式高压工艺中的实施方式的纵向截面示意图；
21.图5为本发明在带n型埋层外延高压工艺中的实施方式的纵向截面示意图；
22.图6为本发明在带n型埋层外延高压工艺中在内部控制电路的高压隔离环实现的纵向截面示意图；
23.图7为现有技术中的高压隔离阱俯视图；
24.图8为本发明在n阱隔离环中插入环状的p+有源区作为发射极的俯视图；
25.图9为本发明在n阱隔离环中插入分布式放置的p+有源区作为发射极的俯视图。
具体实施方式
26.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
27.在本技术中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从
而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
28.一种esd自保护的高压隔离环，具体的：
29.高压功率管的隔离环作为基极，将其外部的接地环作为集电极，而作为隔离环的n型掺杂阱中插入p型有源区作为发射极形成的pnp结构。
30.进一步的，隔离环内作为基极引出的n型有源区和插入的p型有源区，即发射极的引出，通过金属或电阻短接在一起处于同电位。
31.进一步的，可选的，插入的p型有源区处于靠近接地环一侧，即处于集电极的接地有源区与基极的有源区之间。
32.更进一步的，插入的p型有源区的宽度l为0.3um～5um，参见图7所示。
33.进一步的，隔离环采用深n阱隔离高压工艺中的整个深n阱隔离区域或包含n型埋层的高压外延工艺中的引出n阱隔离环。
34.进一步的，作为集电极的接地环由有源区引出的p阱形成或带有p型埋层的p阱形成。
35.再进一步的，触发电压由接地p阱到隔离环n阱的间距s调节，间距的范围为0～5um，参见图7所示。
36.参见图1所示，本发明还公开了一种esd自保护的高压隔离环的实现方法，包括以下步骤：
37.s1、构建出一个高压pnpesd保护结构，
38.s2、确定高压功率管中的基极、发射极、集电极以及连接方式
39.s3、设置esd保护管的触发电压和维持电压处在被保护管脚最高工作电压和管脚内部电路的最低击穿电压之间；
40.s4、选择高压工艺进行制造。
41.进一步的，s1具体步骤包括以下内容：
42.s101、在隔离环中插入浓掺p+有源区发射极的方式，形成了pnp结构；
43.s102、高压功率管的隔离环作为pnp基极b，隔离环中插入的p型有源区作为发射极e，而接地环作为pnp的集电极c，连接方式上通过金属或串联电阻将该pnp的基极与发射极短接。
44.进一步的，s1中pnpesd保护结构的具体实现方法：
45.输入管脚1接到高压功率管2的漏端，在高压功率管2与漏端短接的隔离环电压节点4，与地(gnd)之间，形成一个基极与发射极短接的高压pnp管，虚线框内标注为5，从而实现正向高压的esd防护。另外当反向esd泄放时，gnd和节点4之间，又形成了一个集电极(p型)到基极(n型)的正偏二极管。
46.进一步的，s101中的具体设置：
47.新加入的p型有源区处于靠近接地环一侧，即处于集电极的接地有源区与基极的有源区之间；
48.新加入的作为发射极的p型有源区的宽度l(见图7)的权利要求范围在0.3um～5um
之间；
49.更进一步的，s102中的连接方式：
50.可以通过金属短接在一起处于同电位，也可以在它们之间串入电阻。
51.再进一步的，pnp高压esd管的保护能力与加入的p+有源区发射极的长度成正比，p+有源区发射极可以在全部的高压隔离环上形成，也可以是高压隔离环的一部分，或者呈现分布式排布。
52.进一步的，pnp管基区的隔离环：
53.可以是深n阱隔离高压工艺中的整个深n阱隔离区域，也可以是包含n型埋层的高压外延工艺中的引出n阱隔离环。
54.进一步的，作为集电极的接地环：
55.可以由有源区引出的p阱形成也可以由带有p型埋层的p阱共同构成。
56.更进一步的，pnp管寄生的高压隔离环：
57.可以是高压功率管的隔离环，也可以是任何和该被保护高压管脚相连的高压隔离环。
58.再进一步的，pnp高压esd管的触发电压：
59.可以由接地p阱到隔离环n阱的间距s(见图7)调节，要求该间距的范围为0～5um之间。
60.实现高压esd保护的关键是需要设置esd保护管的触发电压和维持电压处在被保护管脚的最高工作电压和管脚内部电路的最低击穿电压之间，本发明提出的高压esdpnp保护管可以灵活的通过隔离与接地环之间的间距来设置触发电压和维持电压，实现对高压管脚的esd保护。当高压管脚对地的正向esd发生时，达到设置的隔离与接地环之间耐压，即高压pnp的cb结耐压后，开始进入维持电压，基极b到集电极c的电流不断增加，由于基极寄生电阻的作用使得发射极e下方的电位降低，发射极/基极二极管正偏开启，三极管开启实现两种载流子共同导电，增加了到集电极的电流泄放能力，同时由于pnp电导调制效应不明显，不会降低维持电压，保持高压泄放电流，实现很好的正向高压泄放esd功能。而当该管脚对地的反向esd发生时，接地环pnp集电极与高压隔离环形成的正向偏置二极管，同样具有很强的钳位泄放esd电流能力。
61.如图1所示为本发明中高压隔离环实现方法的整体流程。首先，通过构建出一个高压pnpesd保护结构；其次确定高压功率管中的基极、发射极、集电极以及连接方式；然后，设置esd保护管的触发电压和维持电压处在被保护管脚的最高工作电压和管脚内部电路的最低击穿电压之间；最后，再选择高压工艺进行制造。
62.如图2所示现有技术是在被保护的功率开关管b的高压输入管脚a的前面，额外加入了图中标注为c的额外的高压esd保护模块(hvesd)。当esd发生时，hvesd模块c中的高压esd器件或电路会触发开启泄放esd电流，从而实现对管脚a的esd保护。
63.如图3所示为本发明提出的esd保护结构，输入管脚a仍然接到高压功率管b的漏端，在高压功率管b与漏端短接的隔离环电压节点d，与地(gnd)之间，形成一个基极与发射极短接的高压pnp管，虚线框内标注为e，从而实现正向高压的esd防护。另外当反向esd泄放时，gnd和节点d之间，又形成了一个集电极(p型)到基极(n型)的正偏二极管。所以正向和反向，该结构都能实现有效的esd保护，是一种双向esd保护结构。
64.进一步的，高压芯片需要采用高压工艺制造，所以本发明中提出了基于最常见两种高压隔离方式的高压工艺的实施方式，一种为深n阱隔离的高压工艺中的实施方式，如图4所示，另一种为带n型埋层外延工艺的高压工艺中的实施方式，如图5和图6所示。
65.如图4所示是本发明在n型高压隔离阱方式高压工艺中的实施方式的纵向截面示意图，该实施方式采用在标注为1的p型衬底上注入形成深n阱2的高压隔离结构。6为bcd工艺中各有源区之间电学隔离的浅槽隔离(sti)。高压隔离n阱2中的高压功率管结构由漏极9，栅极10，源极11，背栅极12构成。8为隔离高压n阱的引出n+有源区，同时也构成本发明中形成的esd pnp管的基极引出端，7为本发明加入的p+有源区，形成本发明提出的esd pnp管的发射极，4为衬底上的p型掺杂阱，5为p型掺杂阱和p衬底引出的p+有源区。图中未画出金属层，该pnp管的发射极7和基区8会通过其上层的金属短接。
66.如图5所示是本发明在带n型埋层外延高压工艺中的一种实施方式的纵向截面示意图，与图3实施方式的主要区别是它是在包含外延的高压工艺中的实施方式，该实施方式采用在标注为1的p型衬底上，注入形成n型埋层13，再生长p型外延层2。其他结构与图3相同。6为bcd工艺中各个有源区之间隔离的浅槽隔离(sti)。高压隔离n阱2中的高压功率管结构由漏极9，栅极10，源极11，背栅极12构成。8为隔离高压n阱3的引出n+有源区，同时也构成本发明中形成的esdpnp管的基极，7为本发明加入的p+有源区，形成本发明提出的esdpnp管的发射极，4为衬底上的p型掺杂阱，5为p型掺杂阱和p衬底引出的p+有源区。图中未画出金属层，该pnp管的发射极7和基区8会通过其上层的金属短接。
67.如图6所示是本发明在带n型埋层外延高压工艺中在内部控制电路的高压隔离环实现的纵向截面示意图，该实施方式采用在标注为1的p型衬底上，注入形成n型埋层3，再生长p型外延层2，6为bcd工艺中各个有源区之间隔离的浅槽隔离(sti)，标注14的虚线框里面部分为高压隔离环内部的控制电路器件部分，可以是cmos，电阻，电容等等。8为隔离高压n阱3的引出n+有源区，同时也构成本发明中形成的esdpnp管的基极，7为本发明加入的p+有源区，形成本发明提出的esdpnp管的发射极，4为衬底上的p型掺杂阱，5为p型掺杂阱和p衬底引出的p+有源区。图中未画出金属层，该pnp管的发射极7和基区8会通过其上层的金属短接。
68.如图7所示为现有技术中的高压隔离阱俯视图，图中标注15的虚线框内为高压功率管或者控制电路，标注3为n阱隔离环，8为n阱隔离环的n+有源区引出端，4为接地p阱环，5为n+有源区引出端。
69.如图8所示为本发明在n阱隔离环中插入环状的p+有源区作为发射极的俯视图，同样3为n阱隔离环，8为n阱隔离环的n+有源区引出端，4为接地p阱环，5为n+有源区引出端，7为插入环状的p+有源区发射极，它的发射极宽度在图7中示意为l，隔离n阱3与接地p阱环4的间距在图7中示意为s.
70.如图9所示为本发明在n阱隔离环中插入分布式放置的p+有源区作为发射极的俯视图，同样3为n阱隔离环，8为n阱隔离环的n+有源区引出端，4为接地p阱环，5为n+有源区引出端，7_1到7_4为插入的分布式p+有源区发射极，形成4个并联的高压pnpesd管。
71.具体实施方式可以有多种组合，在常见的高压工艺中进行集成的典型方式如图4，5，6所示，图4是一种在深n阱隔离的高压工艺中的实施方案示意图，在该实施方式中高压器件做在一个p型衬底1内的深n阱隔离2中，8是深n阱隔离的n+有源区引出端，深n阱隔离的外
部是接地p阱4以及它的p型有源区引出端5。本发明在深n阱隔离2内部的n+引出有源区8的外侧加入了p+有源区7，形成了一个以p+有源区7为发射极e；由n+有源区8引出的深n阱2为基极b；由p阱4和p+有源区5引出的衬底1作为集电极c的esdpnp管。
72.如图5所示是在带n型埋层外延高压工艺中的一种实施方式，在该实施方式中高压器件做在p型衬底上的p型外延层2的内部的一个深n阱隔离环3和n型埋层13围起来的隔离岛中，8是深n阱隔离环和n型埋层3的n+有源区引出端，深n阱隔离的外部是接地p阱4以及它的p+有源区引出端5。本发明在深n阱隔离3内部的n+引出有源区8的外侧加入了p+有源区7，形成了一个以p+有源区7为发射极e；由n+有源区8引出的深n阱2为基极b；由p阱4和p+有源区5引出的衬底1作为集电极c的esdpnp管。如图6所示是带n型埋层外延高压工艺中的另一种实施方式，与图5的区别仅仅是深n阱隔离环3和n型埋层13围起来隔离岛内是控制电路部分14，而非图5中的高压管。即任何接到被保护管脚的隔离岛的隔离环都可以形成本发明提出的高压pnpesd保护，这提供了很高的高压esd位置排布灵活性。
73.如图8和图9所示所示从俯视图布局上描述了本发明高压pnpesd管的实施方式，图8中，在n型隔离阱3中加入环状发射极7形成了以7为发射极引出，8为基极引出，5为集电极引出的环状高压pnpesd管。同时，布局上也可以象图8一样形成以条状的7_1到7_n的分布式并联的多个高压pnp esd管，这里n可以根据esd等级需求以及布局的便利性等因素取1到整数n的任意值。
74.本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统或系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统及系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
75.为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
76.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

技术特征：
1.一种esd自保护的高压隔离环，其特征在于，高压功率管的隔离环作为基极，将其外部的接地环作为集电极，而作为隔离环的n型掺杂阱中插入p型有源区作为发射极形成的pnp结构。2.根据权利要求1所述的一种esd自保护的高压隔离环，其特征在于，隔离环内作为基极引出的n型有源区和插入的p型有源区，即发射极的引出，通过金属或电阻短接在一起处于同电位。3.根据权利要求1所述的一种esd自保护的高压隔离环，其特征在于，插入的p型有源区处于靠近接地环一侧，即处于集电极的接地有源区与基极的有源区之间。4.根据权利要求1所述的一种esd自保护的高压隔离环，其特征在于，插入的p型有源区的宽度l为0.3um～5um。5.根据权利要求1所述的一种esd自保护的高压隔离环，其特征在于，隔离环采用深n阱隔离高压工艺中的整个深n阱隔离区域或包含n型埋层的高压外延工艺中的引出n阱隔离环。6.根据权利要求1所述的一种esd自保护的高压隔离环，其特征在于，作为集电极的接地环由有源区引出的p阱形成或带有p型埋层的p阱形成。7.根据权利要求1所述的一种esd自保护的高压隔离环，其特征在于，触发电压由接地p阱到隔离环n阱的间距s调节，间距的范围为0～5um。

技术总结
本发明公开了一种ESD自保护的高压隔离环，涉及半导体集成电路技术领域。本发明把高压功率管的隔离环作为基极，将其外部的接地环作为集电极，而作为隔离环的N型掺杂阱中插入P型有源区作为发射极形成的PNP结构。本发明是一种非常高效，低成本的解决高压ESD的集成化保护的创新方案，尤其对于高压ESD管脚众多和等级要求较高的芯片，提升有效面积利用率的效果尤其显著。果尤其显著。果尤其显著。


技术研发人员：吕宇强
受保护的技术使用者：上海帝迪集成电路设计有限公司
技术研发日：2023.07.19
技术公布日：2023/10/11