集成电路封装的形成方法与流程

1.本公开实施例关于集成电路封装的形成方法，更特别关于采用载板以减少产品平坦度差异与高度差异的方法。


背景技术：

2.由于多种电子构件(如晶体管、二极管、电阻、电容器、或类似物)的集成密度持续改良，半导体产业已经历快速成长。集成密度的改良主要来自于重复缩小最小结构尺寸，以将更多构件整合至给定面积中。随着缩小的电子装置的需求成长，更小且更创造性的半导体裸片封装技术的趋势出现。


技术实现要素：

3.在一实施例中，集成电路封装的形成方法包括：贴合第一载板至封装构件，且封装构件包括：中介层；第一半导体裸片，贴合至中介层的第一侧；第二半导体裸片，贴合至中介层的第一侧；密封剂，密封第一半导体裸片与第二半导体裸片；以及多个导电连接物，贴合至中介层的第二侧；贴合第二载板至封装基板，封装基板包括多个接合垫；当第一载板贴合至封装构件且第二载板贴合至封装基板时，使导电连接物再流动以接合封装构件的导电连接物至封装基板的接合垫；移除第一载板；以及移除第二载板。
4.在一实施例中，集成电路封装的形成方法包括：施加第一助焊剂至封装构件的多个导电连接物，封装构件贴合至封装载板，且封装构件包括：中介层；第一半导体裸片，接合至中介层；以及第二半导体裸片，接合至中介层且与第一半导体裸片横向相邻；施加第二助焊剂至封装基板的多个接合垫，且封装基板贴合至基板载板；对准导电连接物与接合垫；以及使导电连接物再流动，其中使导电连接物再流动之后的导电连接物的高度差异小于或等于10微米。
5.在一实施例中，集成电路封装的形成方法包括：贴合多个半导体裸片至中介层的第一侧；形成密封剂于半导体裸片周围；贴合第一载板于半导体裸片与密封剂上；薄化中介层的第二侧以露出导电通孔；形成多个导电连接物于导电通孔上；接合导电连接物至封装基板的多个接合垫，且在接合时的封装基板贴合至第二载板，其中接合导电连接物之后的导电连接物具有第一高度差异；以及移除第一载板与第二载板，其中移除第一载板与第二载板之后的导电连接物具有第二高度差异，且第二高度差异大于第一高度差异。
附图说明
6.图1是集成电路裸片的剖视图。
7.图2a及图2b是一些实施例中，裸片堆叠的剖视图。
8.图3至图13是一些实施例中，制造集成电路封装的中间阶段的剖视图。
9.图14是一些其他实施例中，制造集成电路封装的中间阶段的剖视图。
10.其中，附图标记说明如下：
11.δf1,δf2,δf3：平坦度差异
12.δh1,δh2：高度差异
13.50：集成电路裸片
14.50a：第一集成电路裸片
15.50b：第二集成电路裸片
16.50f，70f：前侧
17.52：半导体基板
18.54，74：内连线结构
19.56：裸片连接物
20.58：介电层
21.60，60a，60b：裸片堆叠
22.62，76：导电通孔
23.70：晶圆
24.70a：封装区
25.70b：背侧
26.72：基板
27.80：集成电路装置
28.80a：第一集成电路装置
29.80b：第二集成电路装置
30.82，106：导电连接物
31.84，206：底填层
32.96：密封剂
33.102：绝缘层
34.104：凸块下金属化层
35.110：中介层
36.120：晶圆载板
37.122，132，142，222：离型层
38.126，226：助焊剂
39.130：封装载板
40.140：芯片载板
41.150：封装构件
42.200：封装基板
43.202：基板核心
44.204：接合垫
45.220：基板载板
46.250：集成电路封装
具体实施方式
47.下述详细描述可搭配图式说明，以利理解本公开的各方面。值得注意的是，各种结
构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
48.下述揭露内容提供许多不同实施例或实例以实施本公开的不同结构。下述特定构件与排列的实施例是用以简化本公开而非局限本公开。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本公开的多个实例可采用重复标号及/或符号使说明简化及明确，但这些重复不代表多种实施例中相同标号的元件之间具有相同的对应关系。
49.此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90度或其他角度，因此方向性用语仅用以说明图示中的方向。
50.在多种实施例中，接合封装构件至封装基板以组装集成电路封装。形成封装构件的方法可包括一或多道贴合集成电路装置到晶圆(如中介层)的步骤，以及埋置集成电路装置于密封剂中的步骤。集成电路装置、密封剂、与晶圆可具有不同的热膨胀系数，因此在热制程(如后续接合封装构件置封装基板)时，封装构件可能更容易翘曲或弯曲。在接合时，封装构件贴合至第一载板，而封装基板贴合至第二载板。贴合封装构件至第一载板以及贴合封装基板至第二载板，有助于在接合制程时减少封装构件与封装基板中的翘曲。在接合制程之后可移除第一载板与第二载板，使集成电路封装的构件(如封装构件与封装基板)的翘曲或弯曲最小化。如此一来，集成电路封装的组装可增加良率，且可改善效能与可信度。
51.图1是例示性的集成电路裸片50的剖视图。后续制程可封装多个集成电路裸片50(如图4所示的集成电路装置80)以形成封装构件150，且可进一步组装集成电路裸片50成集成电路封装250。集成电路裸片50可各自为逻辑裸片(如中央处理器、图形处理器、微控制器、或类似物)、存储器裸片(如动态随机存取存储器裸片、静态随机存取存储器裸片、或类似物)、电源管理裸片(如电源管理集成电路裸片)、射频裸片、界面裸片、感测裸片、微机电系统裸片、信号处理裸片(如数字信号处理裸片)、前端裸片(如模拟前端裸片)、类似物、或上述的组合(如单芯片系统裸片)。集成电路裸片50可形成于晶圆中。晶圆可包括不同裸片区且可切割于后续步骤中，以形成多个集成电路裸片50。集成电路裸片50包括半导体基板52、内连线结构54、裸片连接物56、与介电层58。
52.半导体基板52可为掺杂或未掺杂的硅基板，或绝缘层上半导体基板的主动层如硅或硅锗。半导体基板52可包括其他半导体材料(如锗)、半导体化合物(如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟)、半导体合金(如硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、及/或磷砷化镓铟)、或上述的组合。亦可采用其他基板如多层基板或组成渐变基板。半导体基板52具有主动表面(如图1中面向上方的表面)与非主动表面(如图1中面向下方的表面)。装置位于半导体基板52的主动表面。装置可为主动装置(如晶体管、二极管、或类似物)、电容器、电阻、或类似物。非主动表面可不具有装置。
53.内连线结构54位于半导体基板52的主动表面上，用于电性连接半导体基板52的装置以形成集成电路。内连线结构54可包括一或多个介电层以及个别的金属化层位于介电层中。介电层所用的可接受介电材料包括氧化物如氧化硅或氧化铝、氮化物如氮化硅、碳化物如碳化硅、类似物、或上述的组合如氮氧化硅、碳氧化硅、碳氮化硅、碳氮氧化硅、或类似物。
亦可采用其他介电材料如聚合物，比如聚苯并恶唑、聚酰亚胺、苯并环丁烯为主的聚合物、或类似物。金属化层可包括导电通孔及/或导电线路，以内连线半导体基板52的装置。金属化层的组成可为导电材料如金属，比如铜、钴、铝、金、上述的组合、或类似物。内连线结构54的形成方法可为镶嵌制程，比如单镶嵌制程、双镶嵌制程、或类似制程。
54.裸片连接物56位于集成电路裸片50的前侧50f。裸片连接物56可为导电柱、垫、或类似物，以连接至外部连接物。裸片连接物56位于内连线结构54之中及/或之上。举例来说，裸片连接物56可为内连线结构54的上侧金属化层的部分。裸片连接物56的组成可为金属如铜、铝、或类似物，且其形成方法可为电镀或类似方法。
55.在形成集成电路裸片50时，焊料区(未图示)可视情况位于裸片连接物56上。焊料区可用于在集成电路裸片50上进行芯片探针测试。举例来说，焊料区可为焊料球、焊料凸块、或类似物，其可用于贴合芯片探针至裸片连接物56。可在集成电路裸片50上进行芯片探针测试，以确认集成电路裸片50是否为已知良好裸片。因此只有已知良好裸片的集成电路裸片50可进行后续的制程与封装，而芯片探针测试出的非良好裸片则不封装。在测试之后，后续制程可移除焊料区。
56.介电层58位于集成电路裸片50的前侧50f。介电层58位于内连线结构54之中及/或之上。举例来说，介电层58可为内连线结构54的上侧介电层。介电层58可横向围绕裸片连接物56。介电层58可为氧化物、氮化物、碳化物、聚合物、类似物、或上述的组合。举例来说，介电层58的形成方法可为旋转涂布、压合、化学气相沉积、或类似方法。介电层58一开始可埋置裸片连接物56，使介电层58的上表面高于裸片连接物56的上表面。在形成集成电路裸片50时，可自介电层58露出裸片连接物56。使裸片连接物56露出的步骤，可为移除存在于裸片连接物56上的任何焊料区。可对多种层施加移除制程，以移除裸片连接物56上的多余材料。移除制程可为平坦化制程如化学机械研磨、回蚀刻、上述的组合、或类似制程。在平坦化制程之后，裸片连接物56与介电层58的上表面实质上共平面(在制程变数中)，且可自集成电路裸片50的前侧50f露出。
57.图2a及图2b是一些实施例中，裸片堆叠60a及60b的剖视图。裸片堆叠60a及60b可各自具有单一功能(如逻辑装置、存储器裸片、或类似物)或多重功能。在一些实施例中，裸片堆叠60a为逻辑装置，如集成芯片上系统装置，而裸片堆叠60b为存储器装置，如高带宽存储器装置。
58.如图2a所示，裸片堆叠60a包括两个接合的集成电路裸片50(如第一集成电路裸片50a与第二集成电路裸片50b)。在一些实施例中，第一集成电路裸片50a为逻辑裸片，而第二集成电路裸片50b为界面裸片。界面裸片桥接逻辑裸片至存储器裸片，且可传输指令于逻辑裸片与存储器裸片之间。在一些实施例中，接合第一集成电路裸片50a与第二集成电路裸片50b，使主动表面彼此面对(如面对面的接合)。导电通孔62可穿过集成电路裸片50之一，使裸片堆叠60a可连接至外部连接物。导电通孔62可为穿基板通孔，比如穿硅通孔或类似物。在所示的实施例中，导电通孔62形成于第二集成电路裸片50b(如界面裸片)中。导电通孔62延伸穿过个别的集成电路裸片50的半导体基板52，以物理与电性连接至内连线结构54的金属化层。
59.如图2b所示，裸片堆叠60b可为堆叠的装置，其可包括多个半导体基板52。举例来说，裸片堆叠60b可为存储器装置，其包括多个存储器裸片如混合存储器立方体装置、高带
宽存储器装置、或类似物。半导体基板52可(或可不)各自具有分开的内连线结构54。可由导电通孔62连接半导体基板52。
60.图3至图9是一些实施例中，制造封装构件150的中间阶段的剖视图。具体而言，封装构件150的形成方法可为接合集成电路装置80至晶圆70。图10至13是接合封装构件150至封装基板200，以作为集成电路封装250的组装的部分的中间阶段的剖视图。在一实施例中，集成电路封装250为基板上晶圆上芯片封装，其中封装构件150为晶圆上芯片构件，而封装基板200为基板。然而应理解实施例可实施于其他三维集成电路封装如单芯片系统封装。
61.在图3中，接收或形成晶圆70。晶圆70具有一或多个封装区70a，其各自包括装置形成其中。在后续制程中，一或多个集成电路装置80(见图4)贴合至封装区70a以形成封装构件150，其可切割为各自包含晶圆70的封装区70a与集成电路装置80。
62.处理晶圆70的一个封装区70a的步骤如图所示。应理解可同时处理与切割任何数目的晶圆70的封装区70a，以自晶圆70的切割部分形成多个封装构件150。
63.晶圆70包括装置于每一封装区70a中，其可切割于后续制程并包含于封装构件150中。举例来说，晶圆70可包括装置如中介层、集成电路裸片(未图示)、或类似物。在一些实施例中，中介层110形成于晶圆70中，其可包括基板72、内连线结构74、与导电通孔76。
64.基板72可为基底半导体基板、绝缘层上半导体基板、多层半导体基板、或类似物。基板72可包括半导体材料(如硅或锗)、半导体化合物(如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟)、半导体合金(如硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、及/或磷砷化镓铟)、或上述的组合。亦可采用其他基板如多层基板或组成渐变基板。基板72可掺杂或未掺杂。在中介层形成于晶圆70中的实施例中，基板72通常不含主动装置于其中，虽然中介层可包括被动装置形成于基板72的前表面(如图3中面向上方的表面)之中及/或之上。在集成电路装置形成于晶圆70中的实施例中，主动装置如晶体管、电容器、电阻、二极管、或类似物可形成于基板72的前表面之中及/或之上。
65.内连线结构74位于基板72的前表面上，用于电性连接基板72的装置(若存在)。内连线结构74可包括一或多个介电层以及个别的金属化层位于介电层中。介电层所用的可接受介电材料包括氧化物如氧化硅或氧化铝、氮化物如氮化硅、碳化物如碳化硅、类似物、或上述的组合如氮氧化硅、碳氧化硅、碳氮化硅、碳氮氧化硅、或类似物。亦可采用其他介电材料如聚合物，比如聚苯并恶唑、聚酰亚胺、苯并环丁烯为主的聚合物、或类似物。金属化层可包括导电通孔及/或导电线路，以内连线任何装置在一起及/或内连线至外部装置。金属化层的组成可为导电材料如金属，比如铜、钴、铝、金、上述的组合、或类似物。内连线结构74的形成方法可为镶嵌制程，比如单镶嵌制程、双镶嵌制程、或类似制程。
66.在一些实施例中，裸片连接物与介电层(未图示)位于晶圆70的前侧70f。具体而言，晶圆70可包括裸片连接物与介电层，其可与上述的集成电路裸片50中的裸片连接物与介电层类似。举例来说，裸片连接物与介电层可为内连线结构74的上侧金属化层的部分。
67.导电通孔76延伸至内连线结构74及/或基板72中。导电通孔76电性连接至内连线结构74的金属化层。导电通孔76有时可视作穿通孔如穿基板通孔。举例来说，形成导电通孔76的方法可为形成凹陷于内连线结构74及/或基板72中，其形成方法可为蚀刻、研磨、激光技术、上述的组合、及/或类似方法。薄阻障层可顺应性沉积于凹陷中，比如经由化学气相沉积、原子层沉积、物理气相沉积、热氧化、上述的组合、及/或类似方法。阻障层的组成可为氧
化物、氮化物、碳化物、上述的组合、或类似物。导电材料可沉积于阻障层之上与凹陷之中。导电材料的形成方法可为电化学镀制程、化学气相沉积、原子层沉积、物理气相沉积、上述的组合、及/或类似方法。导电材料的例子可为铜、钨、铝、银、金、上述的组合、及/或类似物。可自内连线结构74或基板72的表面移除多余的导电材料与阻障层，且移除方法可为化学机械研磨。阻障层与导电材料的保留部分可形成导电通孔76。
68.在图4中，可接收或形成集成电路装置80(如第一集成电路装置80a与多个第二集成电路装置80b)。集成电路装置80可为集成电路裸片50(见图1)或集成电路裸片50的裸片堆叠60(见图2a及2b)的实施例。如此一来，集成电路装置80可包括上述集成电路裸片50与裸片堆叠60的结构，即使一些结构在图式中不具有集成电路装置80。集成电路装置80可贴合至晶圆70。举例来说，可贴合所需种类与数量的集成电路装置80于晶圆70的封装区70a中。
69.在一些实施例中，第一集成电路装置80a与第二集成电路装置80b可为不同种类的装置且具有不同功能。第一集成电路装置80a可为逻辑装置如中央处理器、图形处理器、单芯片系统、微处理器、或类似物。第一集成电路装置80a可为集成电路裸片(如图1所示的集成电路裸片50)或裸片堆叠(如图2a所示的裸片堆叠60a)。第二集成电路装置80b可包括存储器装置如动态随机存取存储器裸片、静态随机存取存储器裸片、混合存储器裸片模组、高带宽存储器模组、类似物、或上述的组合。第二集成电路装置80b可为集成电路裸片(如图1所示的集成电路裸片50)或裸片堆叠(如图2b所示的裸片堆叠60b)。第一集成电路装置80a与第二集成电路装置80b可形成于相同技术节点的制程中，或形成于不同技术节点的制程中。举例来说，第一集成电路装置80a的制程节点可比第二集成电路装置80b的制程节点先进。
70.在图5中，以焊料接合如导电连接物82将集成电路装置80贴合至晶圆70。集成电路装置80置于内连线结构74上的步骤可采用取放工具。导电连接物82的组成可为可再流动的导电材料，比如焊料、铜、铝、金、镍、银、钯、锡、类似物、或上述的组合。在一些实施例中，导电连接物82的形成方法可先形成焊料层，比如经由蒸镀、电镀、印刷、焊料转移、放置球、或类似方法。一旦形成焊料层于结构上，可进行再流动使导电连接物82成形为所需的凸块形状。贴合集成电路装置80至晶圆70的方法可包括将集成电路装置80置于晶圆70上，并再流动导电连接物82。导电连接物82形成接面于晶圆70与集成电路装置80的对应裸片连接物之间，以电性连接中介层110至集成电路装置80。
71.底填层84可形成于导电连接物82周围以及晶圆70与集成电路装置80之间。底填层84可减少应力并保护再流动导电连接物82所形成的接面。底填层84的组成可为底填材料如成型化合物、环氧化合物、或类似物。可在集成电路装置80贴合至晶圆70之后以毛细流动制程形成底填层84，或在集成电路装置80贴合至晶圆70之前以合适的沉积方法形成底填层84。可施加液态或半液态的底填层84，之后使其固化。
72.在其他实施例中(未图示)，以直接接合法将集成电路装置80贴合至晶圆70，其可与上述裸片堆叠60的相关说明类似。举例来说，可采用混合接合、熔融接合、介电接合、金属接合、或类似方法以直接接合晶圆70与集成电路装置80的对应介电层及/或裸片连接物，而不采用粘着剂或焊料。在采用直接接合时可省略底填层84。此外，可采用混合的接合技术，比如以焊料接合贴合一些集成电路装置80至晶圆70，并以直接接合贴合其他的集成电路装
置80至晶圆70。
73.在图6中，密封剂96形成于多种构件之上与周围。在形成密封剂96之后，其可密封集成电路装置80与底填层84(若存在)。密封剂96可为成型化合物、环氧化合物、或类似物。密封剂96的施加方法可为压缩成型、转移成型、或类似方法，且可形成于晶圆70上以埋置或覆盖集成电路装置80。密封剂96更形成于集成电路装置80之间的间隙区中。可施加液态或半液态的密封剂96，接着使其固化。
74.在一些实施例中，薄化密封剂96以露出第一集成电路装置80a与第二集成电路装置80b。薄化制程可为研磨制程、化学机械研磨、回蚀刻、上述的组合、或类似制程。薄化制程之后，第一集成电路装置80a、第二集成电路装置80b、与密封剂96的上表面可实质上共平面(在制程变数中)。可进行薄化直到移除所需量的第一集成电路装置80a、第二集成电路装置80b、与密封剂96。
75.在图7中，可翻转封装构件150(未图示)以准备对晶圆70的背侧70b进行制程。接着贴合封装构件150至作为支撑结构的封装载板130，以在后续制程步骤(如贴合封装构件150至封装基板200，见图10至13)时减少封装构件150的翘曲与膨胀。举例来说，封装载板130可由离型层132贴合至封装构件150而与集成电路装置80与密封剂96相邻。离型层132的组成可为聚合物为主的材料，且在制程之后可自封装构件150一起移除离型层132与封装载板130。在一些实施例中，封装载板130为基板如集成半导体或玻璃基板。在一些实施例中，离型层132为激光及/或热离型材料，其于照射特定波长的光及/或加热时失去其粘着特性，比如光热转换离型涂层。举例来说，离型层132可包括环氧化合物、聚酰亚胺、丙烯酸、或类似物于醋酸酯及/或醇类溶剂中，或其他合适材料。举例来说，离型层132的组成可为丙烯酸于溶剂(1-甲氧基-2-丙基醋酸酯与2-丁氧基乙醇)中的混合物，如3m tm为光热转换特性所制造。在一些实施例中(未图示)，采用真空或压力密封而非离型层132，使封装构件150靠向封装载板130。
76.如上所述，封装构件150的单元的热膨胀系数不同，可能在后续制程步骤时造成翘曲。在一些实施例中，第一集成电路装置80a的有效热膨胀系数可为3ppm/k至10ppm/k，第二集成电路装置80b的有效热膨胀系数可为5ppm/k至15ppm/k，密封剂96的有效热膨胀系数可为10ppm/k至50ppm/k，而晶圆70的有效热膨胀系数可为2ppm/k至10ppm/k。举例来说，可选择封装载板130，使其有效热膨胀系数在封装构件150的这些单元的热膨胀系数的范围中。一些实施例选择封装载板130，使其有效热膨胀系数在封装构件150的有效热膨胀系数+/-5％至30％之内。在一些实施例中，封装载板130的热膨胀系数大于封装构件150的有效热膨胀系数。
77.在图8中，薄化基板72以露出导电通孔76。露出导电通孔76的方法可为薄化制程如研磨制程、化学机械研磨、回蚀刻、上述的组合、或类似制程。在所述实施例中，进行凹陷制程使基板72的背表面凹陷，因此导电通孔76凸起于晶圆70的背侧70b。凹陷制程可为合适的回蚀刻制程、化学机械研磨、或类似制程。在一些实施例中，露出导电通孔76所用的薄化制程包括化学机械研磨，且化学机械研磨时发生的碟化可造成导电通孔76凸起于晶圆70的背侧70b。可视情况形成绝缘层102于基板72的背表面上，以围绕导电通孔76的凸起部分。在一些实施例中，绝缘层102的组成为韩硅绝缘层如氮化硅、氧化硅、氮氧化硅、或类似物，且其形成方法可为合适的沉积方法如旋转涂布、化学气相沉积、等离子体辅助化学气相沉积、高
密度等离子体化学气相沉积、或类似方法。绝缘层102一开始可埋置导电通孔76。可对多种层状物进行移除制程，以移除导电通孔76上的多余材料。移除制程可为平坦化制程如化学机械研磨、回蚀刻、上述的组合、或类似制程。在平坦化之后，导电通孔76与绝缘层102的露出表面实质上共平面(在制程变数中)，且暴露于晶圆70的背侧70b。一些实施例省略绝缘层102，且基板72与导电通孔76的露出表面实质上共平面(在制程变数中)。
78.在图9中，凸块下金属化层104形成于导电通孔76与绝缘层102(或基板72，若省略绝缘层102)的露出表面上。举例来说，为了形成凸块下金属化层104，可形成晶种层(未图示)于导电通孔76与绝缘层102(若存在)或基板72的露出表面上。在一些实施例中，晶种层为金属层，其可为单层或具有不同材料所形成的多个子层的复合层。在一些实施例中，晶种层包括钛层与铜层位于钛层上。举例来说，晶种层的形成方法可采用物理气相沉积或类似方法。接着可形成与图案化光阻层于晶种层上。光阻层的形成方法可为旋转涂布或类似方法。可曝光光阻层至光线以图案化光阻层。光阻图案对应凸块下金属化层104。图案化光阻以形成开口穿过光阻，并露出晶种层。接着形成导电材料于光阻开口中以及晶种层的露出部分上。导电材料的形成方法可为电镀，比如电镀、无电镀、或类似方法。导电材料可包括金属如铜、钛、钨、铝、或类似物。接着移除光阻与无导电材料形成其上的晶种层的部分。光阻的移除方法可为可接受的灰化或剥除制程，比如采用氧等离子体或类似物。一旦移除光阻即可移除晶种层的露出部分，比如采用可接受的蚀刻制程。晶种层与导电材料的保留部分可形成凸块下金属化层104。
79.此外，导电连接物106形成于凸块下金属化层104上。导电连接物106可为球格阵列连接物、焊料球、金属柱、控制塌陷芯片连接凸块、微凸块、无电镍-无电钯-浸润金技术所形成的凸块、或类似物。导电连接物106的组成为可再流动的导电材料如焊料、铜、铝、金、镍、银、钯、锡、类似物、或上述的组合。在一些实施例中，导电连接物106的形成方法可为先形成焊料层，其形成方法可为蒸镀、电镀、印刷、焊料转移、放置球状物、或类似方法。一旦形成焊料层于结构上，即可进行再流动使材料成形为所需的凸块形状。在另一实施例中，导电连接物106可包括金属柱(如铜柱)，其形成方法可为溅镀、印刷、电镀、无电镀、化学气相沉积、或类似物。金属柱可无焊料，且可具有实质上垂直的侧壁。在一些实施例中，金属盖层形成于金属柱的顶部上。金属盖层可包括镍、锡、锡铅、金、银、钯、铟、镍钯金、镍金、类似物、或上述的组合，且其形成方法可为电镀制程。
80.可视情况进行切割制程以切割封装构件150。举例来说，可沿着封装区70a周围的切割线区进行切割制程。切割制程可包括切开、分割、或类似制程。切割制程可包括切割绝缘层102、密封剂96、内连线结构74、与基板72。在一些实施例中，切割制程亦包括切穿封装载板130与离型层132。切割制程可自相邻的封装区分割封装区70a，以自封装区70a形成切割的封装构件150。切割制程可自晶圆70的切割部分形成中介层110。切割制程可使中介层110与密封剂96的外侧侧壁实质上横向相邻(在制程变数中)。
81.图10至13显示贴合封装构件150至封装基板200所用的接合制程，其为集成电路封装250的组装的一部分。在接合之前，封装构件150暂时贴合至封装载板130，而封装基板200暂时贴合至基板载板220。接着进行其余的接合制程，而每一构件更牢固地位于个别载板中。
82.在图10中，可施加助焊剂126至封装构件150的导电连接物106。可施加助焊剂126
至与导电连接物106相邻的凸块下金属化层104的部分。在一些实施例中，施加助焊剂126的方法为助焊剂浸入制程，其中封装构件150的导电连接物106浸入含有液态助焊剂126的容器。施加助焊剂126的方法亦可采用喷墨、喷涂、刷涂、注射、原子化助焊剂126至导电连接物106上、或另一施加制程。举例来说，助焊剂126可为环氧化合物、聚酰亚胺、或其他合适材料。在一些实施例中，助焊剂126可作为化学清洁剂，其于焊料再流动制程之前或之中，有助于避免导电连接物106与凸块下金属化层104氧化，或移除导电连接物106与凸块下金属化层104的氧化物。助焊剂126所用的助焊剂材料可分为三个种类：松香助焊剂、水溶助焊剂、与不需清理的助焊剂。松香助焊剂可为弱酸性且在低温下(如60℃至70℃)软化，且在高温下(如高于100℃)变成液体。水溶性助焊剂的组成可为高腐蚀性材料。不需清理的助焊剂的组成材料，在接合制程之后不需移除。在一些实施例中，助焊剂126包括多种酸悬浮于醇类基底中的悬浮液体。如图所示，助焊剂126可形成层状物于每一导电连接物106周围。在一些实施例中，助焊剂126的层状物亦可围绕一些凸块下金属化层104的部分。
83.在图11中，提供封装基板200以贴合至基板载板220。可提供已贴合至基板载板220的封装基板200。在一些实施例中，封装基板200暂时接合至基板载板220，且后续接合封装构件150(贴合至封装载板130)至封装基板200以形成集成电路封装250时可存在基板载板220，以减少封装基板200及/或封装构件150中可能发生的翘曲或膨胀。
84.封装基板200包括基板核心202，其组成可为半导体材料如硅、锗、钻石、或类似物。亦可改用化合物材料如硅锗、碳化硅、砷化镓、砷化铟、磷化铟、碳化硅锗、磷砷化镓、磷化镓铟、上述的组合、或类似物。此外，基板核心202可为绝缘层上半导体基板。一般而言，绝缘层上半导体基板包括半导体材料层如外延硅、锗、硅锗、绝缘层上硅、或上述的组合。在一实施例中，基板核心202可为绝缘核心如玻璃纤维强化树脂核心。核心材料的一例为玻璃纤维树脂如fr4。其他核心材料可包括双马来酰亚胺-三嗪树脂，或改为其他印刷电路板材料或膜。积层膜如味之素积层膜或其他积层可用于基板核心202。
85.基板核心202可包括主动装置与被动装置(未图示)。装置如晶体管、电容器、电阻、上述的组合、或类似物可用于产生系统设计所需的结构与功能。装置的形成方法可采用任何合适方法。
86.基板核心202亦可包括金属化层与通孔(未图示)，以及接合垫204位于金属化层与通孔上。金属化层可形成于主动装置与被动装置上，且可设计以连接多种装置而形成功能电路。金属化层可为交错的介电材料层(如低介电常数的介电材料)与导电材料层(如铜)，其具有通孔内连线导电材料层，且可由任何合适制程(如沉积、镶嵌、双镶嵌、或类似制程)形成。在一些实施例中，基板核心202实质上不具有主动与被动装置。
87.基板载板220可由沿着封装基板200的离型层贴合至封装基板200。离型层222的组成可为聚合物为主的材料，在制程之后可自封装基板200一起移除基板载板220与离型层222。在一些实施例中，基板载板220为基板如基体半导体或玻璃基板。在一些实施例中，离型层222为激光及/或热离型材料，其于照射特定波长的光及/或加热时失去其粘着特性，比如光热转换离型涂层。举例来说，离型层222可包括环氧化合物、聚酰亚胺、丙烯酸、或类似物于醋酸酯及/或醇类溶剂中，或其他合适材料。举例来说，离型层222的组成可为丙烯酸于溶剂(1-甲氧基-2-丙基醋酸酯与2-丁氧基乙醇)中的混合物，如3m tm为光热转换特性所制造。
88.如上所述，封装基板200与封装构件150的单元(如集成电路装置80、密封剂96、与晶圆70)之间的热膨胀系数不同，在接合制程时可能造成翘曲。在一些实施例中，封装基板200的有效热膨胀系数为12ppm/k至20ppm/k。举例来说，可选择基板载板220，使其有效热膨胀系数在封装基板200的热膨胀系数的范围之内。一些实施例选择基板载板220，使其有效热膨胀系数在封装基板200的有效热膨胀系数+/-10％至40％的范围之内。其他实施例选择基板载板220，使其热膨胀系数在封装载板130的热膨胀系数+/-5％之内。基板载板220与封装载板130的热膨胀系数可相同、类似、或不同。基板载板220的热膨胀系数可在封装载板130的热膨胀系数+/-50％之内。在一些实施例中，封装基板200的有效热膨胀系数大于基板载板220的热膨胀系数，而基板载板的热膨胀系数可与封装载板130的热膨胀系数类似(比如大于封装构件150的有效热膨胀系数)。
89.如图11所示，可施加助焊剂226于封装基板200的接合垫204上。在一些实施例中，可采用喷墨、喷涂、或另一施加制程(比如搭配助焊剂126说明的任何上述施加制程)，以施加助焊剂226至封装基板200的露出表面(如接合垫204)上。举例来说，助焊剂226可为搭配助焊剂126说明的任何上述材料，且助焊剂226与助焊剂126的材料可相同或不同。在一些实施例中，助焊剂226可作为化学清洁剂，有助于在焊料再流动制程之前与之中避免氧化接合垫204、凸块下金属化层104、与导电连接物106，或自接合垫204、凸块下金属化层104、与导电连接物106移除氧化物(如原生氧化物)。在一些实施例中，减少或避免这些氧化部分可改善导电连接物106与接合垫204的再流动，以改善导电连接物106与接合垫204之间的混合与接合。助焊剂226的厚度可为1微米至1000微米。如图所示，助焊剂226可形成连续区于接合垫204与基板核心202上。虽然图式中的封装基板200的中心区上的助焊剂226的厚度大于周边区上的助焊剂226的厚度，一些实施例中的助焊剂在中心区与周边区上可具有相同或一致的厚度。在一些实施例中(未图示)，助焊剂226可形成于一或多个接合垫204上的不连续区中。此外在一些实施例中(未图示)，只施加助焊剂126与助焊剂226之一者至封装构件150或封装基板200。
90.在图12中，封装构件150接合至封装基板200。在一些实施例中，接合封装构件150至封装基板200的方法包括将封装构件150置于封装基板200上的所需位置中，进行热制程与冷却制程以再流动并再固化导电连接物106的焊料，适情况自结构冲洗助焊剂126与助焊剂226，并形成底填层206于导电连接物106周围。
91.举例来说，可将封装构件150置于封装基板200上，且封装构件150的导电连接物106对准封装基板200的对应接合垫204。可采用取放工具将封装构件150置于封装基板200上。封装构件150的导电连接物106上的助焊剂126与封装基板200的接合垫204上的助焊剂226有助于维持封装构件150的位置。如此一来，可更精确地调整封装基板200上的封装构件150的位置与方向。
92.接着使导电连接物106如焊料再流动，以贴合凸块下金属化层104至接合垫204。如上所述，助焊剂126及/或助焊剂226在再流动制程时，可维持封装构件150位于封装基板200上。导电连接物106连接封装构件150(含有内连线结构74的金属化层)至封装基板200(含有基板核心202中的金属化层)。因此封装基板200电性连接至集成电路装置80。一些实施例在封装构件150嵌置到封装基板200上之前，被动装置(如表面嵌置装置，未图示)可贴合至封装构件150(如贴合至凸块下金属化层104)。在这些实施例中，被动装置可与导电连接物106
贴合至封装构件150的相同表面。在一些实施例中，被动装置(如表面嵌置装置，未图示)可贴合至封装基板200(如贴合至接合垫204)。
93.为了使导电连接物106的材料如焊料再流动，可加热封装构件150与封装基板200至合适温度以再流动导电连接物106的材料。在一些实施例中，加热导电连接物106到220℃至260℃并历时0.01秒至5分钟。一旦进行再流动，导电连接物106可与接合垫204形成较大的物理接触面积。之后可冷却结构至适当温度，以再固化导电连接物106。在一些实施例中，导电连接物106可冷却至小于或等于180℃。可视情况采用水及/或其他合适的化学剂或热，以自结构冲洗或移除助焊剂126与助焊剂226。在一些实施例中，移除助焊剂(或清洁)的步骤可关于喷涂溶剂、施加去离子水、加热、与干燥集成电路封装250。在一些实施例中，助焊剂126与助焊剂226的保留部分可保留并作为底填层。
94.如图12所示的一些实施例，底填层206形成于封装构件150与封装基板200之间，以围绕导电连接物106与凸块下金属化层104。底填层206的形成方法可为贴合封装构件150之后的毛细流动制程，或贴合封装构件150之前的合适沉积方法。底填层206可为自封装基板200延伸至封装构件150的中介层110(如绝缘层102)的连续材料。
95.在图13中，进行载板分离制程以自封装构件150(含密封剂96、第一集成电路装置80a、与第二集成电路装置80b)分离封装载板130，进而完成集成电路封装250。在封装载板130经由离型层132贴合至封装构件150的实施例中，分离步骤包括投射光如激光或紫外光于离型层132上，使离型层132在光热下分解而可移除封装载板130。在封装载板130以真空或压力靠向封装构件150的实施例中，释放这些力有助于自封装构件150移除封装载板130。
96.此外，可进行载板分离以自封装基板200分离基板载板220。在基板载板220经由离型层222贴合至封装基板200的实施例中，分离步骤包括投射光如激光或紫外光于离型层222上，使离型层222在光热下分解而可移除基板载板220。在封装基板200以真空或压力靠向基板载板220的实施例中，释放这些力有助于自封装基板200移除基板载板220。
97.在形成集成电路封装250的接合制程之前贴合封装载板130与基板载板220，可达多种优点。举例来说，接合制程往往造成集成电路封装250的翘曲与膨胀，其部分原因为封装基板200具有较大且平坦的尺寸。此外，第一集成电路装置80a、第二集成电路装置80b、密封剂96、与封装基板200具有多种热膨胀系数如上述，亦可能造成翘曲与膨胀。具体而言，若第一集成电路装置80a、第二集成电路装置80b、密封剂96、晶圆70、及/或封装基板200的热膨胀系数彼此不同，则接合制程所含的一或多道热制程可能造成一些构件的膨胀程度大于其他构件的膨胀程度。封装载板130与基板载板220的存在，可减少封装基板200及/或封装构件150中的翘曲。具体而言，贴合基板载板220与封装载板130，可分别确保封装基板200与封装构件150维持平坦且沿着基板载板220牢固地位于适当位置。
98.如图所示，不论在移除封装载板130与基板载板220之前或之后，集成电路封装250具有一些翘曲。然而如上所述，贴合封装载板130至封装构件150以及贴合基板载板220至封装基板200以用于接合制程，可减少封装构件150及/或封装基板200的翘曲。导电连接物106的高度差异(比如自接合垫204量测到凸块下金属化层104)可表示集成电路封装250中的一些翘曲或弯曲程度。以图12为例，在移除封装载板130与基板载板220之前，导电连接物106的最小高度与最大高度之间的高度差异可小于或等于150微米。移除封装载板130及/或基板载板220之后可量测到额外翘曲或弯曲，因为不再具有这些结构支撑。如此一来如图13所
示，移除封装载板130及/或基板载板220之后，导电连接物106的最小高度与最大高度之间的高度差异δh2小于或等于10微米。值得注意的是，虽然量测到更多翘曲或弯曲而使高度差异自δh1增加到δh2，接合制程时存在的封装载板130与基板载板220可减少预期的翘曲程度，进而减少自δh1增加到δh2的增加量。
99.额外指标可进一步指出集成电路封装250的一或多个部分中的翘曲或弯曲。这些部分的平坦度差异可表示集成电路封装250中的一些翘曲或弯曲等级。举例来说，
100.封装基板200的下表面(如基板核心202)所量测到的平坦度差异δf1可小于或等于50微米。此外，中介层110的下表面(如基板72及/或绝缘层102，若存在)所量测到的平坦度差异δf2可小于或等于120微米。此外，密封剂96的上表面所量测到的平坦度差异δf3可小于或等于120微米。接合制程时存在的封装载板130与基板载板220，可减少平坦度差异δf1、δf2、及δf3。
101.虽然未图示，可对集成电路封装250进行其他制程。举例来说，在移除封装载板130之后，亦可视情况在移除基板载板220之后进行其他制程。举例来说，可贴合额外结构如散热器至封装构件150。在一些实施例中，额外制程可包括切割封装基板200。
102.在接合晶圆上芯片构件(如封装构件150)至基板(如封装基板200)以形成基板上晶圆上芯片封装时，可采用上述封装载板130与基板载板220以减少翘曲。可由类似方式采用载板于其他种类的覆晶接合制程中。图14是一些实施例中，制造集成电路封装250的中间阶段的剖视图。在此实施例中，采用晶圆载板120与芯片载板140的方式，与接合第一集成电路装置80a至晶圆70以形成晶圆上芯片构件(如封装构件150)时采用封装载板130与基板载板220的方式类似。在图14的制程步骤之后，可进行上述的合适制程步骤以完成集成电路封装250。
103.在图14中，形成封装构件150的方法包括贴合第一集成电路装置80a至芯片载板140，以在后续贴合第一集成电路装置80a至晶圆70时减少第一集成电路装置80a的翘曲或膨胀。举例来说，芯片载板140可经由离型层142贴合至第一集成电路装置80a。离型层142的组成可为聚合物为主的材料，在制程之后可自结构一起移除芯片载板140与离型层142。在一些实施例中，芯片载板140为基板如基体半导体或玻璃基板。在一些实施例中，离型层142为激光及/或热离型材料，其于照射特定波长的光及/或加热时失去其粘着特性，比如光热转换离型涂层。举例来说，离型层142可包括环氧化合物、聚酰亚胺、丙烯酸、或类似物于醋酸酯及/或醇类溶剂中，或其他合适材料。举例来说，离型层142的组成可为丙烯酸于溶剂(1-甲氧基-2-丙基醋酸酯与2-丁氧基乙醇)中的混合物，如3m tm为光热转换特性所制造。在一些实施例中(未图示)，采用真空或压力密封而非离型层142，使第一集成电路装置80a靠向芯片载板140。
104.此外，晶圆70贴合至晶圆载板120，以在后续制程步骤时避免或减少晶圆70的翘曲或膨胀。举例来说，晶圆载板120可由离型层122贴合至晶圆70的背侧70b(晶圆70的背侧70b与晶圆70的前侧70f相对)。离型层122的组成可为聚合物为主的材料，且在制程之后可自结构一起移除晶圆载板120与离型层122。在一些实施例中，晶圆载板120为基板如基体半导体或玻璃基板。在一些实施例中，离型层122为激光及/或热离型材料，其于照射特定波长的光及/或加热时失去其粘着特性，比如光热转换离型涂层。举例来说，离型层122可包括环氧化合物、聚酰亚胺、丙烯酸、或类似物于醋酸酯及/或醇类溶剂中，或其他合适材料。举例来说，
离型层122的组成可为丙烯酸于溶剂(1-甲氧基-2-丙基醋酸酯与2-丁氧基乙醇)中的混合物，如3m tm为光热转换特性所制造。在一些实施例中(未图示)，采用真空或压力密封而非离型层122，使晶圆70靠向晶圆载板120。
105.在贴合第一集成电路装置80a至芯片载板140，并贴合晶圆70至晶圆载板120之后，可接合第一集成电路装置80a至晶圆70。接合第一集成电路装置80a至晶圆70的方法可包括将第一集成电路装置80a置于晶圆70上，并使导电连接物82再流动。接着可移除芯片载板140与晶圆载板120。移除晶圆载板120与芯片载板140的制程，可与前述移除封装载板130与基板载板220的制程类似(见图12及图13)。
106.芯片载板140贴合至第一集成电路装置80a以及晶圆载板120贴合至晶圆70，在接合制程时可减少第一集成电路装置80a的翘曲。然而接合制程之后可发现一些翘曲或弯曲。举例来说，导电连接物82的高度的最小值与最大值之间的差异可小于或等于15微米。此外，第一集成电路装置80a的顶侧或底侧的平坦度差异可小于或等于60微米。
107.实施例可达一些优点。贴合封装载板130与基板载板220至封装构件150与封装基板200以用于接合制程，可最小化构件可能发生的翘曲。具体而言，构件之间不同的热膨胀系数与再流动和重新固化焊料材料的加热与冷却制程结合，往往导致封装构件150及/或封装基板200中的单元膨胀和收缩程度不同。接合制程时的载板所提供的稳定性减少可能发生的翘曲。此外，在接合一或多个集成电路装置80至晶圆70以形成封装构件150时，可类似地采用载板以达类似优点。这些例子中减少翘曲，造成集成电路封装250的组装效果增加，且改善封装的牢固性与可信度。
108.在一实施例中，集成电路封装的形成方法包括：贴合第一载板至封装构件，且封装构件包括：中介层；第一半导体裸片，贴合至中介层的第一侧；第二半导体裸片，贴合至中介层的第一侧；密封剂，密封第一半导体裸片与第二半导体裸片；以及多个导电连接物，贴合至中介层的第二侧；贴合第二载板至封装基板，封装基板包括多个接合垫；当第一载板贴合至封装构件且第二载板贴合至封装基板时，使导电连接物再流动以接合封装构件的导电连接物至封装基板的接合垫；移除第一载板；以及移除第二载板。在另一实施例中，移除第一载板与第二载板之后，导电连接物的高度差异小于10微米。在另一实施例中，接合导电连接物至接合垫的步骤包括：形成第一助焊剂于导电连接物上；形成第二助焊剂于接合垫上；对准封装构件与封装基板；以及施加热以再流动导电连接物。在另一实施例中，第一半导体裸片、第二半导体裸片、与密封剂的热膨胀系数不同。在一些实施例中，第二载板与第一载板的热膨胀系数不同。在另一实施例中，方法更包括：贴合第三载板至第一半导体裸片；贴合第四载板至中介层；当第三载板贴合至第一半导体裸片且第四载板贴合至中介层时，接合第一半导体裸片至中介层；移除第三载板；以及移除第四载板。在另一实施例中，贴合第一载板至封装构件的步骤包括暂时接合沿着第一载板的第一离型层至封装构件。在另一实施例中，封装基板贴合至第二载板的方法采用真空密封。
109.在一实施例中，集成电路封装的形成方法包括：施加第一助焊剂至封装构件的多个导电连接物，封装构件贴合至封装载板，且封装构件包括：中介层；第一半导体裸片，接合至中介层；以及第二半导体裸片，接合至中介层且与第一半导体裸片横向相邻；施加第二助焊剂至封装基板的多个接合垫，且封装基板贴合至基板载板；对准导电连接物与接合垫；以及使导电连接物再流动，其中使导电连接物再流动之后的导电连接物的高度差异小于或等
于10微米。在另一实施例中，方法更包括在对准导电连接物至接合垫的步骤之前，贴合封装构件至封装载板；以及贴合封装基板至基板载板。在另一实施例中，方法更包括使导电连接物再流动之后，移除该封装载板；以及移除基板载板。在另一实施例中，移除封装载板与基板载板即增加导电连接物的高度差异，且移除封装载板与基板载板之后的导电连接物的高度差异小于或等于10微米。在另一实施例中，第一半导体裸片包括逻辑裸片，而第二半导体裸片包括存储器裸片。在另一实施例中，施加第一助焊剂的步骤包括将封装构件浸入第一助焊剂，而施加第二助焊剂的步骤包括喷涂或喷墨第二助焊剂到接合垫上。在另一实施例中，第一半导体裸片与第二半导体裸片的热膨胀系数不同。
110.在一实施例中，集成电路封装的形成方法包括：贴合多个半导体裸片至中介层的第一侧；形成密封剂于半导体裸片周围；贴合第一载板于半导体裸片与密封剂上；薄化中介层的第二侧以露出导电通孔；形成多个导电连接物于导电通孔上；接合导电连接物至封装基板的多个接合垫，且在接合时的封装基板贴合至第二载板，其中接合导电连接物之后的导电连接物具有第一高度差异；以及移除第一载板与第二载板，其中移除第一载板与第二载板之后的导电连接物具有第二高度差异，且第二高度差异大于第一高度差异。在另一实施例中，第二高度差异小于或等于10微米。在另一实施例中，移除第一载板与第二载板即增加中介层的平坦度差异。在另一实施例中，方法更包括将导电连接物浸入助焊剂材料。在另一实施例中，接合导电连接物的步骤包括：将中介层置于封装基板上，且助焊剂材料接触接合垫；使导电连接物再流动；再固化导电连接物；以及沉积底填层于导电连接物周围。
111.上述实施例的特征有利于本技术领域中具有通常知识者理解本公开。本技术领域中具有通常知识者应理解可采用本公开作基础，设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中具有通常知识者亦应理解，这些等效置换并未脱离本公开精神与范畴，并可在未脱离本公开的精神与范畴的前提下进行改变、替换、或更动。

技术特征：
1.一种集成电路封装的形成方法，包括：贴合一第一载板至一封装构件，且该封装构件包括：一中介层；一第一半导体裸片，贴合至该中介层的第一侧；一第二半导体裸片，贴合至该中介层的第一侧；一密封剂，密封该第一半导体裸片与该第二半导体裸片；以及多个导电连接物，贴合至该中介层的第二侧；贴合一第二载板至一封装基板，该封装基板包括多个接合垫；当该第一载板贴合至该封装构件且该第二载板贴合至该封装基板时，使所述多个导电连接物再流动以接合该封装构件的所述多个导电连接物至该封装基板的所述多个接合垫；移除该第一载板；以及移除该第二载板。2.如权利要求1所述的集成电路封装的形成方法，其中移除该第一载板与该第二载板之后，所述多个导电连接物的高度差异小于10微米。3.如权利要求1所述的集成电路封装的形成方法，其中接合所述多个导电连接物至所述多个接合垫的步骤包括：形成一第一助焊剂于所述多个导电连接物上；形成一第二助焊剂于所述多个接合垫上；对准该封装构件与该封装基板；以及施加热以再流动所述多个导电连接物。4.如权利要求1所述的集成电路封装的形成方法，其中该第一半导体裸片、该第二半导体裸片、与该密封剂的热膨胀系数不同。5.一种集成电路封装的形成方法，包括：施加一第一助焊剂至一封装构件的多个导电连接物，该封装构件贴合至一封装载板，且该封装构件包括：一中介层；一第一半导体裸片，接合至该中介层；以及一第二半导体裸片，接合至该中介层且与该第一半导体裸片横向相邻；施加一第二助焊剂至一封装基板的多个接合垫，且该封装基板贴合至一基板载板；对准所述多个导电连接物与所述多个接合垫；以及使所述多个导电连接物再流动，其中使所述多个导电连接物再流动之后的所述多个导电连接物的高度差异小于或等于10微米。6.如权利要求5所述的集成电路封装的形成方法，更包括在对准所述多个导电连接物至所述多个接合垫的步骤之前，贴合该封装构件至该封装载板；以及贴合该封装基板至该基板载板。7.如权利要求6所述的集成电路封装的形成方法，更包括使所述多个导电连接物再流动之后，移除该封装载板；以及移除该基板载板。
8.一种集成电路封装的形成方法，包括：贴合多个半导体裸片至一中介层的第一侧；形成一密封剂于所述多个半导体裸片周围；贴合一第一载板于所述多个半导体裸片与该密封剂上；薄化该中介层的第二侧以露出多个导电通孔；形成多个导电连接物于所述多个导电通孔上；接合所述多个导电连接物至一封装基板的多个接合垫，且在接合时的该封装基板贴合至一第二载板，其中接合所述多个导电连接物之后的所述多个导电连接物具有一第一高度差异；以及移除该第一载板与该第二载板，其中移除该第一载板与该第二载板之后的所述多个导电连接物具有一第二高度差异，且该第二高度差异大于该第一高度差异。9.如权利要求8所述的集成电路封装的形成方法，其中该第二高度差异小于或等于10微米。10.如权利要求8所述的集成电路封装的形成方法，其中移除该第一载板与该第二载板即增加该中介层的平坦度差异。

技术总结
集成电路封装的形成方法包括：贴合第一载板至封装构件，且封装构件包括：中介层；第一半导体裸片，贴合至中介层的第一侧；第二半导体裸片，贴合至中介层的第一侧；密封剂，密封第一半导体裸片与第二半导体裸片；以及多个导电连接物，贴合至中介层的第二侧；贴合第二载板至封装基板，封装基板包括多个接合垫；当第一载板贴合至封装构件且第二载板贴合至封装基板时，使导电连接物再流动以接合封装构件的导电连接物至封装基板的接合垫；移除第一载板；以及移除第二载板。及移除第二载板。及移除第二载板。


技术研发人员：曹佩华 郭建利 刘国洲
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：2023.05.15
技术公布日：2023/10/11