选通管材料、选通管及其制备方法、存储器

1.本技术实施例涉及存储技术领域，并且更具体地，涉及一种选通管材料、选通管及其制备方法、存储器。


背景技术：

2.选通管作为一种开关器件，可以应用于存储器中，以实现存储单元的选通。选通管的选通原理为：利用电学信号控制选通管的开关，当施加电学信号于选通管时，选通管材料由高阻态向低阻态转变，选通管处于开启状态；当撤去电学信号时，选通管材料又由低阻态转变成高阻态，选通管处于关闭状态。
3.目前，在选通管材料方面研究较多的是gese化合物，但该选通管材料存在开态电流较小、热稳定性较低、开关比较小、阈值电压较高等问题。


技术实现要素：

4.本技术实施例提供一种选通管材料、选通管及其制备方法、存储器，用于解决目前选通管材料所存在的开态电流较小、热稳定性较低、开关比较小、阈值电压较高等问题。
5.第一方面，提供了一种选通管材料，该选通管材料的化学通式为ga
x
se
ym100-x-y
，其中，m为掺杂材料，x、y为元素的原子百分比，且15≤x≤65，35≤y≤85，0≤100-x-y≤30。
6.应理解，ga
x
se
ym100-x-y
化合物为非晶态化合物。
7.本技术实施例所提供的选通管材料为ga
x
se
ym100-x-y
化合物，其中，原子ga主要为4配位，可以形成占比较多的以ga原子为中心的四面体结构，从而使得该非晶态化合物(即该选通管材料)的热稳定性较高；而且，也正是由于ga在非晶态体系中主要形成四面体，会产生缺陷态，进而导致更多的可动载流子，当选通管开启后，载流子数量越多，使得选通管材料的开态电流较大；另外，实验数据表明，本技术实施例所提供的选通管材料还具有开关比较大、阈值电压较低的优势。综上，本技术实施例所提供的选通管材料具有开态电流较大、热稳定性较高、开关比较大、阈值电压较低的优势。
8.结合第一方面，在第一方面的某些实现方式中，在该ga
x
se
ym100-x-y
中，30≤x≤55，45≤y≤60，0≤100-x-y≤15。
9.结合第一方面，在第一方面的某些实现方式中，该掺杂材料包括元素c、b、si、al、as、bi、sb、n、in中的任意一种或多种。
10.在本技术实施例中，掺杂材料的引入能够进一步调控改善选通管材料的开态电流、热稳定性、开关比、阈值电压等性能，从而能够满足开发高性能选通管的需求。
11.结合第一方面，在第一方面的某些实现方式中，该掺杂材料通过多靶共溅射、贴片溅射、离子注入或热扩散中任意一种方式引入。
12.具体地，可以先形成主体ga
x
sey，然后采用多靶共溅射、贴片溅射、离子注入或热扩散等中的任意一种方式将掺杂材料引入到主体ga
x
sey中，从而形成ga
x
se
ym100-x-y
。
13.结合第一方面，在第一方面的某些实现方式中，该ga
x
se
ym100-x-y
采用蒸镀法、溅射
法、原子层沉积法、化学气相沉积法、脉冲激光沉积法、分子束外延法中任意一种方式制备。
14.具体地，可以直接根据化学通式ga
x
se
ym100-x-y
中不同元素的配比，采用蒸镀法、溅射法、原子层沉积法、化学气相沉积法、脉冲激光沉积法、分子束外延法等中任意一种方式制备出ga
x
se
ym100-x-y
。
15.结合第一方面，在第一方面的某些实现方式中，该选通管材料在电信号操作下发生高阻态到低阻态的瞬时转变，且在撤去电信号操作时瞬时自发返回高阻态。
16.第二方面，提供了一种选通管，其特征在于，包括：底电极层、位于该底电极层上的选通管材料层以及位于该选通管材料层上的顶电极层，其中，该选通管材料层的选通管材料的化学通式为ga
x
se
ym100-x-y
，其中，m为掺杂材料，x、y为元素的原子百分比，且15≤x≤65，35≤y≤85，0≤100-x-y≤30。
17.本技术实施例所提供的选通管的选通管材料层的选通管材料为ga
x
se
ym100-x-y
化合物，其中，原子ga主要为4配位，可以形成占比较多的以ga原子为中心的四面体结构，从而使得该非晶态化合物(即该选通管材料)的热稳定性较高；而且，也正是由于ga在非晶态体系中主要形成四面体，会产生缺陷态，进而导致更多的可动载流子，当选通管开启后，载流子数量越多，使得选通管材料的开态电流较大；另外，实验数据表明，本技术实施例所提供的选通管材料还具有开关比较大、阈值电压较低的优势。综上，该选通管材料具有开态电流较大、热稳定性较高、开关比较大、阈值电压较低的优势，进而使得基于该选通管材料开发的选通管也具有开态电流较大、热稳定性较高、开关比较大、阈值电压较低的优势。
18.结合第二方面，在第二方面的某些实现方式中，在该ga
x
se
ym100-x-y中，30≤x≤55，45≤y≤60，0≤100-x-y≤15。
19.结合第二方面，在第二方面的某些实现方式中，该掺杂材料包括元素c、b、si、al、as、bi、sb、n、in中的任意一种或多种。
20.结合第二方面，在第二方面的某些实现方式中，该底电极层的材料包括氮化钛、银、钛、金、铂、铜、铝和钨中的任意一种或多种，该底电极层的厚度为100-150nm。
21.结合第二方面，在第二方面的某些实现方式中，该顶电极层的材料包括氮化钛、银、钛、金、铂、铜、铝和钨中的任意一种或多种，该顶电极层的厚度为50-100nm。
22.结合第二方面，在第二方面的某些实现方式中，该选通管材料层的厚度为10-100nm。
23.第三方面，提供了一种选通管的制备方法，包括：形成底电极层；在该底电极层上形成选通管材料层，该选通管材料层的选通管材料的化学通式为ga
x
se
ym100-x-y
，其中，m为掺杂材料，x、y为元素的原子百分比，且15≤x≤65，35≤y≤85，0≤100-x-y≤30；在该选通管材料层上形成顶电极层。
24.本技术在制备选通管的选通管材料层时，采用的选通管材料为ga
x
se
ym100-x-y
化合物，其中，原子ga主要为4配位，可以形成占比较多的以ga原子为中心的四面体结构，从而使得该非晶态化合物(即该选通管材料)的热稳定性较高；而且，也正是由于ga在非晶态体系中主要形成四面体，会产生缺陷态，进而导致更多的可动载流子，当选通管开启后，载流子数量越多，使得选通管材料的开态电流较大；另外，实验数据表明，本技术实施例所提供的选通管材料还具有开关比较大、阈值电压较低的优势。综上，该选通管材料具有开态电流较大、热稳定性较高、开关比较大、阈值电压较低的优势，进而使得基于该选通管材料开发的
选通管也具有开态电流较大、热稳定性较高、开关比较大、阈值电压较低的优势。
25.结合第三方面，在第三方面的某些实现方式中，在该ga
x
se
ym100-x-y
中，30≤x≤55，45≤y≤60，0≤100-x-y≤15。
26.结合第三方面，在第三方面的某些实现方式中，该掺杂材料包括元素c、b、si、al、as、bi、sb、n、in中的任意一种或多种。
27.结合第三方面，在第三方面的某些实现方式中，形成该底电极层、该选通管材料层、该顶电极层的方法包括蒸镀法、溅射法、原子层沉积法、化学气相沉积法、脉冲激光沉积法、分子束外延法中的任意一种。
28.第四方面，提供了一种存储芯片，包括多个存储单元和多个如第二方面或第二方面中任一可能实现方式中的选通管，每个存储单元对应一个选通管。
29.可选地，存储芯片可以为二维存储芯片，也可以为三维存储芯片。
30.第五方面，提供了一种存储器，包括：如第四方面所述的存储芯片；控制器，用于对存储芯片中的数据进行读写操作。
31.第六方面，提供了一种电子设备，包括如第五方面所述的存储器。可选地，该电子设备例如可以包括台式电脑、笔记本电脑、智能手机、平板电脑、个人数字助理(personal digital assistant，pda)、可穿戴设备、智能音箱、电视、无人机、车辆、车载装置(例如车机、车载电脑、车载芯片等)或机器人等等。
附图说明
32.图1是本技术实施例提供的一种存储器的示例图。
33.图2是本技术实施例提供的一种三维存储芯片的局部示例图。
34.图3是本技术实施例提供的一种选通管的结构示例图。
35.图4是本发明实施例提供的一种选通管的制备方法的流程示例图。
36.图5是本技术实施例提供的一种选通管材料ga
50
se
50
的r-t示例图。
37.图6是本技术实施例提供的一种选通管材料ga
50
se
50
的电压-电流曲线示例图。
38.图7是本技术实施例提供的一种选通管材料ga
50
se
50
中原子的配位分布示例图。
39.图8是本技术实施例提供的一种4配位ga原子的局部结构序参数的分布示例图。
40.图9是本技术实施例提供的一种以ga原子为中心的四面体结构分布示例图。
具体实施方式
41.下面将结合附图，对本技术实施例中的技术方案进行描述。
42.首先需要说明的是，本技术实施例所提供的选通管可以应用于存储技术领域，以实现存储单元的选通；也可以应用于其他电路技术领域(例如，集成电路技术领域)，以实现电路的开启和关闭。为便于描述，下文以应用于存储技术领域为例进行介绍。
43.图1是本技术实施例提供的一种存储器的示例图。如图1所示，该存储器100包括控制器110和存储芯片120。其中，存储芯片120包括多个存储单元，控制器110与存储芯片120中的每个存储单元之间可以相互通信，控制器110可以包括行译码器、放大器、列译码器以及其他控制电路等，从而，控制器110可以控制每个存储单元的读写操作以及其他操作。例如，控制器110可以在每个存储单元中写入数据；再例如，控制器110可以从每个存储单元中
读取数据。
44.在存储芯片120中，通常需要采用具有开关性能的选通管对存储单元进行选通。下面以图2所示的三维存储芯片121为例对存储芯片的结构进行示例性介绍。图2是本技术实施例提供的一种三维存储芯片的局部示例图。如图2所示，该三维存储芯片121包括选通管10阵列和存储单元20阵列，其中，选通管阵列中的选通管与存储单元阵列中的存储单元一一对应串联连接，存储单元20可以是相变存储单元、阻变存储单元、磁存储单元或铁电存储单元等，本技术对此不做限定。应理解，图2所示三维存储芯片仅为示例，在实际操作中，也可以包括更多或更少的单元或模块，不做限定。
45.目前在选通管材料方面研究较多的是gese化合物，但该选通管材料存在开态电流较小(5
×
10-4
a)、热稳定性较低(结晶温度为350℃)、开关比较小(103)、阈值电压较高(大于4v)等问题。
46.基于此，本技术实施例提供了一种选通管材料，该选通管材料的化学通式为ga
x
se
ym100-x-y
，其中，m为掺杂材料，x、y为元素的原子百分比，且15≤x≤65，35≤y≤85，0≤100-x-y≤30。
47.需要说明的是，ga
x
se
ym100-x-y
中可以包括掺杂材料m(即0＜100-x-y≤30)，也可以不包括掺杂材料m(即100-x-y＝0，也即x+y＝100)，不做限定。示例性地，ga
x
se
ym100-x-y可以为：ga
15
se
85
、ga
65
se
35
、ga
25
se
75
、ga
40
se
60
、ga
50
se
50
、ga
60
se
40
等；也可以为：ga
15
se
80
m5、ga
60
se
35
m5、ga
20
se
70m10
、ga
40
se
50m10
、ga
50
se
35m15
、ga
40
se
40m20
、ga
35
se
35m30
、ga
25
se
45m30
等，本技术对此不做限定。
48.优选地，在ga
x
se
ym100-x-y
中，30≤x≤55，45≤y≤60，0≤100-x-y≤15。示例性地，ga
x
se
ym100-x-y
可以为：ga
40
se
60
、ga
55
se
45
、ga
50
se
50
、ga
45
se
55
等；也可以为：ga
30
se
60m10
、ga
30
se
55m15
、ga
35
se
60
m5、ga
40
se
50m10
、ga
45
se
45m10
、ga
45
se
50
m5、ga
50
se
45
m5等，本技术对此不做限定。
49.应理解，ga
x
se
ym100-x-y
化合物为非晶态化合物。
50.本技术实施例所提供的选通管材料为ga
x
se
ym100-x-y
化合物，其中，原子ga主要为4配位，可以形成占比较多的以ga原子为中心的四面体结构，从而使得该非晶态化合物(即该选通管材料)的热稳定性较高；而且，也正是由于ga在非晶态体系中主要形成四面体，会产生缺陷态，进而导致更多的可动载流子，当选通管开启后，载流子数量越多，使得选通管材料的开态电流较大；另外，实验数据表明，本技术实施例所提供的选通管材料还具有开关比较大、阈值电压较低的优势。综上，本技术实施例所提供的选通管材料具有开态电流较大、热稳定性较高、开关比较大、阈值电压较低的优势。
51.可选地，掺杂材料m包括但不限于元素c、b、si、al、as、bi、sb、n、in等中的任意一种或多种。
52.示例性地，若掺杂材料m为as，则上述选通管材料的化学通式可以表示为ga
x
seyas
100-x-y
，若掺杂材料m为as和bi，则上述选通管材料的化学通式可以表示为ga
x
sey(asbi)
100-x-y
；若掺杂材料m为as、bi和sb，则上述选通管材料的化学通式可以表示为ga
x
sey(asbisb)
100-x-y
。
53.可选地，掺杂材料m可以通过多靶共溅射、贴片溅射、离子注入或热扩散等中任意一种方式引入。具体地，可以先形成主体ga
x
sey，然后采用多靶共溅射、贴片溅射、离子注入
或热扩散等中的任意一种方式将掺杂材料引入到主体ga
x
sey中，从而形成ga
x
se
ym100-x-y
。
54.在本技术实施例中，掺杂材料的引入能够进一步调控改善选通管材料的开态电流、热稳定性、开关比、阈值电压等性能。
55.可选地，ga
x
se
ym100-x-y
可以采用蒸镀法、溅射法、原子层沉积法、化学气相沉积法、脉冲激光沉积法、分子束外延法等中任意一种方式制备。
56.具体地，可以直接根据化学通式ga
x
se
ym100-x-y
中不同元素的配比，采用蒸镀法、溅射法、原子层沉积法、化学气相沉积法、脉冲激光沉积法或分子束外延法等中任意一种方式制备出ga
x
se
ym100-x-y
。
57.还需要说明的是，选通管材料ga
x
se
ym100-x-y
在电信号操作下可以实现高阻态到低阻态的瞬时转变，且在撤去电信号操作时能够瞬时自发返回高阻态。
58.本技术实施例还提供了一种选通管，图3是本技术实施例提供的一种选通管的结构示例图。应理解，图3所示的选通管可以应用于图1所示的存储器100中，也可以应用于图2所示的三维存储阵列121中。如图3所示，该选通管包括：底电极层310、位于底电极层310上的选通管材料层320以及位于选通管材料层320上的顶电极层330。
59.其中，选通管材料层320的选通管材料的化学通式为ga
x
se
ym100-x-y
，其中，m为掺杂材料，x、y为元素的原子百分比，且15≤x≤65，35≤y≤85，0≤100-x-y≤30。关于ga
x
se
ym100-x-y
的示例可参见上文描述，不再赘述。
60.优选地，在ga
x
se
ym100-x-y
中，30≤x≤55，45≤y≤60，0≤100-x-y≤15。关于ga
x
se
ym100-x-y
的示例可参见上文描述，不再赘述。
61.可选地，掺杂材料m包括但不限于元素c、b、si、al、as、bi、sb、n、in等中的任意一种或多种。关于掺杂材料m的介绍可参见上文描述，不再赘述。关于ga
x
se
ym100-x-y
的其他介绍也可参见上文，不再赘述。
62.可选地，底电极层310的材料包括但不限于氮化钛、银、钛、金、铂、铜、铝和钨等中的任意一种或多种，底电极层310的厚度可以为100-150nm。
63.示例性地，底电极层310的厚度可以为100nm、110nm、120nm、130nm、140nm或150nm等。
64.可选地，顶电极层330的材料包括但不限于氮化钛、银、钛、金、铂、铜、铝和钨等中的任意一种或多种，顶电极层330的厚度可以为50-100nm。
65.示例性地，顶电极层330的厚度可以为50nm、60nm、70nm、80nm或90nm等。
66.可选地，选通管材料层320的厚度可以为10-100nm。
67.示例性地，选通管材料层320的厚度可以为10nm、20nm、30nm、40nm、50nm、60nm、70nm、80nm或90nm等。
68.本技术实施例所提供的选通管的选通管材料层的选通管材料为ga
x
se
ym100-x-y
化合物，其中，原子ga主要为4配位，可以形成占比较多的以ga原子为中心的四面体结构，从而使得该非晶态化合物(即该选通管材料)的热稳定性较高；而且，也正是由于ga在非晶态体系中主要形成四面体，会产生缺陷态，进而导致更多的可动载流子，当选通管开启后，载流子数量越多，使得选通管材料的开态电流较大；另外，实验数据表明，本技术实施例所提供的选通管材料还具有开关比较大、阈值电压较低的优势。综上，该选通管材料具有开态电流较大、热稳定性较高、开关比较大、阈值电压较低的优势，进而使得基于该选通管材料开发的
选通管也具有开态电流较大、热稳定性较高、开关比较大、阈值电压较低的优势。
69.本发明实施例还提供了一种选通管的制备方法，图4是本发明实施例提供的一种选通管的制备方法的流程示例图。如图4所示，方法400包括步骤s410至s430，下面对这些步骤进行介绍。
70.s410，形成底电极层。
71.可选地，在实际中，可以在si/sio2衬底上形成底电极层。
72.s420，在底电极层上形成选通管材料层。
73.其中，选通管材料层的选通管材料的化学通式为ga
x
se
ym100-x-y
，其中，m为掺杂材料，x、y为元素的原子百分比，且15≤x≤65，35≤y≤85，0≤100-x-y≤30。关于ga
x
se
ym100-x-y
的示例可参见上文描述，不再赘述。
74.优选地，在ga
x
se
ym100-x-y
中，30≤x≤55，45≤y≤60，0≤100-x-y≤15。关于ga
x
se
ym100-x-y
的示例可参见上文描述，不再赘述。
75.可选地，掺杂材料m包括但不限于元素c、b、si、al、as、bi、sb、n、in等中的任意一种或多种。关于掺杂材料m的介绍可参见上文描述，不再赘述。关于ga
x
se
ym100-x-y
的其他介绍也可参见上文，不再赘述。
76.s430，在选通管材料层上形成顶电极层。
77.可选地，形成底电极层、选通管材料层、顶电极层的方法包括蒸镀法、溅射法、原子层沉积法、化学气相沉积法、脉冲激光沉积法、分子束外延法等中的任意一种。
78.应理解，形成底电极层、选通管材料层、顶电极层可以采用相同的方法也可以采用不同的方法，本技术对此不做限定。示例性地，可以先在si/sio2衬底上通过蒸镀法形成底电极层；接着在底电极层上通过化学气相沉积法形成通管材料层；最后再利用溅射法在通管材料层上形成顶电极层。示例性地，可以先在si/sio2衬底上先后通过蒸镀法形成底电极层、选通管材料层、顶电极层。
79.应理解，关于底电极层、选通管材料层、底电极层的材料以及厚度介绍可参见上文，不再赘述。
80.本技术在制备选通管的选通管材料层时，采用的选通管材料为ga
x
se
ym100-x-y
化合物，其中，原子ga主要为4配位，可以形成占比较多的以ga原子为中心的四面体结构，从而使得该非晶态化合物(即该选通管材料)的热稳定性较高；而且，也正是由于ga在非晶态体系中主要形成四面体，会产生缺陷态，进而导致更多的可动载流子，当选通管开启后，载流子数量越多，使得选通管材料的开态电流较大；另外，实验数据表明，本技术实施例所提供的选通管材料还具有开关比较大、阈值电压较低的优势。综上，该选通管材料具有开态电流较大、热稳定性较高、开关比较大、阈值电压较低的优势，进而使得基于该选通管材料开发的选通管也具有开态电流较大、热稳定性较高、开关比较大、阈值电压较低的优势。
81.上文提及，目前在选通管材料方面研究较多的gese化合物的开态电流为5
×
10-4
a、结晶温度为350℃、开关比为103、阈值电压大于4v。下文结合图5至图9，以组分为ga
50
se
50
的选通管材料为例，对本技术实施例所提供的选通管材料的测试数据以及性能进行介绍。
82.图5是本技术实施例提供的一种选通管材料ga
50
se
50
的r-t示例图。如图5所示，该选通管材料ga
50
se
50
的结晶温度tc高达400℃以上(约为410℃)。而且从图5还可以看出，在tc温度以下(例如，380℃)退火，ga
50
se
50
仍能够维持高阻状态，意味着该选通管材料ga
50
se
50
相较于gese而言具有更高的热稳定性。
83.图6是本技术实施例提供的一种选通管材料ga
50
se
50
的电压-电流曲线示例图。从图6可以看出，该选通管材料ga
50
se
50
的开态电流约为10-2
a、阈值电压约为1.7v、开关比大于104，因此，相较于gese而言具有更大的开态电流、更低的阈值电压和更大的开关比。
84.另外，如图6所示，本技术实施例所提供的ga
50
se
50
可以多次在一定大小的电信号操作下可以实现高阻态到低阻态的瞬间变化，而当撤去电信号后瞬时自发返回到初始的高阻态，意味着该选通管材料具有可多次循环的能力，符合选通管的性能要求。
85.而且，从图6还可以看出，该选通管材料ga
50
se
50
漏电流也较低，在10-7
a至10-6
a之间。
86.应理解，该选通管材料ga
50
se
50
之所以热稳定性高，主要是因为：ga
50
se
50
化合物中，ga元素主要为高的4配位(参见图7所示的采用第一性原理分子动力学计算的非晶ga
50
se
50
中原子的配位分布图)，进而使得该化合物可以形成占比较多的以ga原子为中心的四面体结构，如图8所示。图8是本技术实施例提供的一种4配位ga原子的局部结构序参数(即q参数)的分布示例图，通过对q参数在0.8至1.0范围的数量进行积分发现以ga原子为中心的四面体含量高达64.15％。进一步地，可以通过图9看到该非晶ga
50
se
50
的ga原子为中心的四面体结构分布，即体系中呈现较大含量的四面体短程序结构，基于此，该ga
50
se
50
非晶化合物具有较好的热稳定性，可承受更高工作温度。而且，也正是由于ga在非晶态体系中主要形成四面体，会产生缺陷态，进而导致更多的可动载流子，当选通管器件开启后，载流子数量越多，导致器件的开态电流较大。
87.本技术实施例还提供了一种存储芯片，包括多个存储单元和多个本技术实施例中所提供的选通管，每个存储单元对应一个选通管。
88.可选地，存储芯片可以为二维存储芯片，也可以为三维存储芯片。
89.本技术实施例还提供了一种存储器，包括：本技术实施例中所提供的存储芯片；控制器，用于对存储芯片中的数据进行读写操作。
90.本技术实施例还提供了一种电子设备，包括本技术实施例中所提供的存储器。可选地，该电子设备例如可以包括台式电脑、笔记本电脑、智能手机、平板电脑、个人数字助理(personal digital assistant，pda)、可穿戴设备、智能音箱、电视、无人机、车辆、车载装置(例如车机、车载电脑、车载芯片等)或机器人等等。
91.以上所述，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以所述权利要求的保护范围为准。

技术特征：
1.一种选通管材料，其特征在于，所述选通管材料的化学通式为ga
x
se
y
m
100-x-y
，其中，m为掺杂材料，x、y为元素的原子百分比，且15≤x≤65，35≤y≤85，0≤100-x-y≤30。2.根据权利要求1所述的选通管材料，其特征在于，在所述ga
x
se
y
m
100-x-y
中，30≤x≤55，45≤y≤60，0≤100-x-y≤15。3.根据权利要求1或2所述的选通管材料，其特征在于，所述掺杂材料包括元素c、b、si、al、as、bi、sb、n、in中的任意一种或多种。4.一种选通管，其特征在于，包括：底电极层、位于所述底电极层上的选通管材料层以及位于所述选通管材料层上的顶电极层，其中，所述选通管材料层的选通管材料的化学通式为ga
x
se
y
m
100-x-y
，其中，m为掺杂材料，x、y为元素的原子百分比，且15≤x≤65，35≤y≤85，0≤100-x-y≤30。5.根据权利要求4所述的选通管，其特征在于，在所述ga
x
se
y
m
100-x-y
中，30≤x≤55，45≤y≤60，0≤100-x-y≤15。6.根据权利要求4或5所述的选通管，其特征在于，所述掺杂材料包括元素c、b、si、al、as、bi、sb、n、in中的任意一种或多种。7.一种选通管的制备方法，其特征在于，包括：形成底电极层；在所述底电极层上形成选通管材料层，所述选通管材料层的选通管材料的化学通式为ga
x
se
y
m
100-x-y
，其中，m为掺杂材料，x、y为元素的原子百分比，且15≤x≤65，35≤y≤85，0≤100-x-y≤30；在所述选通管材料层上形成顶电极层。8.根据权利要求7所述的制备方法，其特征在于，在所述ga
x
se
y
m
100-x-y
中，30≤x≤55，45≤y≤60，0≤100-x-y≤15。9.一种存储芯片，其特征在于，包括多个存储单元和多个如权利要求4至6中任一项所述的选通管，每个存储单元对应一个选通管。10.一种存储器，其特征在于，包括：如权利要求9所述的存储芯片；控制器，用于对所述存储芯片中的数据进行读写操作。

技术总结
本申请实施例提供了一种选通管材料、选通管及其制备方法、存储器。其中，选通管材料的化学通式为Ga


技术研发人员：徐明 辜融川 缪向水 郭艳蓉 李响
受保护的技术使用者：华中科技大学
技术研发日：2022.03.24
技术公布日：2023/10/11