一种IGBT器件及其制备工艺的制作方法

一种igbt器件及其制备工艺
技术领域
1.本技术涉及半导体器件领域，特别是涉及一种igbt器件及其制备工艺。


背景技术：

2.现有方案中的平面型igbt(insulated gate bipolar transistor，绝缘栅双极型晶体管)因其简单的制程要求及电性的强壮性，在很多功率电源领域仍存在很大的应用空间。平面igbt对产线工艺的要求较低，但在实际的生产过程发现，产线的多晶硅刻蚀工艺常产生很多的缺陷和表面颗粒，造成大量的ge(栅源)短路，这使得平面igbt的良率受到很大的影响，严重情况下，良率损失甚至超过50％。现有技术中为了改善平面igbt的栅源短路失效，通常采用很深的p阱，这增加了电流通路上的jfet效应，导致通态电压增大。
3.鉴于上述存在的问题，寻求如何避免上述问题是本领域技术人员竭力解决的问题。


技术实现要素：

4.本技术的目的是提供一种igbt器件及其制备工艺，用于改善平面igbt的栅源短路失效。
5.为解决上述技术问题，本技术提供了一种igbt器件，其包括：n型衬底，p型多晶硅，n型多晶硅区域，ild氧化层和发射极金属；
6.所述n型衬底上刻蚀有沟槽，所述沟槽填充有p型多晶硅，
7.所述n型衬底上形成有p阱区域和p型多晶硅栅区域，所述p阱区域形成有p型多晶硅填孔，所述p型多晶硅填孔与所述p型多晶硅栅区域之间形成发射极；
8.所述n型多晶硅为表面被反型的n型多晶硅，所述n型多晶硅形成发射极的n型接触；
9.所述ild氧化层为所述n型多晶硅与所述发射极金属之间的电绝缘层；
10.所述发射极金属填充所述ild氧化层区域并覆盖其表面。
11.可选地，所述p型多晶硅填孔区域的所述n型多晶硅作为n发射极，p阱接触位于p型多晶硅n+注入的遮蔽区。
12.可选地，所述p型多晶硅的表面与所述n型衬底的表面平齐。
13.可选地，所述ild氧化层与所述n型多晶硅的接触面为光滑的平坦表面。
14.可选地，所述p型多晶硅填孔与多晶硅栅在同一光刻板中形成；所述p型多晶硅填孔与多晶硅栅的距离由光刻板控制。
15.本技术所提供的一种igbt器件，其n型衬底上刻蚀有沟槽，沟槽填充有p型多晶硅，p型多晶硅的表面采用cmp工艺消除表面的多晶硅，从而使得p型多晶硅的表面与所述n型衬底的表面平齐光滑，其平整的表面减小了金属的填充深度，而且，ild氧化层与n型多晶硅的接触面为光滑的平坦表面，进而使得ild氧化层的厚度更小，极大的改善了金属的填充能力，有利于减小元胞尺寸降低空穴电流的比例，以此改善器件的饱和压降。
16.同时，p型多晶硅填孔区域的所述n型多晶硅作为n发射极和p阱接触，使得发射极处于栅极和多晶硅填孔之间，改善了器件的短路特性，降低了对p阱深度的要求，使用更浅的p阱，p阱之间的jfet效应降低，饱和压降进一步得到改善。
17.本技术还提供了一种igbt器件的制备工艺，包括以下步骤：
18.在n型衬底上进行沟槽刻蚀后，进行栅氧生长，形成栅氧化层；
19.所述栅氧化层形成后，进行基区光刻、氧化层刻蚀和基区注入；
20.进行p型多晶硅生长及cmp平坦化；
21.进行n+光刻及注入；
22.进行ild氧化层生长和刻蚀，以及金属淀积。
23.可选地，所述进行在n型衬底上沟槽刻蚀后，进行栅氧生长，形成栅氧化层的步骤中，包括以下步骤：
24.在所述n型衬底上进行硬掩膜生长；
25.进行光刻，形成所述沟槽；
26.去除所述硬掩膜；
27.其中，所述沟槽的刻蚀深度为0.5-1um；
28.进行所述在n型衬底上沟槽刻蚀后，进行栅氧生长，形成栅氧化层的步骤中，包括以下步骤：
29.对所述n型衬底表面进行清洁，后进行栅氧生长；
30.其中，所述栅氧化层的厚度为800a-1200a。
31.可选地，进行所述栅氧化层形成后，进行刻蚀和基区注入的步骤，包括以下步骤：
32.形成所述栅氧化层后，进行基区光刻；
33.去除所述基区的氧化层；
34.在所述基区进行p阱注入；
35.其中，p阱注入的注入剂量为2e13-8e13，注入能量80kev-150kev。
36.通过热过程对基区注入进行扩散推阱。
37.可选地，所述进行p型多晶硅生长及cmp平坦化的步骤中，所述p型多晶硅生长形成的p型多晶硅栅层的厚度为2-4um；
38.所述cmp平坦化用于消除n型衬底表面的多晶硅并形成位于沟槽中的多晶平面栅及基区多晶硅接触孔；
39.其中，所述p型多晶硅接触孔的槽刻蚀和栅极浅槽刻蚀同步形成。
40.可选地，所述进行n+注入的步骤中，依次进行涂胶、曝光、显影，形成n阱区域，去胶；所述n+注入后进行n+激活；
41.其中，所述n+注入剂量为1e15-5e15，注入能量80kev-120kev；
42.所述n+注入后进行基区的二次注入，注入剂量为1e13-3e13，注入能量80kev-120kev；
43.可选地，所述进行ild氧化层生长和刻蚀，以及金属淀积的步骤中，包括以下步骤：
44.ild氧化层生长，所述ild氧化层的厚度为0.2-0.5um；
45.接触孔光刻，对所述接触孔区域进行刻蚀，去除所述接触孔光刻时的光刻胶；
46.ild刻蚀，对所述接触孔区域的所述ild氧化层进行刻蚀，去除所述ild刻蚀时的光
刻胶；
47.金属淀积，通过蒸发或溅射的方式沉积发射极金属；
48.其中，所述金属淀积的步骤中，还包括金属光刻和去胶。
49.本技术所提供的一种igbt器件的制备工艺，将栅极和发射极接触都改为多晶硅的浅槽填充，并使用cmp工艺消除表面多晶硅。通过多晶硅cmp工艺避免多晶硅刻蚀工艺中的表面颗粒残留，消除了ge短路的可能；通过将多晶硅栅埋在si的表面以下，消除了通常的多晶硅栅的尖角及此处的ge短路风险；通过将p型多晶硅填孔作为发射极和p阱接触，使p型多晶硅和p阱在同一张光刻版中形成，避免了发射极和栅极接触的光刻套扁，同时也有效地减小了其尺寸。
附图说明
50.为了更清楚地说明本技术实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
51.图1为现有技术中的一种igbt器件的结构示意图；
52.图2为现有技术中的一种igbt器件的空穴电流和电子电流的流动方向的示意图；
53.图3为本技术一实施例的一种igbt器件的结构示意图；
54.图4为本技术一实施例的一种igbt器件的空穴电流和电子电流的流动方向的示意图；
55.图5为本技术的一实施例的n型衬底和硬掩膜的结构示意图；
56.图6为本技术一实施例的沟槽刻蚀后的结构示意图；
57.图7为本技术一实施例的p阱注入后的结构示意图；
58.图8为本技术一实施例的cmp平坦化处理后的结构示意图；
59.图9为本技术一实施例的n+注入后的结构示意图；
60.图10为本技术一实施例的采用igbt器件的制备工艺的igbt器件的结构示意图。
具体实施方式
61.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本技术保护范围。
62.本技术的核心是提供一种igbt器件，用于改善平面igbt的栅源短路失效，降低或消除ge短路风险。
63.为了使本技术领域的人员更好地理解本技术方案，下面结合附图和具体实施方式对本技术作进一步的详细说明。
64.如图1所示，其为现有技术中的一种平面igbt器件的结构示意图。其结构包括：硅衬底110，p阱111，n+发射极112，多晶硅栅113，ild层间氧化层114和发射机金属115。本技术的发明人在研究中发现，传统的平面igbt器件，其多晶硅栅113位于硅衬底110的表面的上侧，并以凸台方式形成在硅衬底110的表面，其凸台形式的多晶硅栅113的尖角1131，较为尖
锐，此处的ild层间氧化层114通常因为应力较薄，形成缺陷，容易形成栅源击穿。
65.基于上述发现，本技术的发明人设计出了一种新的平面igbt器件。如图3所示，即为本技术一实施例的一种igbt器件的结构示意图。其结构包括：n型衬底1，p型多晶硅区域，n型多晶硅区域，ild氧化层7和发射极金属8。在n型衬底1上刻蚀有沟槽，沟槽填充有p型多晶硅。沟槽的深度为0.5-1um，沟槽侧壁角度根据器件设计的要求进行选择，这里不做具体要求。p型多晶硅包括p阱4区域和p型多晶硅栅5区域。p阱4区域形成有p型多晶硅填孔51。p型多晶硅填孔51与p型多晶硅栅5区域之间形成n发射极。用于做导电的p型多晶硅栅5沉积于沟槽内及沟槽顶部平面部分，覆盖整个栅氧化层3，p型多晶硅栅5沉积厚度为2-4um。p阱4包住发射极和多晶硅栅极边缘。
66.n型多晶硅为表面被反型的n型多晶硅。其中，发射结n型区62是n型n型衬底区，位于接触孔区域；多晶硅栅的n型区63位于沟槽上方。n+注入时，依次进行涂胶、曝光、显影，未被光刻胶覆盖的区域为形成n型多晶硅填孔61区域，光刻胶覆盖的区域是不需要形成n型多晶硅填孔61的区域，作为基区的接触孔与金属相连。n+注入形成发射结n型区62。在一个具体的实施方式中，发射极多晶硅填充表面为n型，p阱多晶硅填充区为p型。
67.ild氧化层7为n型多晶硅与发射极金属之间的电绝缘层。其采用热氧化方式或cvd方式沉积生长，其工艺可以根据实际需要进行选择。在一个具体的实施方式中，ild氧化层7的厚度为0.2-0.5um。发射极金属8填充ild氧化层区域并覆盖其表面。发射极金属8通过蒸发或者溅射方式沉积。此过程为本领域技术人员根据需要进行选择，在此不做限制。
68.p型多晶硅填孔51区域的n型多晶硅6作为发射结n型区62接触和n+注入光刻胶覆盖区作为p阱4接触。发射结处于多晶硅浅槽和接触孔填充之间。在一个具体的实施方式中，发射结n型区62、p阱4接触孔为多晶硅填充，它和栅极浅槽在同一光刻过程中形成。
69.本技术提供的一种平面igbt器件，其空穴电流101和电子电流的流动方向如图4所示。而现有技术中的平面igbt器件，其空穴电流101和电子电流的流动方向如图2所示。可以发现，在现有技术的平面igbt器件中，其采用常规的al填接触孔，需要更大的开孔尺寸，这会带来两个不良影响：a)增加了元胞尺寸，减小了同样有源区面积下的电流密度，导通电压变大；b)无法精确控制孔与栅之间的对准，影响器件在晶元上的电性均匀性。其n+(发射结)在空穴电流通道中，需要更深的基区降低基区通路电阻，防止闩锁。这会带来较大的开启夹断电阻。
70.而申请提供的一种平面igbt器件，其浅槽栅将空穴电流101推离n+(发射结)，极大的消除了基区通路电阻，减少了对pwell(基区)深度的要求，基区对开启时的夹断电阻降低。如图4所示，空穴电流101难以流经n+(发射结)的下方，极大消除了闩锁现象的发生；同时，电子电流102在基区中的通路电阻增加(包括水平和垂直沟道)也帮助抑制闩锁的发生。
71.如图3所示，本技术提供的一种平面igbt器件，其n型衬底1上刻蚀有沟槽，沟槽填充有p型多晶硅5，p型多晶硅5的表面采用cmp工艺消除表面的多晶硅，从而使得p型多晶硅5的表面与n型衬底1的表面平齐光滑，其平整的表面减小了金属的填充深度。即，多晶硅栅以浅槽方式在sin型衬底中，这样设计由以下优点：a)借助cmp工艺消除表面的刻蚀残留，形成平齐光滑的表面，解决由此产生的栅源短路问题；b)同时平齐光滑的表面还可以消除栅的尖角，进一步减少栅源击穿风险。
72.如图3所示，在一个具体的实施方式中，本技术提供的一种平面igbt器件，其开孔
和栅在同一光刻版中形成，它们的距离由光刻版精准控制，没有对准偏差。接触孔和栅形成于同样的多晶硅淀积过程，多晶硅的填孔能力远胜于al(铝)金属，使得开孔尺寸得以极大的减小，在同样的栅极尺寸下，元胞尺寸得以缩小。即，使得基区与栅极距离l减小，减小了开启时的夹断电阻。ild氧化层与n型多晶硅的接触面为光滑的平坦表面，进而使得ild氧化层的厚度更小，且不易产生缺陷，不容易产生光刻偏差，极大的改善了金属的填充能力，有利于降低空穴电流的比例，以此改善器件的饱和压降。
73.本技术提供的一种平面igbt器件，多晶硅接触孔的槽刻蚀和栅极浅槽刻蚀同步形成，无需额外步骤。p型多晶硅填孔51也使得空穴电流101远离n发射结，有利于抑制闩锁。
74.本技术还提供一种igbt器件的制备工艺，将栅极和发射极接触都改为多晶硅的浅槽填充，并使用cmp工艺消除表面多晶硅。通过多晶硅cmp工艺避免多晶硅刻蚀工艺中的表面颗粒残留，消除了ge短路的可能。
75.具体地，本技术的一种igbt器件的制备工艺，包括以下步骤：
76.在n型衬底1上进行沟槽刻蚀，沟槽刻蚀后，进行栅氧生长，形成栅氧化层。在该步骤中，
77.如图5所示，首先在n型衬底1上进行硬掩膜2(hard mask)生长，使得形成硬掩膜氧化层。硬掩膜氧化层的厚度可以根据实际需要进行选择，这里不做具体要求。可选地，在一个优选的实施方式中，硬掩膜氧化层的厚度为0.5um。
78.沟槽光刻，在硬掩膜氧化层上进行涂胶、曝光、显影，形成沟槽区域，根据设计需求，选择合适的光刻版，进行涂胶、曝光、显影，在硬掩膜氧化层上形成孔洞，未被光刻胶覆盖，暴露出硬掩膜氧化层，该暴露出的硬掩膜氧化层的区域即为沟槽区域，以便后续进行沟槽刻蚀；
79.对硬掩膜氧化层进行刻蚀，去除沟槽区域的硬掩膜氧化层，使得沟槽区域的硅表面暴露出来，在对硬掩膜氧化层进行刻蚀时，通过干法刻蚀的方式刻蚀去除沟槽区域的硬掩膜氧化层，使得需要刻蚀的硅表面暴露出来，以便进行后续的沟槽刻蚀。
80.去除光刻胶，通过湿法去胶方式或干法去胶方式，去除沟槽层光刻时涂覆的光刻胶，使得被光刻胶覆盖的硬掩膜氧化层暴露出来；
81.进行沟槽刻蚀，通过干法刻蚀设备对暴露的硅表面进行沟槽刻蚀，形成沟槽结构，在进行沟槽刻蚀的过程中，刻蚀深度为0.5-1um，沟槽侧壁角度根据器件设计的要求进行选择，这里不做具体要求。
82.去除硬掩膜氧化层，沟槽刻蚀完成后，剥离位于沟槽顶部的平面部分的硬掩膜氧化层，通过湿法腐蚀方式或者干法刻蚀的方法去除硬掩膜氧化层，该剥离方式根据实际需求进行选择，这里不做具体要求，优选的，在本实施例中，由于湿法腐蚀工艺的刻蚀比高，所以，该剥离方式为湿法腐蚀工艺。沟槽刻蚀完成后的结构如图6所示。
83.在n型衬底1上进行沟槽刻蚀后，进行栅氧生长，形成栅氧化层。在该步骤中，
84.对n型衬底1表面进行清洁，后进行栅氧生长，形成栅氧化层3。通过热氧化方式或cvd方式形成栅氧化层3，栅氧化层3厚度为800-1200a，根据实际需求选择设置，这里不做具体要求。在一个具体的实施方式中，栅氧化层3为一层或多层膜结构，该栅氧化层3的材质为二氧化硅或氮化硅，根据实际需求进行选择。
85.在栅氧化层3形成后，进行刻蚀和基区注入。在该步骤中，
86.形成栅氧化层3后，进行基区光刻。具体为：在栅氧化层3上进行涂胶、曝光、显影，形成基区区域，根据设计需求，选择合适的光刻版，进行涂胶、曝光、显影，在栅氧化层3上形成孔洞，未被光刻胶覆盖，暴露出栅氧化层3，该暴露出的栅氧化层3的区域即为基区区域，以便后续进行基区刻蚀。通过干法刻蚀设备对暴露的栅氧化层3的部分进行刻蚀，在进行干法刻蚀时，将栅氧化层3刻蚀完。
87.去除光刻胶，通过湿法去胶方式或干法去胶方式去除对栅氧化层3进行光刻时的光刻胶，露出被光刻胶覆盖的基区区域。去除基区的氧化层。
88.在基区进行p阱4注入，具体地，栅氧化层3光刻去胶后，进行p阱4注入。通过离子注入机对晶圆正面进行注入，注入元素为p型杂质，如硼，注入剂量为2e13-8e13，注入能量80kev-150kev，根据实际需求进行选择，这里不做具体要求。
89.p阱推进，通过高温扩散方式进行推进，形成具有一定深度的p阱2，深度范围根据需要进行选择，这里不做具体要求。p阱注入后的结构如图7所示。
90.进行p型多晶硅生长及cmp平坦化。在该步骤中，
91.进行p型多晶硅沉积生长，形成p型多晶硅栅5。在该步骤中，通过cvd方式进行p型多晶硅栅5的沉积、掺杂，形成用于做导电的p型多晶硅栅5沉积于沟槽内及沟槽顶部平面部分，覆盖整个栅氧化层3，p型多晶硅栅5沉积厚度为2-4um。其沉积厚度根据实际需求进行选择，这里不做具体要求。
92.形成p型多晶硅栅5后，进行cmp平坦化处理。即采用化学机械抛光工艺，消除p型多晶硅栅5表面的凸起的多晶硅，获得一平坦光滑的p型多晶硅栅5表面。cmp平坦化处理过程中，将抛光垫装到抛光机上，并将抛光垫连接到抛光机的两侧。将晶片放入支架中，然后将支架放入抛光机中。机器启动，焊盘开始旋转并在晶片上施加压力。含有研磨颗粒(二氧化硅和/或氧化铝)的抛光溶液被高速推动通过衬垫两侧的通道并到达晶片上，从晶片的前表面和后表面去除材料，直到获得平坦表面；然后在进行清洁处理。cmp平坦化处理可以避免多晶硅刻蚀工艺中的表面颗粒残留，使其表面光滑平整，消除了ge短路的可能。cmp平坦化处理后的结构如图8所示。
93.进行n+注入。在该步骤中，依次进行涂胶、曝光、显影，未被光刻胶覆盖的区域为形成多晶硅填孔61n型区域，光刻胶留下的区域是不需要形成n型多晶硅填孔61的区域。
94.n+注入，形成发射结n型区62。发射结n型区62为表面被反型的n型衬底。
95.去除光刻胶，通过湿法去胶方式或干法去胶方式去除n型多晶硅填孔61光刻时的光刻胶，此时n型多晶硅填孔61区域的多晶硅部分暴露出来。
96.n+注入后进行n阱激活及孔层刻蚀，包括以下步骤：
97.进行n阱5激活，通过炉管方式或快速退火方式进行n阱激活，n阱激活过程中，温度为800℃-900℃，时间为30s-30min。
98.孔层光刻，依次进行涂胶、曝光、显影，形成接触孔区域，未被光刻胶覆盖的区域为接触孔区域，被光刻胶覆盖的区域是不需要形成接触孔的区域；
99.孔层刻蚀，对接触孔区域进行刻蚀，去除孔层光刻时的光刻胶，通过干法刻蚀和/或湿法腐蚀工艺对暴露的区域进行刻蚀，刻蚀去除需要做接触孔部分的n型多晶硅6，暴露出栅氧化层3底部的硅表面。
100.在一个具体的实施方式中，n+注入的注入剂量为1e15-5e15，注入能量100kev。n+
注入后进行基区的二次注入，注入剂量为1e13-3e13，注入能量80kev-120kev；可选地，其注入能量可以为80kev-120kev，也可以根据实际需求进行选择，这里不做具体要求。n+注入后的结构如图9所示。
101.进行ild氧化层7生长和刻蚀，以及金属淀积。在该步骤中，
102.ild氧化层7生长，ild氧化层是n型多晶硅栅与发射极金属8之间的电绝缘层，其采用热氧化方式或cvd方式沉积生长，其工艺可以根据实际需要进行选择。在一个具体的实施方式中，ild氧化层的厚度为0.2-0.5um。
103.ild氧化层7生长后，进行金属接触孔81的区域光刻，对金属接触孔81区域进行刻蚀，去除接触孔光刻时的光刻胶。
104.然后制备金属层，依次进行金属淀积，金属光刻，刻蚀和去胶工艺。通过蒸发或者溅射方式沉积发射极金属8。此过程为本领域技术人员根据需要进行选择，在此不做限制。制备金属层后的结构如图10所示。
105.可选地，在进行p型多晶硅生长及cmp平坦化的在步骤中，如图10所示，p型多晶硅填孔51作为发射极和p阱接触。
106.采用上述的新型igbt器件制备工艺制备得到如前所述的本技术提供的一种igbt器件结构。
107.本技术所提供的一种igbt器件的制备工艺，将栅极和发射极接触都改为多晶硅的浅槽填充，并使用cmp工艺消除表面多晶硅。通过多晶硅cmp工艺避免多晶硅刻蚀工艺中的表面颗粒残留，消除了ge短路的可能；通过将多晶硅栅埋在si的表面以下，消除了通常的多晶硅栅的尖角及此处的ge短路风险；通过将p型多晶硅填孔作为发射极和p阱接触，使p型多晶硅和p阱在同一张光刻版中形成，避免了发射极和栅极接触的光刻套扁，同时也有效地减小了其尺寸。
108.以上对本发明的实施例进行了详细说明，但所述内容仅为本发明的较佳实施例，不能被认为用于限定本发明的实施范围。凡依本发明申请范围所作的均等变化与改进等，均应仍归属于本发明的专利涵盖范围之内。

技术特征：
1.一种igbt器件，其特征在于，包括：n型衬底，p型多晶硅，n型多晶硅区域，ild氧化层和发射极金属；所述n型衬底上刻蚀有沟槽，所述沟槽填充有p型多晶硅，所述n型衬底上形成有p阱区域和p型多晶硅栅区域，所述p阱区域形成有p型多晶硅填孔，所述p型多晶硅填孔与所述p型多晶硅栅区域之间形成发射极；所述n型多晶硅为表面被反型的n型多晶硅，所述n型多晶硅形成发射极的n型接触；所述ild氧化层为所述n型多晶硅与所述发射极金属之间的电绝缘层；所述发射极金属填充所述ild氧化层区域并覆盖其表面。2.根据权利要求1所述的igbt器件，其特征在于，所述p型多晶硅填孔区域的所述n型多晶硅作为n发射极和p阱接触。3.根据权利要求1所述的igbt器件，其特征在于，所述p型多晶硅的表面与所述n型衬底的表面平齐。4.根据权利要求1所述的igbt器件，其特征在于，所述ild氧化层与所述n型多晶硅的接触面为光滑的平坦表面。5.根据权利要求2所述的igbt器件，其特征在于，所述p型多晶硅填孔与n型多晶硅栅在同一光刻板中形成；所述p型多晶硅填孔与n型多晶硅栅的距离由光刻板控制。6.一种igbt器件的制备工艺，其特征在于，包括以下步骤：在n型衬底上进行沟槽刻蚀后，进行栅氧生长，形成栅氧化层；所述栅氧化层形成后，进行刻蚀和基区注入；进行p型多晶硅生长及cmp平坦化；进行n+注入；进行ild氧化层生长和刻蚀，以及金属淀积。7.根据权利要求6所述的igbt器件的制备工艺，其特征在于，所述进行在n型衬底上沟槽刻蚀后，进行栅氧生长，形成栅氧化层的步骤中，包括以下步骤：在所述n型衬底上进行硬掩膜生长；进行光刻，形成所述沟槽；去除所述硬掩膜；其中，所述沟槽的刻蚀深度为0.5-1um；进行所述在n型衬底上沟槽刻蚀后，进行栅氧生长，形成栅氧化层的步骤中，包括以下步骤：对所述n型衬底表面进行清洁，后进行栅氧生长；其中，所述栅氧化层的厚度为800a-1200a。8.根据权利要求6所述的igbt器件的制备工艺，其特征在于，进行所述栅氧化层形成后，进行基区光刻、刻蚀和基区注入的步骤，包括以下步骤：形成所述栅氧化层后，进行基区光刻；去除所述基区的氧化层；在所述基区进行p阱注入；其中，p阱注入的注入剂量为2e13-8e13，注入能量80kev-150kev。通过热过程对基区注入进行扩散推阱。
9.根据权利要求6所述的igbt器件的制备工艺，其特征在于，所述进行p型多晶硅生长及cmp平坦化的步骤中，所述p型多晶硅生长形成的p型多晶硅栅层的厚度为2-4um；所述cmp平坦化用于消除n型衬底表面的多晶硅并形成位于沟槽中的多晶平面栅及基区多晶硅接触孔；其中，所述p型多晶硅接触孔的槽刻蚀和栅极浅槽刻蚀同步形成。10.根据权利要求6所述的igbt器件的制备工艺，其特征在于，所述进行n+注入的步骤中，依次进行涂胶、曝光、显影，形成n阱区域，去胶；所述n+注入后进行n+激活；其中，所述n+注入剂量为1e15-5e15，注入能量80kev-120kev；所述n+注入后进行基区的二次注入，注入剂量为1e13-3e13，注入能量80kev-120kev；所述进行ild氧化层生长和刻蚀，以及金属淀积的步骤中，包括以下步骤：ild氧化层生长，所述ild氧化层的厚度为0.2-0.5um；接触孔光刻，对所述接触孔区域进行刻蚀，去除所述接触孔光刻时的光刻胶；ild刻蚀，对所述接触孔区域的所述ild氧化层进行刻蚀，去除所述ild刻蚀时的光刻胶；金属淀积，通过蒸发或溅射的方式沉积发射极金属；其中，所述金属淀积的步骤中，还包括金属光刻和去胶。

技术总结
本申请公开了一种IGBT器件及其制备工艺，涉及半导体器件领域。其结构包括：N型衬底，P型多晶硅，N型多晶硅区域，ILD氧化层和发射极金属；所述衬底上刻蚀有浅沟槽，所述沟槽填充有P型多晶硅，所述N型衬底上形成有P阱区域和P型多晶硅栅区域，所述P阱区域形成有P型多晶硅填孔，所述P型多晶硅填孔与所述P型多晶硅栅区域之间形成发射极；所述N型多晶硅为表面被反型的N型多晶硅，所述N型多晶硅形成发射极的N型接触；所述ILD氧化层为所述N型多晶硅与所述发射极金属之间的电绝缘层；所述发射极金属填充所述ILD氧化层区域并覆盖其表面。本申请提供的IGBT器件及其制备工艺，可以改善平面IGBT的栅源短路失效。栅源短路失效。栅源短路失效。


技术研发人员：吴小利 王海军
受保护的技术使用者：上海擎茂微电子科技有限公司
技术研发日：2023.08.23
技术公布日：2023/10/11