一种低散度多结VCSEL的制作方法

一种低散度多结vcsel
技术领域
1.本发明涉及一种垂直腔面发射激光器(vcsels)，特别地，涉及一种低散度多结vcsels。


背景技术：

2.与具有水平fabry-perot谐振器和用作反射镜的解理面的边缘发射半导体激光器相比，vcsel具有垂直腔并发射垂直于表面的圆形光束。与边缘发射半导体激光器相比，vcsel具有许多优点，如尺寸紧凑、束斑小、波长稳定、光谱宽度、上升时间快速、易于制造二维(2-d)vcsel阵列等。
3.光探测和测距(lidar)系统是新兴自动驾驶汽车的关键传感组件。lidar系统有助于有效、快速地识别道路上的车辆和行人。在基于vcsel的lidar系统中，检测范围通常由输出功率和光束发散度决定。因此，低发散高功率vcsel适于lidar应用。
4.多结vcsel代表了一种增加vcsel输出功率的方法。在多结vcsel结构中，增益体积和总光学增益增加。例如，可以串联配置两个或两个以上的多量子阱(mqw)有源区以形成多结有源区。当在每个mqw有源区中产生相干光时，输出功率可以倍增。此外，可以提高斜坡效率。然而，当输出功率增加时，可能会激发不需要的高阶横模。高阶横模增加了lidar系统的光束发散并减小了检测范围。因此，需要一种具有低散度的多结vcsel。


技术实现要素：

5.本发明公开了用于低散度多结vcsels的方法和器件。一方面，一种vcsel器件，包括衬底；在所述衬底上的第一反射器区；在所述第一反射器区上的第二反射器区；在所述第一反射器区和所述第二反射器区之间的多个有源区；在所述第一反射器区和所述第二反射器区之间的氧化缝隙；在所述第一反射器区和所述第二反射器区之间用于电流限制的注入区；以及在所述第二反射器区上的表面浮雕结构。
6.另一方面，一种用于制造垂直腔面发射激光器(vcsel)器件的方法，包括：在衬底上生长第一反射器区；在所述第一反射器区上生长多个有源区；在所述多个有源区上生长第二反射器区；在所述第一反射器区和所述第二反射器区之间形成用于电流限制的注入区；在所述第一反射器区和所述第二反射器区之间形成氧化缝隙；以及在所述第二反射器区上形成表面浮雕结构。
7.再一方面，一种垂直腔面发射激光器(vcsel)器件，包括：衬底；在所述衬底上的第一反射器区；在所述第一反射器区上的第二反射器区；在所述第一反射器区和所述第二反射器区之间的多个有源区；在所述第一反射器区和所述第二反射器区之间的氧化缝隙；在所述第一反射器区和所述第二反射器区之间的第一注入区；在第二注入区在所述氧化缝隙和所述第一注入区之间的第二注入区；以及在所述第二反射器区上的表面浮雕结构。
附图说明
8.在说明书结尾处的权利要求中特别指出并明确要求保护被视为本发明的主题。以下通过结合附图的详细描述，本发明的上述和其他特征以及优点将显而易见。
9.图1根据本发明实施例示意性地示出了在制造过程中的特定阶段的低散度多结vcsel器件的截面图。
10.图2根据本发明实施例示意性示出了图1所示的vcsel器件在注入工艺之后的截面图。
11.图3-5根据本发明的实施例示意性地示出了图2中所示vcsel器件在制造过程中的某些阶段的截面图。
12.图6根据本发明实施例示意性地示出了图5所示vcsel器件在制造过程中的某个阶段的截面图。
13.图7根据本发明实施例示意性地示出了图6所示vcsel器件在氧化工艺之后的截面图。
14.图8根据本发明实施例示意性地示出了图7所示的vcsel器件在制造过程中的某个阶段的截面图。
15.图9和图10根据本发明实施例示意性地示出了另一种低散度多结vcsel器件在制造过程中的某些阶段的截面图。
16.图11是根据本发明实施例的示意性制造工艺的流程图。
具体实施例
17.下面结合附图和实施例对本发明进行详细描述，进一步阐明本发明的目的、技术方案和优点。在可能的情况下，在整个附图中使用相同的参考数字来指代相同或相似的部件。应注意的是，本技术所讨论的示意性实施例仅用于说明本发明。本发明不限于所公开的实施例。
18.图1根据本发明实施例示意性示出了在特定制造阶段的低散度多结vcsel 100的截面图。本发明的图1和其他图中的横截面图是在x-z平面中。如图1所示，vcsel 100示例性地包括多结有源区101、顶部反射器区102和底部反射器区103。底部反射器区103、多结有源区101和顶部反射器区102依次生长在衬底104上。顶部和底部反射器区102和103是导电的。顶部反射器区102可以包含p型分布式布拉格反射器(dbr)，而底部反射器区域103可以包含n型dbr。衬底104可以是导电的n型半导体衬底，并且包括例如iii-v族化合物，例如砷化镓(gaas)、磷化铟(inp)或iii族氮化物。
19.可选地，多结有源区101可以包含有源区105、106和107。有源区105-107中的每一个都包括量子阱结构，例如多量子阱(mqw)结构。在一些方面，隧道结(未示出)可以布置在相邻的有源区(例如，有源区105和106)之间。隧道结连接堆叠的有源区。在一些实施例中，vcsel 100可以具有更少的有源区。例如，vcsel 100可以具有有源区106和107，但可以不具有有源区105。在一些其他实施例中，vcsel 100可以具有更多的有源区。例如，除了顶部和底部反射器区之间的有源区域105-107之外，vcsel 100还具有附加有源区的堆叠。可以在衬底104的顶表面上外延生长dbr、有源区和隧道结的层。可以通过分子束外延(mbe)或金属有机化学气相沉积(mocvd)来进行外延生长。
20.图2根据本发明实施例示意性地示出了在离子注入工艺之后的vcsel 100的截面图。执行离子注入工艺以产生电流限制，从而限制注入电流的横向扩散。形成离子注入区108和109。在一些情况下，区域108和109在x-y平面中可以为环形。环形形状的中心在z方向上对齐。在有源区106和107之间形成区域108，而在有源区105和106之间形成区域109。
21.进一步地，执行金属沉积工艺以在顶部反射器区102上形成金属层110。例如，可以在vcsel 100上沉积光致抗蚀剂层。可以对光致抗蚀剂层的一部分进行曝光和显影。光致抗蚀剂层的未被曝光和显影的其他部分可以被去除。然后，可以在剥离工艺中去除光致抗蚀剂层的区域中沉积金属层110。在一些情况下，金属层110在x-y平面中可以为环形，并且是电连接到顶部反射器区102的p-金属触点。被金属层110包围的区域可以被称为vcsel 100的输出窗口。可以沉积介电材料(例如氮化硅)以在金属层110上形成介电层111，如图3所示。层111是在随后的某些制造工艺期间覆盖并保护金属层110的牺牲层。可以通过化学气相沉积(cvd)来沉积金属层110和层111。
22.图4和图5根据本发明的实施例示意性地显示了形成表面浮雕结构之后的vcsel 100的截面图。通过干法蚀刻或干法和湿法蚀刻工艺的组合来去除层111的一部分。该蚀刻暴露出在顶部反射器区102上方形成的上层117。随后通过干法蚀刻或干法和湿法蚀刻工艺蚀刻掉上层117的暴露部分。如图4所示，在顶部反射器区102上方形成凹陷112。
23.可选地，凹陷112在同心的输出窗口内为圆形。表面浮雕结构包括凹陷112和剩余的上层117。上层117是四分之一波长层。本发明中使用的术语“四分之一波长层”表示层中光的厚度为((2n-1)/4)λ的层，其中n是整数，λ是波长。四分之一波长的上层117用于构造产生腔损耗的空间变化的表面浮雕结构。例如，输出光束的高阶横模被抑制，而位于中心的基本lp
01
模被增强。因此，输出光束的发散性变得更窄。
24.在形成凹陷112之后，开口和凹陷由介电材料(例如氮化硅)临时填充，如图5所示。cvd可以用于沉积介电材料。
25.图6根据本发明实施例示意性地显示了蚀刻工艺之后的vcsel 100的截面图。蚀刻工艺可以包括干法蚀刻或干法蚀刻和湿法蚀刻的组合。在通过蚀刻去除顶部反射器区102和有源区107的某些部分之后形成台面。在一些其他情况下，蚀刻深度可以更深，并且有源区106的某些部分可以被蚀刻掉。可选地，台面可以为圆柱形，并且台面的横截面在x-y平面或水平平面中为圆形。在蚀刻工艺之后，暴露出层113的侧面。层113是具有比顶部反射器区102的其它层和有源区的层相对更高的铝含量的高al含量层。层113可以在顶部反射器区102和有源区107之间。层113也可以是顶部反射器区102的一部分并且与有源区107相邻。
26.图7根据本发明实施例示意性地显示了定时氧化工艺后处于制造阶段的vcsel 100。氧化过程可以在高温(例如400摄氏度)的蒸汽环境或干燥的氧气环境中进行。高al含量层113的一部分通过氧化而转化为氧化物层114(例如al
x
oy层)。氧化速率在很大程度上取决于al含量。层113的未被氧化的部分形成氧化缝隙115，为vcsel 100提供电和光学限制。凹陷112、输出窗口、氧化缝隙115以及由离子注入区108和109包围的区域沿着z方向排列。
27.之后，在衬底104的底表面上沉积金属层116。金属层110和116分别用作vcsel 100的阳极触点和阴极触点。此外，执行诸如选择性湿法蚀刻之类的选择性蚀刻以去除牺牲层111。如图8所示，金属层110和凹陷112被暴露出来。
28.vcsel 100表示顶发射vcsel器件或顶发射vcsel结构，当被电流充电时，其通过顶
表面上的输出窗口发射输出光束。在一些方面，离子注入区108和109具有相似的尺寸，并且凹陷112的直径小于氧化缝隙115的直径。
29.如上所述，表面浮雕结构形成在顶部反射器区102上方，并具有抑制输出光束的高阶横模的作用，这会使光束的发散角变窄。离子注入区108和109用于电流限制，氧化缝隙115用于电流限制和光学限制。如果离子注入区108和109被附加的氧化缝隙取代，则氧化缝隙的引导机制可以增强高阶横模并增加发散。此外，氧化物层114可以具有多孔结构，并且当形成氧化物层114时可以建立一定的机械应力。多孔结构和机械应力可能会增加可靠性风险。因此，当产生更多的氧化物层时，可靠性问题变得更具挑战性。通过组合多结有源区、表面浮雕结构、氧化缝隙和离子注入区，vcsel 100可以提高功率，减少发散，并提高产率和可靠性。
30.在一些实施例中，可以切换氧化缝隙115和离子注入区108(或109)的位置。例如，氧化缝隙115可以在有源区106上方并与其相邻，而离子注入区108可以在有源区107上方并与其邻近。
31.在一些情况下，vcsel 100除了有源区105-107之外，还可以具有额外的有源区。在这些情况下，可以在每个增加的有源区上方形成额外的离子注入区，用于电流限制。或者，可以在每个增加的有源区上方形成额外的离子注入区或氧化缝隙。通过增加的有源区和限制结构，vcsel可以具有更高的功率，以及具有与上面所示的优点类似的优点。
32.当vcsel 100具有两个有源区时，可以在一个有源区上配置氧化缝隙，在另一个有源区上形成离子注入区域，并且可以在顶部反射器区上形成类似于图8所示的表面浮雕结构。vcsel可以具有高功率、低发散性以及高成品率和可靠性。
33.图9根据本发明实施例示意性地显示了制造工艺阶段的低散度多结vcsel 200的截面图。vcsel 200可以包括衬底204上的底部反射器区203、底部反射器区201上的多结有源区201、多结有源区201上的顶部反射器区202。顶部反射器区202可以包含p型dbr结构，而底部反射器区203可以包含n型dbr结构。衬底204可以包括导电的n型半导体衬底。
34.在一些方面，多结有源区201包含量子阱有源区205、206和207。隧道结(未示出)可以形成在相邻的有源区之间(例如，有源区205和206之间)。在一些实施例中，vcsel 200可以具有两个量子阱有源区。在一些其他实施例中，vcsel 200可以具有更多的三个量子阱有源区。例如，vcsel 200可以具有堆叠，该堆叠除了在顶部和底部反射器区之间的有源区域205-207之外还具有额外的有源区域。可以通过mbe或mocvd外延生长dbr、有源区和隧道结的层。
35.通过诸如干法蚀刻之类的蚀刻制造沟槽216。沟槽216可以在z方向上延伸穿过顶部反射器区202和有源区207，在x-y平面中为环形并且围绕圆柱形台面。高al含量层(未示出)的来自台面的一侧暴露在沟槽中。高al含量层邻近有源区207，并且在有源区207上方，在顶部反射器区202下方。高al含量层在定时氧化工艺(例如湿式氧化工艺)中被氧化。氧化工艺产生具有环形形状的氧化物层214和具有圆形形状的氧化缝隙215。圆环和圆环是同心的。
36.在蚀刻沟槽216之前，在上层217上沉积金属层210。上层217是四分之一波长层，并且形成在顶部反射器区202之上。通过蚀刻去除台面上的层217的中心部分，以形成凹陷212。凹陷212和台面上的层217的剩余部分形成表面浮雕结构。表面浮雕结构被配置为抑制
输出光束的高阶横模并增强基本横模。金属层210和凹陷212由牺牲介电层211覆盖。
37.在氧化工艺之后，执行cvd工艺以用介电材料218(例如，氧化硅、氮化硅或聚酰亚胺)填充沟槽216。在衬底204的底表面上生长金属层219。金属层210和219分别是vcsel 200的阳极触点和阴极触点。此外，在诸如选择性湿法蚀刻的选择性蚀刻中蚀刻掉牺牲层211。如图10所示，暴露出金属层210和凹陷212。
38.或者，可以在沟槽216被电介质材料218填充之后生长金属层210。类似地，也可以在沟槽216被填充之后形成凹陷212。在一些情况下，凹陷212是在沉积金属层210之后形成的。可选地，可以在沉积金属层210之前形成凹陷212。由于上述原因，vcsel 200具有与vcsel 100类似的优点。
39.图11是根据本发明实施例的低散度多结vcsel的示意性制造工艺300的流程图。工艺300从提供诸如半导体晶片之类的半导体衬底开始。在步骤301，在衬底上外延生长作为底部反射器区的多个层。底部反射器区包括dbr结构。在步骤302，在底部反射器区上外延生长多结有源区。多结有源区可以包括彼此堆叠的多个量子阱有源区。每个量子阱有源区包含例如mqw结构。在某些情况下，可以在相邻的量子阱有源区之间形成隧道结。
40.在步骤303，在多结有源区上外延生长作为顶部反射器区的多个层。顶部反射器区包括另一个dbr结构。在顶部反射器区上沉积金属层作为p-金属触点。金属层形成输出窗口。此外，蚀刻顶部反射器区上方的上层，以产生用于表面浮雕结构的凹陷区域。上层是四分之一波长层。表面浮雕结构通过限制高阶模式来促进基本模式的激光发射。沉积牺牲介电层以覆盖金属层和凹陷区域。
41.在步骤304，进行离子注入以形成注入区。在一些实施例中，制造多个环形注入区，其中每个注入区配置在量子阱有源区上方并邻近量子阱有源区。
42.在步骤305，通过蚀刻掉顶部反射器区的一部分来形成台面结构。在某些情况下，通过蚀刻形成沟槽。沟槽水平地包围台面结构，延伸穿过顶部反射器区，并且沿着z方向或垂直方向部分地穿透量子阱有源区。沟槽暴露出台面侧壁上的高al含量层的侧面。高al含量层与量子阱活性区相邻并且在量子阱活性区上方。
43.在步骤306，实施氧化工艺(例如，使用热水蒸气)来氧化高al含量层，以形成氧化物层和氧化缝隙。如果制作沟槽，则在氧化工艺之后用一种或多种介电材料填充沟槽以形成隔离区。
44.在步骤307，沉积底部接触金属层(即n-金属触点)。蚀刻牺牲电介质层以暴露p金属触点和凹陷区域。在一些其他实施例中，可以在形成p金属触点之前、在步骤305和306之间、或在步骤306和307之间进行离子注入工艺。由于表面浮雕结构、氧化缝隙和用于电流限制的注入区域，多结vcsel可以具有高功率、低发散性以及改进的产率和可靠性。上述方法也可用于提高vcsel阵列的性能、产量和可靠性。例如，如图10所示的vcsel 200可以是vcsel阵列的vcsel发射器之一。
45.尽管已经公开了本发明的具体实施例，但本领域普通技术人员将理解，在不脱离本发明的精神和范围的情况下，可以对具体实施例进行改变。因此，本发明的范围不限于特定的实施例。此外，所附权利要求旨在覆盖本发明范围内的任何和所有这样的应用、修改和实施例。

技术特征：
1.一种垂直腔面发射激光器(vcsel)器件，包括：衬底；在所述衬底上的第一反射器区；在所述第一反射器区上的第二反射器区；在所述第一反射器区和所述第二反射器区之间的多个有源区；在所述第一反射器区和所述第二反射器区之间的氧化缝隙；在所述第一反射器区和所述第二反射器区之间用于电流限制的注入区；以及在所述第二反射器区上的表面浮雕结构。2.根据权利要求1所述的vcsel器件，其特征在于，所述第一反射器区和所述第二反射器区均包括分布式布拉格反射器(dbr)结构。3.根据权利要求1所述的vcsel器件，其特征在于，所述多个有源区的每个都包括量子阱结构。4.根据权利要求1所述的vcsel器件，其特征在于，所述氧化缝隙位于所述第二反射器区和所述多个有源区之间。5.根据权利要求1所述的vcsel器件，其特征在于，所述注入区位于所述多个有源区中的两个之间。6.根据权利要求1所述的vcsel器件，还包括在所述第一反射器区和所述第二反射器区之间用于电流限制的另一注入区。7.根据权利要求1所述的vcsel器件，其特征在于，所述表面浮雕结构具有抑制vcsel器件的输出光束的高阶模式的机制。8.一种用于制造垂直腔面发射激光器(vcsel)器件的方法，包括：在衬底上生长第一反射器区；在所述第一反射器区上生长多个有源区；在所述多个有源区上生长第二反射器区；在所述第一反射器区和所述第二反射器区之间形成用于电流限制的注入区；在所述第一反射器区和所述第二反射器区之间形成氧化缝隙；以及在所述第二反射器区上形成表面浮雕结构。9.根据权利要求8所述的方法，其特征在于，所述第一反射器区和所述第二反射器区均包括分布式布拉格反射器(dbr)结构。10.根据权利要求8所述的方法，其特征在于，所述多个有源区的每个都包括量子阱结构。11.根据权利要求8所述的方法，其特征在于，所述氧化缝隙形成在所述第二反射器区和所述多个有源区之间。12.根据权利要求8所述的方法，其特征在于，所述注入区位于所述多个有源区中的两个之间。13.根据权利要求8所述的方法，还包括在所述第一反射器区和所述第二反射器区之间形成用于电流限制的另一注入区。14.根据权利要求8所述的方法，其特征在于，所述表面浮雕结构具有抑制vcsel器件的输出光束的高阶模式的机制。
15.一种垂直腔面发射激光器(vcsel)器件，包括：衬底；在所述衬底上的第一反射器区；在所述第一反射器区上的第二反射器区；在所述第一反射器区和所述第二反射器区之间的多个有源区；在所述第一反射器区和所述第二反射器区之间的氧化缝隙；在所述第一反射器区和所述第二反射器区之间的第一注入区；在第二注入区在所述氧化缝隙和所述第一注入区之间的第二注入区；以及在所述第二反射器区上的表面浮雕结构。16.根据权利要求15所述的vcsel器件，其特征在于，所述第一反射器区和所述第二反射器区均包括分布式布拉格反射器(dbr)结构。17.根据权利要求15所述的vcsel器件，其特征在于，所述多个有源区的每个都包括量子阱结构。18.根据权利要求15所述的vcsel器件，其特征在于，所述氧化缝隙位于所述第二反射器区和所述多个有源区之间。19.根据权利要求15所述的vcsel器件，其特征在于，所述第一注入区位于所述多个有源区中的两个之间。20.根据权利要求15所述的vcsel器件，其特征在于，所述表面浮雕结构具有抑制vcsel器件的输出光束的高阶模式的机制。

技术总结
一种低散度多结VCSEL，包括在衬底上的第一反射器区、在第一反射器区上的第二反射器区、在第一和第二反射器区之间的有源区、在第一和第二反射器区之间的氧化缝隙和注入区、以及表面浮雕结构。及表面浮雕结构。及表面浮雕结构。


技术研发人员：赵健阳 锡瓦库马尔
受保护的技术使用者：深圳瑞识智能科技有限公司
技术研发日：2023.03.16
技术公布日：2023/10/11