半导体器件、LC电路及芯片的制作方法

半导体器件、lc电路及芯片
技术领域
1.本发明涉及集成电路领域，特别是涉及一种半导体器件、lc电路及芯片。


背景技术：

2.现有的电容元件以及电感元件在制造工艺完成后就只能作为完整一体的元器件使用，若后续在芯片电路设计中使用这种已经制造完成的电容元件以及电感元件，那么芯片电路设计过程中若需要将电感元件更改为电容元件，或者将电容元件更改为电感元件则需要对元件进行整体替换。除此之外，若直接在制造某种器件时涉及到通过现有的电容制造工艺以及电感制造工艺制造，由于该种器件结构已经制造完成且作为了一个不可分割的整体，后续如果需要对该器件的电容部分或者电感部分进行调整是不可能的，只能将器件返工乃至重新制造。
3.基于此，本发明提供了一种新的半导体器件能够在电容或电感制造完成后，根据使用需要调节半导体器件作为电感使用或者电容使用，而不必返工或者重新制作。
4.应该注意，上面对技术背景的介绍只是为了方便对本技术的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本技术的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。


技术实现要素：

5.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件、lc电路及芯片，用于解决现有技术中现有的电容制造工艺存在较多的问题以及lc电路的振荡频率不准确等问题。
6.为实现上述目的及其他相关目的，本发明提供一种半导体器件，包括：第一电感、第二电感、第一开关、第二开关、第三开关及开关控制单元；
7.所述开关控制单元用于产生开关控制信号，并分别输出到所述第一开关、所述第二开关以及所述第三开关的控制端，用于分别控制所述第一开关、所述第二开关以及所述第三开关闭合或断开；
8.所述第一电感与所述第二电感均为在平面上设置的导电线圈，且所述第一电感与所述第二电感分别设置于不同布线层；各布线层还设置有绝缘介质；
9.所述第一电感的第一端作为所述半导体器件的第一端；所述第一开关的第一端连接所述第一电感的第二端，第二端连接所述第二电感的第一端；所述第二电感的第二端作为所述半导体器件的第二端；
10.所述第二开关与所述第一电感并联；所述第三开关与所述第二电感并联；
11.当所述第一开关闭合且所述第二开关、所述第三开关断开时，所述半导体器件配置为电感模式；
12.当所述第一开关断开且所述第二开关、所述第三开关闭合时，所述半导体器件中的各个电感均被短路，所述半导体器件被配置为电容模式。
13.可选地，所述第一电感的电感值等于所述第二电感的电感值。
14.可选地，所述第一电感与所述第二电感均螺旋绕设在对应的布线层上。
15.可选地，所述第一开关、所述第二开关以及所述第三开关可分别设置为bjt管、mos管、igbt管中的任一种。
16.为实现上述目的及其他相关目的，本发明提供一种lc电路，包括：两个上述的半导体器件；两个半导体器件分别设为第一半导体器件及第二半导体器件；
17.两个半导体器件并联；两个半导体器件连接的第一节点连接输入信号，第二节点输出输出信号；其中，所述第一半导体器件与所述第二半导体器件分别设置为电感模式和电容模式。
18.为实现上述目的及其他相关目的，本发明提供一种lc电路，包括：两个上述的半导体器件；两个半导体器件分别设为第一半导体器件及第二半导体器件；
19.所述第一半导体器件的第一端连接输入信号，第二端连接所述第二半导体器件的第一端；所述第二半导体器件的第二端输出输出信号；其中，所述第一半导体器件与所述第二半导体器件分别设置为电感模式和电容模式。
20.为实现上述目的及其他相关目的，本发明提供一种lc电路，包括：两个上述的半导体器件；两个半导体器件分别设为第一半导体器件及第二半导体器件；
21.所述第一半导体器件的第一端连接输入信号，第二端输出输出信号；所述第二半导体器件的第一端连接所述第一半导体器件的第二端，第二端接地；其中，所述第一半导体器件与所述第二半导体器件分别设置为电感模式和电容模式。
22.可选地，当所述第一半导体器件为电感模式，所述第二半导体器件为电容模式时，所述lc电路还包括第四开关、第五开关及接地电容；所述第四开关的第一端连接所述第二半导体器件的第一端，第二端作为输出端口；所述接地电容设置于所述第二半导体器件的第二端以及参考地之间；所述第五开关的第一端连接所述接地电容的上极板，第二端连接所述输出端口。
23.可选地，所述接地电容设置为被配置为电容模式的所述半导体器件。
24.为实现上述目的及其他相关目的，本发明提供一种芯片，包括上述所述的半导体器件。
25.如上所述，本发明的半导体器件、lc电路及芯片，具有以下有益效果：
26.1、本发明的半导体器件、lc电路及芯片，通过用开关控制两个电感实现电感和电容之间切换的效果，进而使得电容功能的实现也可基于现有的电感器件制造工艺而实现，避免了现有的电容器件制造工艺存在的诸多问题。
27.2、本发明的半导体器件、lc电路及芯片中的lc电路，可控制两个电感切换为电容，因此可以在额外的电感（如：过长的导线或外部的电感被引入到了lc电路），造成lc电路的总电感值变化时，将电感切换为电容值，从而使得lc电路的总电感值接近设定的电感值，实现对lc电路频率的进一步校准。
28.3、本发明的半导体器件、lc电路及芯片制造工艺简单，结构简答，可广泛应用于的集成电路制造领域。
附图说明
29.图1显示为mim电容的结构示意图。
30.图2显示为mom电容的结构示意图。
31.图3显示为pmos管的结构示意图。
32.图4显示为nmos管的结构示意图。
33.图5显示为本发明的半导体器件的结构示意图。
34.图6显示为本发明的半导体器件的电感模式的等效电路图。
35.图7显示为本发明的半导体器件的电容模式的等效电路图。。
36.图8显示为本发明电感的俯视图。
37.图9显示为图8的m-m位置的截面图。
38.图10显示为第一种本发明的lc电路示意图。
39.图11显示为第二种本发明的lc电路示意图。
40.图12显示为第三种本发明的lc电路示意图。
41.元件标号说明
42.1-mim电容；11-金属导线；12-端口；2-mom电容；21-金属层；22-引出端口；23-氧化硅；3-lc电路；31-半导体器件；31a-第一半导体器件；31b-第二半导体器件；311-导电线圈；312-外端口；313-内端口；314-布线层；32-接地电容；4-lc电路。
具体实施方式
43.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
44.请参阅图5~图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
45.电容元件的制造工艺，主要分为三种：第一种是金属-绝缘体-金属电容（mim电容），如图1所示，mim电容1中的作为两个基板的两根金属导线11均设置在同一金属层上，两根金属导线11的各个部分之间均相互平行，且平行的金属导线11之间通过绝缘体彼此绝缘，且分别通过各自的端口12引出；第二种电容是金属-氧化硅-金属电容（mom 电容），如图2所示，mom电容2的两个基板分别设置在不同的金属层21上，两个基板相对设置且在间隔最远的面上分别通过引出端口22引出；两个基板之间设置有氧化硅23作为绝缘介质；第三种是金属氧化物半导体电容（mos电容），如图3和图4所示，这种电容将mos管的源极和衬底作为一级，将栅极与漏极作为另一极，将金属氧化物半导体作为绝缘介质。
46.而以上的电容器均是整体制造完毕后就无法再次更改，因此在后续使用中，存在后续使用无法根据需要及时调整的问题，只能返工、重新制造或者替换其他元器件，造成人力成本、时间成本和制造成本的浪费。与此同时，mom电容工艺制造出来的电容，需要额外设置金属层来减少金属层之间的介电层厚度以增加电容值，这种设置会加剧设计和制造的成
本； mos电容工艺制造出来的电容，由于电容值受控于mos管的偏压以及频率偏移，应用范围相对有限。
47.因此，亟需一种电容器件，解决电容器制造完成之后，就无法根据需要再次调整这一问题。
48.除此之外，当电感元件应用于lc电路（lc电路，为一种包括连接在一起的电感器(用字母l表示)和电容器(用字母c表示)的电路）时，lc电路的外部布线可能会引入额外的电感进入到lc电路中，影响lc电路的振荡频率。造成额外电感的原因有二：一是因为lc电路的输入端本身会接入电感器，此时额外的电感会引入到lc电路中，影响lc电路的振荡频率；二是因为lc电路的输入信号所连接的导线过长，此时可将较长的导线整体看作将电感器接入到了lc电路的输入端，影响了lc电路的振荡频率。
49.因此，也需要一种电感器件，用以解决在lc电路使用过程中，由于引入了外部电路引入的额外电感导致的lc电路的振荡频率发生偏差这一问题。
50.实施例一
51.为了解决以上问题，本实施例提出了一种新的半导体器件31，可以在半导体器件31制造完成后，通过外部控制半导体器件31切换为电感模式或电容模式，进而便于后续使用时调整电容为电感或电感调整为电容，相对于直接制造电容元件或者电感元件具有更广泛的使用场景。
52.如图5所示，本实施例提供了一种半导体器件31，包括：第一电感l1、第二电感l2、第一开关s1、第二开关s2、第三开关s4及开关控制单元(图中未示出)。
53.如图5所示，所述第一电感l1与所述第二电感l2均为在平面上设置的导电线圈(如图8所示)，且所述第一电感l1与所述第二电感l2分别设置于不同布线层314；各布线层314还设置有绝缘介质。其中，所述第一电感l1的第一端作为所述半导体器件31的第一端；所述第一开关s1的第一端连接所述第一电感l1的第二端，第二端连接所述第二电感l2的第一端；所述第二电感l2的第二端作为所述半导体器件31的第二端。也就是，所述第一电感l1、所述第一开关s1、所述第二电感l2依次串联。所述第二开关s2与所述第一电感l1并联。所述第三开关s3与所述第二电感l2并联。也就是第一开关s1可以控制两个电感之间是否导通，s2开关可以控制第一电感l1工作还是短路，s3开关可以控制第二电感l2工作或短路。
54.具体地，当所述第一开关s1闭合且所述第二开关s2、所述第三开关s3断开时，半导体器件31配置为电感模式，其等效电路图如图6所示，相当于第一电感l1与第二电感l2直接串联，电感串联依然可以当作一个大电感。当所述第一开关s1断开且所述第二开关s2、所述第三开关s3闭合时，所述半导体器件31中的各个电感均被短路，所述半导体器件31被配置为电容模式。电容模式的等效电路图如图7所示，此时两个电感中间的连接关系被断开，相当于断开两个电容基板之间的绝缘介质，同时两个电感均被短路。由于在实际制造使用中，电感具有较低的电阻值，两个电感均被短路可等效于电阻被短路，此时电感器不工作，一个电感器可作为电容器的一基板进行使用，两个电感器组合则可以作为电容器使用。因此，通过切换各个开关状态，可以控制所述半导体器件31分别进入电感模式或电容模式。
55.具体地，所述第一电感l1的电感值等于所述第二电感l2的电感值。在本实施例中，为了便于工艺的制造使用，设定第一电感l1与所述第二电感l2电感值相等。实际上，第一电感l1与所述第二电感l2可设置为任意值，并不以本实施例为限。
56.具体地，如图8所示为一个电感器的结构，所述第一电感l1与所述第二电感l2的结构相同。所述第一电感l1与所述第二电感l2均螺旋绕设在对应的布线层314上，所述第一电感l1与所述第二电感l2分别设置于不同布线层314(如图9的截面图所示)，此时各导电线圈311的各圈之间设置有绝缘介质。当导电线圈被短路时，导电线圈所在的平面可作为电容的极板使用。实际上，所述导电线圈311的平面形状并不以本实施例为限，任意能实现电感功能的图案结构均为本实施例的保护范围。
57.具体地，所述第一开关s1、所述第二开关s2以及所述第三开关s3可分别设置为bjt管（双极性结型晶体管，bipolar junction transistor，bjt）、mos管（金属-氧化物半导体场效应晶体管，metal-oxide-semiconductor field-effect transistor，mos）、igbt管（绝缘栅双极型晶体管，insulated gate bipolar transistor，igbt）中的任一种。实际上，本实施例可使用任意具有导通或关断功能的开关结构作为各开关，并不以本实施例为限。
58.如图5所示，所述第一开关s1、所述第二开关s2以及所述第三开关s3均设置有控制端，所述开关控制单元（图中未示出）用于产生开关控制信号，并分别输出到所述第一开关s1、所述第二开关s2以及所述第三开关s3的控制端，用于分别控制所述第一开关s1、所述第二开关s2以及所述第三开关s3导通或闭合。在本实施例中，若设置所述第一开关s1、所述第二开关s2以及所述第三开关s3为mos管，则所述开关控制单元的输出信号连接所述mos管的栅极，通过所述开关控制单元输出的电压大小控制mos管的导通或关闭。
59.需要说明的是，第一开关s1串联在两个电感中，由于开关工艺不同，串联的开关本身可能存在电阻，在两个半导体器件串联时会额外引入串联的电阻，造成lc谐振电路的品质因数，即：q值稍微下降，使得滤波效果稍减。如果想改善滤波效果，开关需选用具有较小电阻的制造工艺。
60.本实施例的半导体器件31可以直接通过增加第一电感l1以及第二电感l2的面积值，进而使得在电容模式下的半导体器件31能具有较大的电容值，相对于mom电容工艺制造出来的电容来说工艺更加的简单简便，不需要额外设置金属层来减少金属层之间的介电层厚度以增加电容值。而相对于mos电容工艺制造出来的电容来说，本实施例的半导体器件31也并不受控于偏压以及频率偏移，本实施例的半导体器件31相对于mos电容工艺的电容应用范围更广。
61.本实施例还提供了一种芯片，包括上述的半导体器件31，将该半导体器件31应用于芯片中，可广泛应用于集成电路的制造生产中。
62.实施例二
63.如图10~图11所示，本实施例提供了一种lc电路3，包括两个如实施例一所述的半导体器件31，将两个半导体器件31分别记为第一半导体器件31a及第二半导体器件31b。
64.作为第一示例，如图10所示，两个半导体器件并联；两个半导体器件连接的第一节点a1输入信号，第二节点b1输出输出信号；其中，所述第一半导体器件31a与所述第二半导体器件31b设置为不同模式。在本实施例中，第一半导体器件31a与第二半导体器件31b一个设置为电感模式，一个设置为电容模式，因此可看作一个电感器和一个电容器并联，此时lc电路可看作振荡电路。在实际使用时，可从第一节点a1输入电压信号，则从第二节点b1将输出振荡电压信号。
65.作为第二示例，如图11所示，所述第一半导体器件31a的第一端a2连接输入信号，
第二端b2连接所述第二半导体器件31b的第一端；所述第二半导体器件31b的第二端c1输出输出信号；其中，所述第一半导体器件31a与所述第二半导体器件31b设置为不同模式。在本实施例中，第一半导体器件31a与第二半导体器件31b一个设置为电感模式，一个设置为电容模式，因此可看作一个电感器和一个电容器串联，且端口a2连接了输入信号，经过了串联的电感器和电容器后输出到端口c1。在实际使用中，lc电路可作为滤波电路，通过电感和电容过滤了低频和高频信号，输出了中频信号。
66.作为第三示例，如图11所示，所述第一半导体器件31a的第一端a2连接输入信号，第二端b2输出输出信号；所述第二半导体器件31b的第一端连接所述第一半导体器件31a的第二端，第二端接地；其中，所述第一半导体器件31a与所述第二半导体器件31b分别设置为不同模式。在实际使用中，当第一半导体器件31a设置为电感模式，第二半导体器件31b设置为电容模式时，lc电路相当于低通滤波器，输入信号从端口a2输入，从端口b2输出滤波后的信号。在实际使用中，当第一半导体器件31a设置为电容模式，第二半导体器件31b设置为电感模式时，lc电路相当于高通滤波器，输入信号从端口a2输入，从端口b2输出滤波后的信号。
67.需要说明的是，还可基于本实施例所提供的lc电路进行选频、移相等操作，具体的使用方式并不以本实施例为限制；与此同时，还可以根据需要设置更多数量的半导体器件31，作为更高阶的滤波电路使用。
68.除此之外，当本实施例的半导体器件31应用于lc电路时，lc电路的外部布线虽然可能会引入额外的电感进入到lc电路中，影响lc电路的振荡频率。但是由于本实施例的半导体器件31可以切换电感模式为电容模式，当lc电路中至少有两个半导体器件设置为电感模式时，若发现lc电路的振荡频率与设定值振荡频率值不同，需要将lc电路中的具有电感模式的半导体器件减少时，可直接将半导体器件从电感模式切换为电容模式来校准lc电路的振荡频率。基于实施例一提供的半导体器件31，可在lc电路的振荡频率不符合预设值时，直接在外部通过开关调整lc电路中的处于电感模式的半导体器件个数，让处于电感模式的半导体器件减少，进而让lc电路的总电感接近预设的电感值，使得lc电路的振荡频率得到校准。
69.实施例三
70.如图12所示，本实施例提供了一种lc电路4，本实施例的lc电路4在如图11的第三示例的基础上进行了设置。如图11所示的lc电路4中，当第一半导体器件31a设置为电感模式，且第二半导体器件31b设置为电容模式时，所述lc电路还包括第四开关s4、第五开关s5及接地电容32。
71.具体地，所述第四开关s4的第一端连接所述第二半导体器件31b的第一端，第二端作为输出端口c2；所述接地电容设置于所述第二半导体器件的第二端以及参考地之间。所述第五开关s5的第一端连接所述接地电容32的上极板，第二端连接所述输出端口c2。
72.在本实施例中，当第四开关s4与所述第五开关s5均断开时，所述第一半导体器件31a的第一端a3连接输入信号，无输出信号。此种电路相当于第一半导体器件31a与第二半导体器件31b串联后通过电容器直接接地，在实际使用时，可作为输入/输出切换电路的其中一部分使用。
73.在本实施例中，当第四开关s4闭合且所述第五开关s5断开时，所述第一半导体器
件31a的第一端a3连接输入信号，所述输出端口c2输出第一信号。此时，第四开关s4闭合，此时所述输出端口c2相当于直接连接的第一半导体器件31a以及第二半导体器件31b之间的节点（即端口b3），并将端口b3的信号引出。此种情况下，第二半导体器件31b表示的电容模式与接地电容32串联，此时的lc电路的振荡频率相当于:
[0074][0075]
其中，为当第四开关s4闭合且所述第五开关s5断开时本实施例的lc电路4的振荡频率，’为第一半导体器件31a的电感值，为第二半导体器件31b的电感值，是接地电容32的电容值。表示第二半导体器件31b作为电容模式与接地电容32串联后的整体的电容值。
[0076]
在本实施例中，当第四开关s4断开与所述第五开关s5闭合时，所述第一半导体器件31a的第一端连接输入信号，所述输出端口c2输出第二信号。此时，第五开关s5闭合，所述输出端口c2相当于连接的接地电容32的上极板，此时输出信号相对于从端口b3引出的信号而言，性能相应有所下降。此种情况下，第二半导体器件31b表示的电容模式与接地电容32串联，此时的lc电路的振荡频率相当于:
[0077][0078]
其中，为当第四开关s4断开且所述第五开关s5闭合时本实施例的lc电路4的振荡频率。
[0079]
结合公式（1）与公式（2）可知，当第四开关s4闭合且所述第五开关s5断开时以及当第四开关s4断开与所述第五开关s5闭合时，这两种情况下对应的振荡频率是相同的，这是因为lc电路的电路结构并未发生变化。而由于所述输出端口c2连接的端口不同，一个直接连接的端口b3，另一个连接的接地电容32的上极板，输入信号输入到lc电路4后，端口b3的电压大小会大于接地电容32上极板电压大小，因此若采用从接地电容32上极板输出电压则相对于从端口b3处输出电压而言，会导致lc电路的输出增益有所减少。
[0080]
在本实施例中，第四开关s4与所述第五开关s5均闭合时，所述第一半导体器件31a的第一端a3连接输入信号，所述输出端口c输出第三信号。第四开关s4与所述第五开关s5均闭合时，第二半导体器件31b被短路，此时lc电路4的总电感值相应减少。此种情况下，第二半导体器件31b表示的电容模式被短路，仅有接地电容32工作，此时的lc电路的振荡频率相当于：
[0081][0082]
其中，为第四开关s4与所述第五开关s5均闭合时本实施例的lc电路4的振荡频率。结合公式（1）、（2）、（3）可知，第四开关s4与第五开关s5均闭合相对于所述第四开关s4与第五开关s5任一个开关导通而言，其总电容减少，谐振频率相应的增大。
[0083]
因此，基于本实施例所提供的第四开关s4、第五开关s5可以调控lc电路的谐振频率以及输出增益。
[0084]
在本实施例中，所述接地电容32设置为被配置为电容模式的本实施例一所提供的
半导体器件31。需要说明的是，本实施例的第二半导体器件31b也可以设置为常规的电容器，依然可通过第四开关s4、第五开关s5可以调控lc电路的谐振频率以及输出增益。
[0085]
综上所述，本发明提供一种半导体器件、lc电路及芯片，包括：第一电感、第二电感、第一开关、第二开关、第三开关及开关控制单元；开关控制单元用于产生开关控制信号，并分别输出到第一开关、第二开关以及第三开关的控制端，用于分别控制第一开关、第二开关以及第三开关闭合或断开；第一电感、第一开关、第二电感依次串联；第二开关与第一电感并联；第三开关与第二电感并联；当第一开关闭合且第二开关、第三开关断开时，半导体器件配置为电感模式；当第一开关断开且第二开关、第三开关闭合时，半导体器件被配置为电容模式；本发明通过开关控制两个电感实现电感和电容切换的效果，同时使得lc电路引入在额外的电感时能校准lc电路的振荡频率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0086]
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

技术特征：
1.一种半导体器件，其特征在于，所述半导体器件至少包括：第一电感、第二电感、第一开关、第二开关、第三开关及开关控制单元；所述开关控制单元用于产生开关控制信号，并分别输出到所述第一开关、所述第二开关以及所述第三开关的控制端，用于分别控制所述第一开关、所述第二开关以及所述第三开关闭合或断开；所述第一电感与所述第二电感均为在平面上设置的导电线圈，且所述第一电感与所述第二电感分别设置于不同布线层；各布线层还设置有绝缘介质；所述第一电感的第一端作为所述半导体器件的第一端；所述第一开关的第一端连接所述第一电感的第二端，第二端连接所述第二电感的第一端；所述第二电感的第二端作为所述半导体器件的第二端；所述第二开关与所述第一电感并联；所述第三开关与所述第二电感并联；当所述第一开关闭合且所述第二开关、所述第三开关断开时，所述半导体器件配置为电感模式；当所述第一开关断开且所述第二开关、所述第三开关闭合时，所述半导体器件中的各个电感均被短路，所述半导体器件被配置为电容模式。2.根据权利要求1所述的半导体器件，其特征在于：所述第一电感的电感值等于所述第二电感的电感值。3.根据权利要求1所述的半导体器件，其特征在于：所述第一电感与所述第二电感均螺旋绕设在对应的布线层上。4.根据权利要求1~3任一项所述的半导体器件，其特征在于：所述第一开关、所述第二开关以及所述第三开关可分别设置为bjt管、mos管、igbt管中的任一种。5.一种lc电路，其特征在于：所述lc电路包括两个如权利要求1~4任一项所述的半导体器件；两个半导体器件分别设为第一半导体器件及第二半导体器件；两个半导体器件并联；两个半导体器件连接的第一节点连接输入信号，第二节点输出输出信号；其中，所述第一半导体器件与所述第二半导体器件分别设置为电感模式和电容模式。6.一种lc电路，其特征在于：所述lc电路包括两个如权利要求1~4任一项所述的半导体器件；两个半导体器件分别为第一半导体器件及第二半导体器件；所述第一半导体器件的第一端连接输入信号，第二端连接所述第二半导体器件的第一端；所述第二半导体器件的第二端输出输出信号；其中，所述第一半导体器件与所述第二半导体器件分别设置为电感模式和电容模式。7.一种lc电路，其特征在于：所述lc电路包括两个如权利要求1~4任一项所述的半导体器件；两个半导体器件分别为第一半导体器件及第二半导体器件；所述第一半导体器件的第一端连接输入信号，第二端输出输出信号；所述第二半导体器件的第一端连接所述第一半导体器件的第二端，第二端接地；其中，所述第一半导体器件与所述第二半导体器件分别设置为电感模式和电容模式。8.根据权利要求7所述的lc电路，其特征在于：当所述第一半导体器件为电感模式，所述第二半导体器件为电容模式时，所述lc电路还包括第四开关、第五开关及接地电容；所述第四开关的第一端连接所述第二半导体器件的第一端，第二端作为输出端口；
所述接地电容设置于所述第二半导体器件的第二端以及参考地之间；所述第五开关的第一端连接所述接地电容的上极板，第二端连接所述输出端口。9.根据权利要求8所述的lc电路，其特征在于：所述接地电容设置为被配置为电容模式的所述半导体器件。10.一种芯片，其特征在于，所述芯片至少包括如权利要求1~4任一项所述的半导体器件。

技术总结
本发明提供一种半导体器件、LC电路及芯片，包括：第一电感、第二电感、第一开关、第二开关、第三开关及开关控制单元；开关控制单元用于产生开关控制信号，并分别输出到第一开关、第二开关以及第三开关的控制端，用于分别控制第一开关、第二开关以及第三开关闭合或断开；第一电感、第一开关、第二电感依次串联；第二开关与第一电感并联；第三开关与第二电感并联；当第一开关闭合且第二开关、第三开关断开时，半导体器件配置为电感模式；当第一开关断开且第二开关、第三开关闭合时，半导体器件被配置为电容模式；本发明通过开关控制两个电感实现电感和电容切换的效果，同时使得LC电路引入在额外的电感时能校准LC电路的振荡频率。额外的电感时能校准LC电路的振荡频率。额外的电感时能校准LC电路的振荡频率。


技术研发人员：简汎宇 廖明亮 徐忠 郑君华 马亚奇
受保护的技术使用者：合芯科技有限公司
技术研发日：2023.09.06
技术公布日：2023/10/15