一种基于解析模型的晶体管老化应力计算方法

1.本发明涉及数字电路领域，尤其涉及一种基于解析模型的晶体管老化应力计算方法。


背景技术：

2.随着微电子工艺不断按比例缩小，各种非理想效应如随机工艺涨落(random process variation)和器件老化(transistor aging)越来越严重，导致电路的性能涨落也越来越大。为了保证电路的使用寿命，设计者一般都使用静态时序分析(static timing analysis)来估算电路在最差情况(worst-case corner)下(即所有的晶体管都在最差的工艺角上以及经历了最大的退化)的延迟，并以此为约束条件设计电路的工作电压和频率，从而造成了电路的过设计。这种过设计的比例随着工艺不断按比例缩小，也越来越大，结果造成了每代工艺之间器件的性能都有显著提升，但是最后电路的性能却没有按比例提升。
3.为了使先进节点下的电路性能获得提升，可靠性感知的时序分析方法是必要的，而诸多影响电路性能的非理想因素中，老化是最难分析的，因为老化依赖电路实际工作时的条件和负载。老化感知的分析难点有两部分，第一是退化量计算，二是根据退化量计算标准单元时序信息的老化感知时序模型。退化量计算的挑战性在于，器件级模型进行退化量计算需要每个晶体管的应力波形，但是大规模数字电路想记录下所有的器件应力波形需要大量的存储和时间，并不现实。


技术实现要素：

4.有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是，避免耗时的全网表spice仿真和波形记录，根据门级仿真得到的每个内部节点的占空比翻转率统计信息，计算每个标准单元内部每个晶体管的退化量。本发明提供一种基于解析模型的晶体管老化应力计算方法，是一种解析式自动生成方法，适用于老化机制为压温度不稳定性(bias temperature instability，bti)和热载流子退化(hot carrier degradation，hcd)的晶体管，本发明的解析模型根据门级仿真得到的统计性动态信息如占空比(duty factor，df)和翻转率(toggle rate，tr)计算内部晶体管的应力，所使用的解析式通过晶体管级的逻辑仿真自动化生成，且支持不同种老化机制的应力分析。
5.为实现上述目的，本发明提供了一种基于解析模型的晶体管老化应力计算方法，包括以下步骤：
6.获得标准单元的spice网表，解析出输入和输入端口以及内部每个节点，准备仿真配置；
7.进行静态逻辑分析，遍历所有种输入组合，获得静态老化应力的解析式；
8.进行瞬态翻转分析，遍历每个输入在翻转时其他所有输入的组合，获得动态老化应力的解析式。
9.根据获得的静态老化应力的解析式和动态老化应力的解析式，和门级仿真得到的
每个标准单元输入的占空比和翻转率，计算标准单元内部不同晶体管在不同退化机制下的退化量。
10.进一步地，获得标准单元的spice网表，解析出输入和输入端口以及内部每个节点，准备仿真配置，具体包括以下步骤：
11.解析网表，确认输入输出引脚；
12.解析出内部节点的名称并创建对应数据结构；
13.解析出每个晶体管的名称，并确认源漏栅极分别连接在哪个节点，并创建数据结构；
14.根据用户指定的需要分析的老化应力类型，创建老化应力条件，如nbti就是源漏为高电平，栅极为低电平；如hcd是有短路电流流过。
15.进一步地，对所有输入进行静态逻辑分析，获得静态老化应力的解析式，具体包括遍历所有的输入，得到每个节点的真值表，以此为基础生成静态老化应力的解析式。
16.进一步地，静态老化应力的解析式包括负偏压温度不稳定性nbti和正偏压温度不稳定性pbti；分别是pmos的主要退化与nmos的主要退化；其中，nbti发生在pmos的栅极为低电压，源漏为高电压的情况下；pbti发生在nmos的栅极为高电压，源漏为低电压的情况下。
17.进一步地，nbti的解析式是根据静态逻辑仿真，得到每种可能的输入下的真值表，一个输入为n的单元仿真的次数为2n次，此时，只要输入为低电平，源漏为高电平，则判定为nbti应力状态。
18.进一步地，nbti的解析式具体包括：
19.首先根据真值表中出现nbti应力的情况写出当前晶体管会造成nbti老化的逻辑表达式。
20.根据逻辑表达式，转换出对应的概率计算公式。即将逻辑表达式中每个输入的正/负转化为概率计算公式中对应输入为正/负的概率。
21.进一步地，动态老化应力的解析式根据门级仿真提供的翻转率信息以及时钟周期计算翻转发生的总次数，再根据真值表得到各个晶体管充放电的逻辑式计算各个晶体管出现饱和电流的次数，根据时序分析得到当前标准单元的输出转换时间，出现饱和电流的次数乘上每次的时间(近似为输出转换时间的一半)获得设计在总的生命周期里的hcd应力时间。
22.进一步地，根据仿真结果得到逻辑表达式的过程是一个典型的两级逻辑综合算法，表中每一行输入组合都对应一个表达式，将所有造成应力表达式相加，再化简即可得到最后的逻辑表达式。
23.进一步地，应力占空比sp计算的解析式的方法为，将逻辑表达式转化为此逻辑表达式包含的组合出现的概率，当每个输入都是独立时，则联合概率用输入的占空比df计算。
24.进一步地，还包括考虑了浮空态后，完整的bti应力偏置条件为：栅极为低电压，源漏为高电压或浮空态。
25.技术效果
26.本发明的一种基于解析模型的晶体管老化应力计算方法，使用解析模型计算每个晶体管的老化应力，避免了长时间的spice仿真和极其耗时且消耗存储资源的波形记录，可以计算大规模数字电路中每个晶体管的在不同退化机制下的退化量。
27.以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。
附图说明
28.图1是本发明的一个较佳实施例的一种基于解析模型的晶体管老化应力计算方法的nbti应力计算解析式生成方法示意图；
29.图2是本发明的一个较佳实施例的一种基于解析模型的晶体管老化应力计算方法的pbti应力计算解析式生成方法示意图；
30.图3是本发明的一个较佳实施例的一种基于解析模型的晶体管老化应力计算方法的考虑浮空态应力的nbti应力计算解析式生成方法示意图；
31.图4是本发明的一个较佳实施例的一种基于解析模型的晶体管老化应力计算方法的hcd应力计算解析式生成方法示意图。
具体实施方式
32.为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
33.以下描述中，为了说明而不是为了限定，提出了诸如特定内部程序、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
34.本发明提供了一种基于解析模型的晶体管老化应力计算方法，包括以下步骤：
35.步骤100，获得标准单元的spice网表，解析出输入和输入端口以及内部每个节点，准备仿真配置；
36.步骤200，进行静态逻辑分析，遍历所有种输入组合，获得静态老化应力的解析式；
37.步骤300，进行瞬态翻转分析，遍历每个输入在翻转时其他所有输入的组合，获得动态老化应力的解析式；
38.步骤400，根据获得的静态老化应力的解析式和动态老化应力的解析式，和门级仿真得到的每个标准单元输入的占空比和翻转率，计算标准单元内部不同晶体管在不同退化机制下的退化量。
39.其中，步骤100，获得标准单元的spice网表，解析出输入和输入端口以及内部每个节点，准备仿真配置，具体包括以下步骤：
40.解析网表，确认输入输出引脚；
41.解析出内部节点的名称并创建对应数据结构；
42.解析出每个晶体管的名称，并确认源漏栅极分别连接在哪个节点，并创建数据结构；
43.根据用户指定的需要分析的老化应力类型，创建老化应力条件，如nbti就是源漏为高电平，栅极为低电平；如hcd是有短路电流流过。
44.步骤200，进行静态逻辑分析，遍历所有种输入组合，获得静态老化应力的解析式，
具体包括遍历所有的输入，得到每个节点的真值表，以此为基础生成静态老化应力的解析式。
45.其中，静态老化应力的解析式包括负偏压温度不稳定性nbti和正偏压温度不稳定性pbti；分别是pmos的主要退化与nmos的主要退化；其中，nbti发生在pmos的栅极为低电压，源漏为高电压的情况下；pbti发生在nmos的栅极为高电压，源漏为低电压的情况下。
46.nbti的解析式是根据静态逻辑仿真，得到每种可能的输入下的真值表，一个输入为n的单元仿真的次数为2n次，此时，只要输入为低电平，源漏为高电平，则判定为nbti应力状态。
47.nbti的解析式具体包括：
48.首先根据真值表中出现nbti应力的情况写出当前晶体管会造成nbti老化的逻辑表达式。
49.根据逻辑表达式，转换出对应的概率计算公式。即将逻辑表达式中每个输入的正/负转化为概率计算公式中对应输入为正/负的概率。
50.动态老化应力的解析式根据门级仿真提供的翻转率信息以及时钟周期计算翻转发生的总次数，再根据真值表得到各个晶体管充放电的逻辑式计算各个晶体管出现饱和电流的次数，根据时序分析得到当前标准单元的输出转换时间，出现饱和电流的次数乘上每次的时间(近似为输出转换时间的一半)获得设计在总的生命周期里的hcd应力时间。根据仿真结果得到逻辑表达式的过程是一个典型的两级逻辑综合算法，表中每一行输入组合都对应一个表达式，将所有造成应力表达式相加，再化简即可得到最后的逻辑表达式。应力占空比sp计算的解析式的方法为，将逻辑表达式转化为此逻辑表达式包含的组合出现的概率，当每个输入都是独立时，则联合概率用输入的占空比df计算。
51.本发明实施例还包括考虑了浮空态后，完整的bti应力偏置条件为：栅极为低电压，源漏为高电压或浮空态。
52.本发明提出的一种基于解析模型的晶体管老化应力计算方法适用的老化机制为偏压温度不稳定性(bias temperature instability，bti)和热载流子退化(hot carrier degradation，hcd)，这两者是目前工艺下晶体管退化的主要机制。其中bti的老化应力是静态应力，为电压偏置造成的纵向电场；hcd老化应力为动态应力，为晶体管处于导通状态沟道有饱和电流。
53.不同的老化机制的偏置条件不同，bti分为nbti和pbti，分别是pmos的主要退化与nmos的主要退化。nbti发生在pmos的栅极为低电压，源漏为高电压的情况下；pbti发生在nmos的栅极为高电压，源漏为低电压的情况下。而hcd发生在输入切换导致的对输出负载的充放电，充放电路径经过的晶体管会流过饱和电流，造成热载流子注入。
54.首先，本实施例中，介绍bti应力解析式生成方法。在数字电路中，波形可以近似为方波，且电压和温度可以认为是全局参数，因此bti退化主要取决于每个晶体管的应力占空比(stress probability，sp)，即处于应力状态的时间占总时间的比例。如图1所示，展示了一个nor3标准单元中计算nbti应力占空比解析生成方法，根据静态逻辑仿真，可以得到在每种可能的输入下的真值表。静态逻辑仿真即为spice仿真模式中的直流仿真，根据标准单元的网表和输入端口的值得到内部每个节点的电压值，并以此填到真值表上对应的位置。一个输入端口数量为n的单元的输入可能组合为2n种，仿真的次数为2n次，图1中所示为8次。
只要某个晶体管的输入(栅极)为低电平，源漏为高电平，则判定为nbti应力状态。例如晶体管mp1、mp2和mp3，其应力状态的逻辑表达式可以写成：
[0055][0056][0057][0058]
根据仿真结果得到逻辑表达式的过程是一个典型的两级逻辑综合算法，表中每一行输入组合都对应一个表达式，如第一行是第二行是将所有造成应力表达式相加，再化简即可得到最后的逻辑表达式，如mp1的逻辑表达式由表中存在应力的行相加，可以写成：
[0059][0060]
经过化简可以得到最简洁的逻辑表达式为化简的方法借鉴两级逻辑综合中常用的算法，有quine-mccluskey算法和启发式算法。本专利所提出的方法在此步骤所需要的只是一个正确的逻辑表达式，而非一个最简洁且正确的逻辑表达式，因此简单的启发式算法即可。
[0061]
根据逻辑表达式，生成对应的概率计算解析式，即应力占空比sp计算的解析式的方法为，将逻辑表达式转化为此逻辑表达式包含的组合出现的概率，比如mp1应力的逻辑表达式为其对应的概率表达式即为输入a1为0的概率p(a1＝0)。按照这样的对应规则，生成如下的概率表达式：
[0062]
sp(mp1)＝p(a1＝0)
[0063]
sp(mp2)＝p(a1＝0,a2＝0)
[0064]
sp(mp3)＝p(a1＝0,a2＝0,a3＝0)
[0065]
假设每个输入都是独立的，则联合概率可以用输入的占空比df计算：
[0066]
p(a1＝0,a2＝0,a3＝0)＝(1-df(a1))
×
(1-df(a2))
×
(1-df(a3))
[0067]
因此，根据输入端口的占空比计算内部每个晶体管的应力概率的表达式为:
[0068]
sp(mp1)＝1-df(a1)
[0069]
sp(mp2)＝(1-df(a1))
×
(1-df(a2))
[0070]
sp(mp3)＝(1-df(a1))
×
(1-df(a2))
×
(1-df(a3))
[0071]
如图2所示，为pbti的应力计算解析式生成方法。其步骤和上一实施例中nbti的应力解析式生成方法一致，只是应力判定标准不同。按照pbti的应力标准生成对应的真值表后的所有步骤同nbti应力解析式生成完全相同。
[0072]
如图3所示，展示了考虑了浮空效应的bti应力解析式生成方法。浮空效应发生在堆叠结构中，其应力条件是输入为低电平，源漏为浮空态f(不定态x)。考虑浮空效应后，bti的应力需要增加一项：栅极为低电压，源漏为浮空态的情况。即考虑了浮空态后，完整的bti应力偏置条件为：栅极为低电压，源漏为高电压或浮空态。
[0073]
为了鉴别考虑了浮空效应的bti应力，需要将真值表的内容扩展至包含所有节点的状态，找出表中符合应力的行，如mp2存在应力的行有三行，其逻辑表达式可以写为：
[0074]
[0075]
经过化简可以得到：
[0076][0077]
将此逻辑表达式转化为对应的概率计算公式为：
[0078]
sp(mp2)＝p(a1＝0,a2＝0)+p(a1＝1,a2＝0,a3＝1)
[0079]
此公式意义为输入为低电平，源端为浮空态或高电平，计算出的概率即为考虑了浮空效应后bti应力出现的概率。
[0080]
根据输入独立的假设，联合概率可以改写为独立概率相乘：
[0081]
sp(mp2)＝(1-df(a1))
×
(1-df(a2))+df(a1)
×
(1-df(a2))
×
df(a3)即可使用输入占空比计算内部晶体的老化应力概率。
[0082]
而mp1和mp3因为源漏接了电源或者输出，不存在处于浮空态的情况，因此应力概率计算与不考虑浮空效应的方法一样。
[0083]
图4展示了hcd应力的解析式生成方法。hcd发生在晶体管有饱和电流流过的情况下，电路实现后，内部单元的输入转换时间和输出转换时间基本上确定，每次充放电的饱和电流应力时间可以近似认为是转换时间的一半。因此，hcd应力需要计算的是统计意义上，使用寿命内每个晶体管会参与多少次充放电。门级仿真会提供翻转率信息，可以根据次信息计算充放电次数。这一步需要在每个稳定进行瞬态翻转逻辑方阵，因此这一步总的仿真次数为n2n。每一种仿真条件对应真值表中的一行，如果此仿真条件下某个晶体管参与了充放电路径，有饱和电流通过，这此行标记为应力状态。
[0084]
如图4所示，表的前三列为稳态值，第四列为翻转仿真的翻转输入。从图4的表中可以看出，mn1参与充放电的情况为输入为0 0 0的情况下a1翻转，因此mn1的hcd逻辑表达式可以写为：
[0085][0086]
因此应力概率sp可以根据a1的翻转率tr计算：
[0087]
sp(mn1)＝p(a1＝0,a2＝0,a3＝0)
×
tr(a1)
[0088]
根据输入独立假设，可以转化为如下公式，根据输入占空比和翻转率计算：
[0089]
sp(mn1)＝(1-df(a1))
×
(1-df(a2))
×
(1-df(a3))
×
tr(a1)
[0090]
总的hcd应力时间可以计算为：
[0091]
t
stress
(mn1)＝t
age
×
sp(mn1)
×
transition
t
ime/2
[0092]
再根据器件模型计算退化量即可。
[0093]
同理可以写出其他几个晶体管的hcd应力概率：
[0094]
sp(mn2)＝(1-df(a1))
×
(1-df(a2))
×
(1-df(a3))
×
tr(a2)
[0095]
sp(mn3)＝(1-df(a1))
×
(1-df(a2))
×
(1-df(a3))
×
tr(a3)
[0096]
sp(mp1)＝sp(mp2)＝sp(mp3)
[0097]
＝(df(a1))
×
(1-df(a2))
×
(1-df(a3))
×
tr(a1)+(1-df(a1))
×
(df(a2))
×
(1-df(a3))
×
tr(a2)+(1-df(a1))
×
(1-df(a2))
×
(df(a3))
×
tr(a3)
[0098]
并根据对应的输出转换时间计算总退化时间。
[0099]
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术
人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

技术特征：
1.一种基于解析模型的晶体管老化应力计算方法，其特征在于，包括以下步骤：获得标准单元的spice网表，解析出输入和输入端口以及内部每个节点，准备仿真配置；进行静态逻辑分析，遍历所有种输入组合，获得静态老化应力的解析式；进行瞬态翻转分析，遍历每个输入在翻转时其他所有输入的组合，获得动态老化应力的解析式；根据获得的静态老化应力的解析式和动态老化应力的解析式，和门级仿真得到的每个标准单元输入的占空比和翻转率，计算标准单元内部不同晶体管在不同退化机制下的退化量。2.如权利要求1所述的一种基于解析模型的晶体管老化应力计算方法，其特征在于，获得标准单元的spice网表，解析出输入和输入端口以及内部每个节点，准备仿真配置，具体包括以下步骤：解析spice网表，确认输入输出引脚；解析出内部节点的名称并创建对应数据结构；解析出每个晶体管的名称，并确认源漏栅极分别连接在哪个节点，并创建数据结构；根据用户指定的需要分析的老化应力类型，创建老化应力条件，如nbti就是源漏为高电平，栅极为低电平；如hcd是有短路电流流过。3.如权利要求1所述的一种基于解析模型的晶体管老化应力计算方法，其特征在于，进行静态逻辑分析，遍历所有种输入组合，获得静态老化应力的解析式，，具体包括遍历所有的输入，得到每个节点的真值表，以此为基础生成静态老化应力的解析式。4.如权利要求1所述的一种基于解析模型的晶体管老化应力计算方法，其特征在于，所述静态老化应力的解析式包括负偏压温度不稳定性nbti和正偏压温度不稳定性pbti；分别是pmos的主要退化与nmos的主要退化；其中，nbti发生在pmos的栅极为低电压，源漏为高电压的情况下；pbti发生在nmos的栅极为高电压，源漏为低电压的情况下。5.如权利要求4所述的一种基于解析模型的晶体管老化应力计算方法，其特征在于，所述nbti的解析式是根据静态逻辑仿真，得到每种可能的输入下的真值表，一个输入为n的单元仿真的次数为2
n
次，此时，只要输入为低电平，源漏为高电平，则判定为nbti应力状态。6.如权利要求4所述的一种基于解析模型的晶体管老化应力计算方法，其特征在于，所述标准单元内部每个晶体管nbti应力的解析式生成方法具体包括：首先根据真值表中出现nbti应力的情况写出当前晶体管会造成nbti老化的逻辑表达式；根据逻辑表达式，转换出对应的概率计算公式，将逻辑表达式中每个输入的正/负转化为概率计算公式中对应输入为正/负的概率。7.如权利要求1所述的一种基于解析模型的晶体管老化应力计算方法，其特征在于，所述动态老化应力的解析式根据门级仿真提供的翻转率信息以及时钟周期计算翻转发生的总次数，再根据真值表得到各个晶体管充放电的逻辑式计算各个晶体管出现饱和电流的次数，根据时序分析得到当前标准单元的输出转换时间，出现饱和电流的次数乘上每次的时间获得hcd应力时间。8.如权利要求6所述的一种基于解析模型的晶体管老化应力计算方法，其特征在于，根
据仿真结果得到逻辑表达式的过程是一个典型的两级逻辑综合算法，表中每一行输入组合都对应一个表达式，将所有造成应力表达式相加，再化简即可得到最后的逻辑表达式。9.如权利要求8所述的一种基于解析模型的晶体管老化应力计算方法，其特征在于，应力占空比sp计算的解析式的方法为，将逻辑表达式转化为此逻辑表达式包含的组合出现的概率，当每个输入都是独立时，则联合概率用输入的占空比df计算。10.如权利要求1所述的一种基于解析模型的晶体管老化应力计算方法，其特征在于，还包括考虑了浮空态后，完整的bti应力偏置条件为：栅极为低电压，源漏为高电压或浮空态。

技术总结
本发明公开了一种基于解析模型的晶体管老化应力计算方法，是一种解析式自动生成方法，适用于老化机制为偏压温度不稳定性(bias temperature instability，BTI)和热载流子退化(hot carrier degradation，HCD)的晶体管，本发明的解析模型根据门级仿真得到的统计性动态信息如占空比(duty factor，DF)和翻转率(toggle rate，TR)计算内部晶体管的应力，所使用的解析式通过晶体管级的逻辑仿真自动化生成，且支持不同种老化机制的应力分析。且支持不同种老化机制的应力分析。且支持不同种老化机制的应力分析。


技术研发人员：王润声 张作栋 林亦波 黄如
受保护的技术使用者：无锡北京大学电子设计自动化研究院
技术研发日：2023.07.11
技术公布日：2023/10/15