一种高性能GaNMIS-HEMT的制备方法

一种高性能gan mis-hemt的制备方法
技术领域
1.本发明涉及一种高性能gan mis-hemt的制备方法，属于微电子研究的技术领域。


背景技术：

2.近年来，航空航天、5g通信、高速轨道交通等领域快速发展，市场亟需一种具有高电子迁移率且适合在高频率、高功率、较高温度的情形下稳定工作的半导体器件。由于algan/gan基的高电子迁移率晶体管(hemt)由于其独特的结构可以形成自发极化和压电极化现象，从而形成二维电子气(2deg)，所以其具有很高的电子迁移率；同时由于gan属于宽禁带半导体材料，具有高击穿电场强度、高热导率、良好的抗辐射能力、工作温度高的优点，使得algan/gan hemt具有广阔的应用前景，目前在无线通信、军用雷达、航空航天、高速铁路功率控制模块等已经有了一定应用，其有望发展出高集成度的电路从而成为支撑能源、信息等重要领域的基础。
3.然而，algan/gan hemt存在着重要问题需要解决，例如，降低栅电极漏电流和减小阈值电压漂移。为了解决传统algan/gan hemt的栅极漏电流问题，通过在栅金属和半导体之间增加一层绝缘材料，形成金属-介质-半导体(mis)结构，由于加入了氧化物绝缘层，mis结构可有效改善2dge的迁移率，可以在不影响器件正常工作的条件下显著降低栅极漏电流。因此，氧化物绝缘层的状态对栅极漏电流影响较大，对氧化物绝缘层的材料选择和表面处理至关重要。
4.tio2作为新兴的高k值栅极下电介质材料，已经展现出一定的潜力。tio2的介电常数较高，具有优良的电学性能。但是未经过处理的tio2栅极下电介质缺陷较多，表面也不够平滑，这会加大极性光学声子散射和极化库仑场散射，导致栅极漏电流现象增大。生长tio2栅介质层和表面处理成为降低栅极漏电流的限制，从而限制了algan/gan mis-hemt的性能。


技术实现要素：

5.针对现有技术的不足，本发明提供一种高性能gan mis-hemt的制备方法。
6.本发明基于algan/gan hemt，先在n2o气氛下进行等离子体处理，补充gan帽层的n空位，之后在gan帽层上生长tio2栅介质形成algan/gan mis-hemt结构；生长得到的tio2栅介质中氧空位较多，表面较为粗糙，导致tio2栅介质层中有较多的缺陷；继续对tio2栅介质进行n2o等离子体处理，处理后的tio2中氧空位明显减少，tio2栅介质层变得平滑，缺陷减少，同时使得tio2未达到结晶状态；此时电子运输时极性光学声子和极化库仑场散射减少，从而使得栅极漏电流减少。
7.术语解释：
8.mis-hemt：metal-insulator-semiconductor high electron mobility transistor的缩写，金属-绝缘层-半导体高电子迁移率晶体管。
9.pecvd:plasma enhanced chemical vapor deposition的缩写，等离子体增强化
学沉积。
10.本发明的技术方案为：
11.一种高性能gan mis-hemt的制备方法，包括步骤如下：
12.1)在sic衬底上依次生长aln成核层、gan缓冲层、aln插层、algan势垒层、gan帽层；
13.2)在gan帽层上生长源电极和漏电极并进行退火处理；
14.3)退火处理后进行n2o等离子体处理，然后在源电极和漏电极之间的gan帽层上生长一层栅电极下tio2介质层；
15.4)对栅电极下tio2介质层使用n2o等离子体处理表面，之后在处理后的栅电极下tio2介质层上生长栅电极，得到高性能gan mis-hemt；
16.所述高性能gan mis-hemt包括自下而上依次设置的sic衬底、aln成核层、gan缓冲层、aln插层、algan势垒层、gan帽层，在gan帽层上设置有源电极和漏电极，源电极和漏电极之间的gan帽层上设置有处理后栅电极下tio2介质层，栅电极下tio2介质层上设置栅电极。
17.根据本发明优选的，步骤1)中，所述aln成核层的厚度为18-24nm；进一步优选的，aln成核层的厚度为20nm。
18.根据本发明优选的，步骤1)中，所述gan缓冲层的厚度为2-4μm；进一步优选的，gan缓冲层的厚度为3μm。
19.根据本发明优选的，步骤1)中，所述aln插层的厚度为0.8-1.2nm；进一步优选的，aln插层的厚度为1nm。
20.根据本发明优选的，步骤1)中，所述algan势垒层的厚度为17-23nm，algan中al的摩尔比为20-27％；进一步优选的，algan势垒层的厚度为20nm，algan中al摩尔比为25％。
21.根据本发明优选的，步骤1)中，gan帽层的厚度为1.5-2.5nm，进一步优选的，gan帽层的厚度为2nm。
22.根据本发明优选的，步骤2)中，所述的源电极为ti/al/ni/au金属，漏电极为ti/al/ni/au金属。
23.根据本发明优选的，步骤2)中，退火处理为在n2中，750-850℃下退火30s，或者，在h2/n2混合气体中，800-900℃下退火30s。
24.根据本发明优选的，步骤3)中，n2o等离子体处理的射频功率为30-70w，n2o流速为500
ꢀ‑
1500sccm，处理时间为2-20min。
25.进一步优选的，步骤3)中，n2o等离子体处理的射频功率为50w，n2o流速为1080sccm，处理时间为12min。
26.根据本发明优选的，步骤3)中，栅电极下tio2介质层的厚度为10-20nm，进一步优选的，栅电极下tio2介质层的厚度为15nm。
27.根据本发明优选的，步骤4)中，n2o等离子体处理的射频功率为30
ꢀ‑
70w，n2o流速为500
ꢀ‑
1500sccm，处理时间为0.1-0.8min。
28.进一步优选的，步骤4)中，n2o等离子体处理的射频功率50w，n2o流速为1080sccm，处理时间为0.5min。
29.步骤4)中，如果n2o等离子体处理时间过短，则无法完全填补tio2薄膜中的氧空位，导致n2o等离子体处理tio2栅下电介质薄膜的潜力无法完全发挥；如果处理时间过长，则会出现tio2结晶现象，导致薄膜绝缘性能下降，因此，控制步骤4)中n2o等离子体处理时间至关
重要。
30.根据本发明优选的，algan/gan mis-hemt的源极与漏极之间的距离l
sd
为3-10μm，栅极长度lg为1-3μm。
31.进一步优选的，所述源极与漏极之间的距离l
sd
为8μm，栅极长度lg为2μm。
32.本发明生长源电极和漏电极退火后进行n2o等离子体处理，n2o等离子体处理p-gan时n2o中的氮原子可以填补p-gan生长时产生的氮空位缺陷；对栅电极下tio2介质层使用n2o等离子体处理表面，降低了处理后的tio2薄膜中的氧空位，有效地恢复了低温热ald沉积的tio2薄膜中的缺陷。
33.本发明的有益效果为：
34.1.本发明在algan/gan mis-hemt栅电极下设置栅电极下tio2介质层薄膜并进行n2o等离子体处理，经过处理的tio2栅电极下介质层薄膜表面平整，且不结晶，n2o等离子体处理降低了处理后的栅电极下tio2介质层薄膜中的氧空位，有效地恢复了低温热ald沉积的tio2薄膜中的缺陷。两步n2o处理后的栅极漏电流为4.72
×
10-9
a/mm，比未处理的hemt器件降低了4个数量级，大幅减小了hemt器件的栅极漏电流。
35.2.本发明在algan/gan mis-hemt栅电极下设置栅电极下tio2介质层薄膜并进行n2o等离子体处理，使tio2薄膜平整并减少了缺陷，使得电流崩塌的通道减少；处理后的tio2氧空位大幅降低，使得器件发生击穿的诱导缺陷数量降低。经过处理后的algan/gan mis-hemt关态击穿电压bv为122.5v，相比于未经过处理algan/gan hemt提升了42.9％。
36.3.本发明在algan/gan mis-hemt栅电极下设置栅电极下tio2介质层薄膜并进行n2o等离子体处理，提供了氧离子离子，中和了gan帽层中的部分极化电子，降低了极化库仑场散射，从而降低algan/gan mis-hemt的导通电阻。处理前的algan/gan mis-hemt导通电阻为4.25ω
·
mm，处理后器件的导通电阻3.51ω
·
mm，相比降低了21.8％。
37.4.本发明在algan/gan mis-hemt tio2栅电极下设置栅电极下tio2介质层薄膜并进行n2o等离子体处理，经过n2o等离子体处理的tio2栅电极下介质层薄膜表面平整，降低了tio2中陷阱电荷密度，从而有效降低了tio2栅电极下介质层薄膜与gan帽层之间的界面态密度。其界面密度(d
it
)平均为2.32
×
10
12
ev-1
cm2，低于未处理样品的1.43
×
10
13
ev-1
cm2一个数量级，表明n2o处理有效提高了器件界面质量。
38.5.本发明在algan/gan mis-hemt栅极下gan帽层使用n2o等离子体处理，n2o中的氮有效填补了gan帽层中的n空位，填补了缺陷，由于极性光学声子的减弱，降低了界面粗糙度和极化库仑场散射，增加了2deg电子的迁移率，使得开启电流i
on
增大，从而增加了器件开关电流比i
on
/i
off
。
附图说明
39.图1是本发明提供的高性能gan mis-hemt的横截面示意图，图中，1、sic衬底上，2、aln成核层，3、gan缓冲层，4、aln插层，5、algan势垒层，6、gan帽层，7、栅电极下tio2介质层。
40.图2是实施例1及对比例1-3的器件在v
ds
＝10v下的转移特性曲线。
41.图3是实施例1及对比例1的器件在v
gs
＝-5v下的关态击穿特性测试曲线对比。
42.图4是对比例1、对比例2器件的传输特性曲线。
43.图5是对比例3、实施例1器件的传输特性曲线。
44.图6是对比例1的1mhz和10khz下测量的c-v特性和界面态电荷面密度。
45.图7是实施例1在1mhz和10khz下测量的c-v特性和界面态电荷面密度。
具体实施方式
46.下面结合实施例和说明书附图对本发明做进一步说明，但不限于此。
47.实施例1
48.一种高性能gan mis-hemt，结构如图1所示，包括sic衬底，
49.位于sic衬底上方的aln成核层，aln成核层的厚度为20nm，aln成核层未进行掺杂；
50.位于aln成核层上方的gan缓冲层，gan缓冲层的厚度为3nm，gan缓冲层未进行掺杂；
51.位于gan缓冲层上方的aln插层，aln插层的厚度为1nm，aln插层未进行掺杂；
52.位于aln插层上方的algan势垒层，algan势垒层的厚度为20nm，al摩尔比为25％；
53.位于algan势垒层上方的gan帽层，gan帽层的厚度为2nm；
54.位于gan帽层上方一端的源极；源极为欧姆接触金属电极，欧姆接触金属电极为ti/al/ni/au金属与gan帽层形成欧姆接触的电极；
55.位于gan帽层上方另一端的漏极；漏极为欧姆接触金属电极，欧姆接触金属电极为ti/al/ni/au金属与gan帽层形成欧姆接触的电极；
56.位于源极与漏极之间的栅电极下tio2介质层，栅电极下tio2介质层的厚度为15nm，
57.位于栅电极下tio2介质层上的栅极；栅极为肖特基接触金属电极，肖特基接触金属电极为ti/al/ni/au金属与氧化层形成肖特基接触的电极；
58.源极与漏极的间距l
sd
为8μm；
59.栅极长度lg为2μm。
60.高性能gan mis-hemt的制备方法，步骤如下：
61.1)在sic衬底上依次生长aln成核层、gan缓冲层、aln插层、algan势垒层、gan帽层；
62.2)在gan帽层上生长源电极和漏电极并进行退火处理，退火处理为在n2中，800℃下退火30s；
63.3)退火后进行n2o等离子体处理，使用pecvd进行n2o等离子体表面处理12min，n2o等离子体处理的射频功率为50w，n2o流速为1080sccm，然后在源电极和漏电极之间的gan帽层上生长一层栅电极下tio2介质层；
64.4)对栅电极下tio2介质层使用pecvd进行n2o等离子体表面处理0.5min，n2o等离子体处理的射频功率50w，n2o流速为1080sccm；之后在处理后的栅电极下tio2介质层上生长栅电极，得到高性能algan/gan mis-hemt。
65.对比例1
66.同实施例1所述的结构，不同之处在于：
67.源极与漏极之间直接设置栅极，不设置栅电极下tio2介质层，其他结构同实施例1。
68.制备方法，步骤如下：
69.1)在sic衬底上依次生长aln成核层、gan缓冲层、aln插层、algan势垒层、gan帽层；
70.2)在gan帽层上生长源电极和漏电极并进行退火处理，退火处理为在n2中，800℃
下退火30s；
71.3)退火后在源电极和漏电极之间的gan帽层上生长栅电极，即得。
72.对比例2
73.结构同实施例1。
74.制备方法，步骤如下：
75.1)在sic衬底上依次生长aln成核层、gan缓冲层、aln插层、algan势垒层、gan帽层；
76.2)在gan帽层上生长源电极和漏电极并进行退火处理，退火处理为在n2中，800℃下退火30s；
77.3)退火后不进行n2o等离子体处理，直接在源电极和漏电极之间的gan帽层上生长一层栅电极下tio2介质层；
78.4)对栅电极下tio2介质层使用pecvd进行n2o等离子体表面处理0.5min；之后在处理后的栅电极下tio2介质层上生长栅电极，得到高性能algan/gan mis-hemt。
79.对比例3
80.结构同实施例1。
81.制备方法，步骤如下：
82.1)在sic衬底上依次生长aln成核层、gan缓冲层、aln插层、algan势垒层、gan帽层；
83.2)在gan帽层上生长源电极和漏电极并进行退火处理，退火处理为在n2中，800℃下退火30s；
84.3)退火后进行n2o等离子体处理，使用pecvd进行n2o等离子体表面处理12min，然后在源电极和漏电极之间的gan帽层上生长一层栅电极下tio2介质层；
85.4)然后直接在栅电极下tio2介质层上生长栅电极，得到高性能algan/gan mis-hemt。
86.实验例
87.algan/gan mis-hemt电学性能测试：
88.1、algan/gan mis-hemt的栅极漏电流ig89.栅极漏电流栅极与源极之间加上偏置电压后，algan/gan mis-hemt导通时，由于器件中某些缺陷而造成的电流通过栅电极的情况。由于栅电极下的绝缘介质层薄膜，理想状况下并不会有电流通过栅极。
90.通过测试实施例1及对比例1-3的器件，漏极电流与栅极漏电流ig在固定源漏极偏压v
ds
的情况下不同栅源极偏压v
gs
下的i-v转移特性曲线，即可得到在不同栅源极偏压v
gs
下的栅极漏电流ig，验证本发明源电极和漏电极退火后进行n2o等离子体处理以及对栅电极下tio2介质层使用n2o等离子体处理表面，降低栅极漏电流方法的有效性。
91.图2是实施例1及对比例1-3的器件在v
ds
＝10v下的漏极电流id与栅极漏电流ig在不同栅极偏压v
gs
下的i-v双扫描转移特性曲线，所施加的栅极偏压v
gs
范围在-4至2v之间，栅极漏电流ig在v
gs
为2v处提取。
92.结果显示：对比例1栅极漏电流ig为1.1
×
10-5
a/m，对比例2栅极漏电流ig为1.03
×
10-7
a/m，对比例3栅极漏电流ig为1.9
×
10-7
a/mm，实施例1栅极漏电流ig为4.72
×
10-9
a/mm，实施例1相比于对比例1的栅极漏电流ig降低了四个数量级，结果表明tio2栅电极下介质层和两步n2o等离子体处理可以大幅降低栅极漏电流ig；实施例1相比于对比例2的栅极漏电流
ig降低了两个数量级，结果表明使用n2o等离子体处理gan帽层表面降低了漏电流ig；实施例1相比于对比例3的栅极漏电流ig降低了两个数量级，说明栅电极下tio2介质层n2o等离子体处理降低了栅极漏电流ig。
93.2、algan/gan mis-hemt的开关电流比i
on
/i
off
94.开关电流比指器件开态和关态时的源漏极间的电流id的比值。其中，开态指器件施加栅极偏压，关态指器件不施加栅极偏压。器件的开关电流比是衡量栅极对于导电沟道、器件电流的控制能力的重要电学参数。通过测试实施例1及对比例1-3的器件，漏极电流id随栅源电压v
gs
变化的转移特性曲线，并对漏极电流id取对数坐标后，通过取开态与关态的id的比值，即可得到在不同源漏电压v
ds
下的开关电流比i
on
/i
off
。通过这一性能测试即可验证algan/gan mis-hemt的tio2栅电极下介质层和n2o等离子体表面处理增加了器件的开关电流比i
on
/i
off
。
95.图2是实施例1及对比例1-3的器件，在v
ds
＝10v下的源漏极之间电流i
ds
与栅极漏电流ig在不同栅极偏压v
gs
下的对数坐标i-v双扫描转移特性曲线，所施加的栅极偏压v
gs
范围在-4至2v之间。取v
gs
＝-5v时的源漏之间电流i
ds
作为关态电流i
off
，取v
gs
＝2v时源漏之间电流i
ds
作为开态电流i
on
，它们的比值即为器件的开关电流比。
96.其中对比例1的algan/gan hemt的开关电流比i
on
/i
off
为4.38
×
104；对比例2的algan/gan mis-hemt的开关电流比i
on
/i
off
为1.19
×
107；对比例3的algan/gan hemt的开关电流比i
on
/i
off
为5.69
×
106；实施例1的algan/gan mis-hemt的开关电流比i
on
/i
off
为1.45
×
108。
97.实施例1相比于对比例1的开关电流比i
on
/i
off
增加了四个数量级，说明增加tio2栅电极下介质层和两步n2o等离子体表面处理使得hemt器件的开关电流比i
on
/i
off
相比hemt有了大幅提升；实施例1相比对比例2的开关电流比i
on
/i
off
增加了一个数量级，说明n2o处理gan帽层增加了器件的开关电流比；实施例1相比对比例3的开关电流比i
on
/i
off
增加了两个数量级，说明了栅电极下tio2介质层n2o等离子体处理增加了器件的开关电流比i
on
/i
off
。
98.结果表明，栅电极下设置栅电极下tio2介质层薄膜并进行n2o等离子体处理使得器件开关电流比i
on
/i
off
得到了有效提升，进而提高了器件的栅极控制能力。
99.3、algan/gan mis-hemt的击穿电压bv
100.击穿电压指施加较大的源漏电压v
ds
时器件失效而成为导体时的源漏电压v
ds
。固定栅源偏压v
gs
为关断状态，通过不断增加源极漏极之间电压v
ds
，同时检测漏极电流id，漏极电流id随源漏之间电压v
ds
不断增加，直至id至电流超过10-3
a/mm时所对应的源漏电压v
ds
即为击穿电压bv。击穿电压衡量了器件在高电压、高功率的状态下工作的稳定性。通过测试实施例1及对比例1的器件，器件关态下id随v
ds
变化曲线可以验证tio2栅电极下介质层的和n2o等离子体表面处理大幅提高了器件的击穿电压bv。
101.图3是实施例1及对比例1不同结构器件的关态击穿特性曲线对比，其中源漏之间距离l
sd
＝8μm，栅极长度lg＝2μm；所施加栅源偏压v
gs
为-5v，源漏极偏压v
ds
在0至200v之间。
102.对比例1在v
ds
为0v时仍具有较大的漏极电流id，而实施例1在v
ds
为0v时漏极电流id较小，说明tio2栅电极下介质层和两步n2o等离子体处理降低了v
ds
为0v时的漏极电流，优化了器件漏电性能；取漏极电流id为10-3
a/mm时所对应的源漏电压v
ds
为击穿电压，其中对比例1中击穿电压bv为85.7v，实施例1中击穿电压bv为122.5v，相比对比例1提升了42.9％。结果
说明tio2栅电极下介质层和两步n2o等离子体表面处理大幅增加了器件击穿电压。
103.4、algan/gan mis-hemt的导通电阻r
on
104.导通电阻指在栅极源极之间施加偏置电压，当algan/gan mis-hemt连通后，源极漏极之间产生电流，在固定栅极电压v
gs
下的漏极电流id在不同源漏电压v
ds
下的i-v输出特性曲线的线性曲的电阻。通过测试实施例1及对比例1-3的器件，漏极电流id随源漏电压v
ds
变化的i-v输出特性曲线，即可得到器件表面处理前后不同栅极偏压下的导通电阻r
on
，从而验证tio2栅电极下介质层和n2o等离子体表面处理对于降低algan/gan mis-hemt的有效性。
105.图4为对比例1-2器件的漏极电流id与源漏电压v
ds
在不同栅极偏压v
gs
下的i-v输出特性曲线，所施加的栅极偏压v
gs
范围在-5至2v之间，测试步长δv
gs
为1v；图5为对比例3、实施例1器件的漏极电流id与源漏电压v
ds
在不同栅极偏压v
gs
下的i-v输出特性曲线，所施加的栅极偏压v
gs
范围在-5至2v之间，测试步长δv
gs
为1v。
106.通过图4、图5可以看出，对比例1的导通电阻为4.25ω
·
mm，对比例2的导通电阻为3.35ω
·
mm，对比例3的导通电阻为4.34ω
·
mm，实施例1的导通电阻为3.51ω
·
mm；实施例1有tio2栅电极下介质层和两步n2o等离子体表面处理的algan/gan mis-hemt的导通电阻r
on
比对比例1以及对比例3分别降低了17.4％和19.1％，结果表明tio2栅电极下介质层和两步n2o等离子体表面处理处理降低了algan/gan mis-hemt的导通电阻r
on
。
107.5、algan/gan mis-hemt的界面态密度d
it
108.界面态密度指algan/gan mis-hemt的gan帽层与tio2栅电极下介质层的界面陷阱电荷等构成阻碍电流传输因素的密度。当增加栅极施加偏压时，随着栅极偏压的不断增加，gan帽层与tio2栅电极下介质层电容降低，同时界面态密度减小。取用高/低频法计算界面态密度d
it
，取v
gs
＝-3.5v时的界面密度d
it
作为测试并进行比较。
109.图6是对比例1的algan/gan hemt在1mhz和10khz下栅氧化层电容c
ox
在不同电压v下测量的c-v特性和界面密度d
it-v特性图。图7是实施例1在1mhz和10khz下栅氧化层电容c
ox
在不同电压v下测量的c-v特性和界面密度d
it-v特性图。
110.通过图6、图7可以看出，对比例1的c
ox
为1.66μf/cm2，对应的介电常数为25.5；实施例1的c
ox
为2.15μf/cm2，对应的介电常数为33.1。另外，对比例1的algan/gan hemt的界面态密度d
it
为1.43
×
10
13
ev-1
cm-2
；实施例1经过n2o处理tio2栅电极下介质层薄膜后的algan/gan mis-hemt的界面态密度d
it
为2.32
×
10
12
ev-1
cm-2
，同比降低了一个数量级，说明了tio2栅电极下介质层和n2o等离子体表面处理有效降低了器件界面态密度，也间接说明了该方法可降低器件的栅极漏电流并提高了栅极对器件的控制能力。
111.实施例2
112.一种高性能gan mis-hemt，结构同实施例1所示。
113.高性能algan/gan mis-hemt的制备方法，不同之处在于：
114.步骤3)，退火后进行n2o等离子体处理，使用pecvd进行n2o等离子体表面处理5min，然后在源电极和漏电极之间的gan帽层上生长一层栅电极下tio2介质层；其他按实施例1进行。
115.实施例3
116.一种高性能gan mis-hemt，结构同实施例1所示。
117.高性能algan/gan mis-hemt的制备方法，不同之处在于：
118.步骤4)，对栅电极下tio2介质层使用pecvd进行n2o等离子体表面处理0.3min，其他按实施例1进行。

技术特征：
1.一种高性能gan mis-hemt的制备方法，包括步骤如下：1)在sic衬底上依次生长aln成核层、gan缓冲层、aln插层、algan势垒层、gan帽层；2)在gan帽层上生长源电极和漏电极并进行退火处理；3)退火处理后进行n2o等离子体处理，然后在源电极和漏电极之间的gan帽层上生长一层栅电极下tio2介质层；4)对栅电极下tio2介质层使用n2o等离子体处理表面，之后在处理后的栅电极下tio2介质层上生长栅电极，得到高性能algan/gan mis-hemt；所述高性能gan mis-hemt包括自下而上依次设置的sic衬底、aln成核层、gan缓冲层、aln插层、algan势垒层、gan帽层，在gan帽层上设置有源电极和漏电极，源电极和漏电极之间的gan帽层上设置有处理后栅电极下tio2介质层，栅电极下tio2介质层上设置栅电极。2.根据权利要求1所述的制备方法，其特征在于，步骤1)中，所述aln成核层的厚度为18-24nm；所述gan缓冲层的厚度为2-4μm；所述aln插层的厚度为0.8-1.2nm；所述algan势垒层的厚度为17-23nm，algan中al的摩尔比为20-27％；gan帽层的厚度为1.5-2.5nm。3.根据权利要求1所述的制备方法，其特征在于，步骤2)中，所述的源电极为ti/al/ni/au金属，漏电极为ti/al/ni/au金属。4.根据权利要求1所述的制备方法，其特征在于，步骤2)中，退火处理为在n2中，750-850℃下退火30s，或者，在h2/n2混合气体中，800-900℃下退火30s。5.根据权利要求1所述的制备方法，其特征在于，步骤3)中，n2o等离子体处理的射频功率为30-70w，n2o流速为500-1500sccm，处理时间为2-20min。6.根据权利要求1所述的制备方法，其特征在于，步骤3)中，n2o等离子体处理的射频功率为50w，n2o流速为1080sccm，处理时间为12min。7.根据权利要求1所述的制备方法，其特征在于，步骤3)中，栅电极下tio2介质层的厚度为10-20nm，进一步优选的，栅电极下tio2介质层的厚度为15nm。8.根据权利要求1所述的制备方法，其特征在于，步骤4)中，n2o等离子体处理的射频功率为30-70w，n2o流速为500-1500sccm，处理时间为0.1-0.8min。9.根据权利要求1所述的制备方法，其特征在于，步骤4)中，n2o等离子体处理的射频功率50w，n2o流速为1080sccm，处理时间为0.5min。10.根据权利要求1所述的制备方法，其特征在于，algan/gan mis-hemt的源极与漏极之间的距离l
sd
为3-10μm，栅极长度l
g
为1-3μm。

技术总结
本发明涉及一种高性能GaN MIS-HEMT的制备方法，本发明生长源电极和漏电极退火后进行N2O等离子体处理，N2O等离子体处理p-GaN时N2O中的氮原子可以填补p-GaN生长时产生的氮空位缺陷；对栅电极下TiO2介质层使用N2O等离子体处理表面，降低了处理后的TiO2薄膜中的氧空位，有效地恢复了低温热ALD沉积的TiO2薄膜中的缺陷，使得栅极漏电流降低，从而改善了栅极漏电流现象。漏电流现象。


技术研发人员：崔鹏 代嘉铖 崔潆心 钟宇 李汉和 徐明升 李树强 韩吉胜 徐现刚
受保护的技术使用者：山东大学
技术研发日：2023.04.18
技术公布日：2023/7/7