充电器以及充电器的单总线通信方法与流程

1.本技术涉及充电器技术领域，尤其涉及一种充电器以及充电器的单总线通信方法。


背景技术：

2.对于具有多个充电口的充电器，一般通过两个协议芯片来分别控制两个充电口，同时充电器存在两个协议芯片之间进行信息交互，以确定对方所控制的充电口状态的需求。
3.相关技术中，利用协议芯片自带的通信模块，如两线式串行总线(inter-integratedcircuit, i2c)、通用异步收发传输器(universalasynchronous receiver/transmitter, uart)、串行外设接口(serialperipheral interface, spi)等，来实现协议芯片间的信息交互。对于i2c因需区分主从，如两个相同的协议芯片，程序固件不一致，无法统一料号生产，且由于是开漏io结构，通信线之间的高电平是通过上拉电阻实现，pcb走线需要抗干扰设计，但受限于充电器内部空间狭小，在实际应用中难以实现很好的抗干扰走线，因此带重载时容易受到干扰而导致通信出错。对于uart由于其需占用硬件级独立精准定时器，而且需要硬件级的uart模块支持，在低成本充电器方案中，协议芯片不一定拥有uart模块，如果没有硬件级的uart模块，软件是不容易模拟。对于spi至少需要3个io，不适用于充电器。
4.需要说明的是，在上述背景技术部分公开的信息仅用于加强对本技术的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。


技术实现要素：

5.本技术提供一种充电器以及充电器的单总线通信方法，提供了一种通过单总线便可以实现两协议芯片之间通信的方案，同时无需占用硬件级独立精准定时器，有利于降低成本。
6.本技术的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本技术的实践而习得。
7.根据本技术的第一个方面，提供一种充电器，包括：用于控制第一充电口的主协议芯片和用于控制第二充电口的从协议芯片，上述主协议芯片和上述从协议芯片之间通过单总线连接；其中，上述主协议芯片包括第一传输端口，上述主协议芯片用于通过上述第一传输端口输出第一时序信号，其中不同的第一时序信号对应于上述第一充电口不同的状态；上述从协议芯片包括第二传输端口，上述从协议芯片用于通过上述第二传输端口接收上述第一时序信号，以根据上述第一时序信号确定上述第一充电口的状态；上述从协议芯片还用于在通过上述第二传输端口接收到上述第一时序信号的情况下，通过上述第二传输端口输出反馈信号。
8.在一种可能的实施方式中，上述从协议芯片具体用于在通过上述第二传输端口接
收到上述第一时序信号的情况下，通过上述第二传输端口输出第二时序信号，其中不同的第二时序信号对应于上述第二充电口不同的状态，上述第二时序信号为上述反馈信号；上述主协议芯片还用于通过上述第一传输端口接收上述第二时序信号，以根据上述第二时序信号确定上述第二充电口的状态。
9.在一种可能的实施方式中，在发送信号的情况下上述第一传输端口和上述第二传输端口均采用推挽模式，在接收信号的情况下上述第一传输端口和上述第二传输端口均采用高阻态模式。
10.在一种可能的实施方式中，上述主协议芯片和上述从协议芯片为相同型号芯片；上述主协议芯片中目标端口连接有上拉电阻或下拉电阻，其中上述目标端口为除上述第一传输端口之外的端口。
11.在一种可能的实施方式中，上述主协议芯片和上述从协议芯片为不同型号芯片。
12.在一种可能的实施方式中，上述第一时序信号包括预设数量的组合位，其中每个组合位包括起始位、数据位和结束位；其中通过不同的上述预设数量的数据位组合来表示上述第一充电口的不同状态。
13.在一种可能的实施方式中，上述第二传输端口在接收上述第一时序信号的过程中采用软件计时的方式获取上述数据位，以确定上述第一时序信号所传递的上述第一充电口的状态。
14.在一种可能的实施方式中，上述第一充电口的状态包括：上述第一充电口的输出功率所处等级、上述第一充电口的温度等级充电设备插入状态，以及充电设备拔出状态中的一种或多种。
15.根据本技术的第二个方面，提供一种充电器的单总线通信方法，应用于如上述方面所提供的充电器，包括：响应第一充电口更新为第一目标状态，主协议芯片确定上述第一目标状态对应的第一时序信号，并且上述主协议芯片通过第一传输端口输出上述第一目标状态对应的第一时序信号；从协议芯片通过第二传输端口接收上述第一目标状态对应的第一时序信号，并根据上述第一目标状态对应的时序信号确定上述第一充电口处于上述第一目标状态；上述从协议芯片在通过上述第二传输端口接收到上述第一时序信号的情况下，通过上述第二传输端口输出反馈信号。
16.在一种可能的实施方式中，上述从协议芯片在通过上述第二传输端口接收到上述第一时序信号的情况下，通过上述第二传输端口输出反馈信号，包括：上述从协议芯片在通过上述第二传输端口在接收到上述第一时序信号的情况下，输出第二时序信号，其中不同的第二时序信号对应于上述第二充电口不同的状态；上述方法还包括：上述主协议芯片通过上述第一传输端口接收上述第二时序信号，以使上述主协议芯片根据上述第二时序信号确定上述第二充电口的状态。
17.在一种可能的实施方式中，上述主协议芯片确定上述第一目标状态对应的第一时序信号，包括：上述主协议芯片确定上述第一目标状态对应的数据位组合，上述数据位组合包括预设数量的数据位，并根据上述数据位组合确定上述预设数量的组合位，得到上述第一时序信号；其中，每个组合位包括：对应于第一预设时长的起始位、对应于第二预设时长的数据位和对应于第三预设时长的结束位。
18.在一种可能的实施方式中，上述第一传输端口与上述第二传输端口之间通信总线
的默认电平信号为第一电平信号；上述主协议芯片通过第一传输端口输出上述第一目标状态对应的第一时序信号，包括：对于包含目标数据位的组合位，上述主协议芯片将上述通信总线由上述默认电平信号拉至第二电平信号，并通过软件进行第一发送计时，以使上述通信总线中第二电平信号持续上述第一预设时长，其中包含上述目标数据位的组合位为上述第一时序信号中的任一组合位；上述主协议芯片根据上述数据位组合中上述目标数据位确定上述通信总线的电平状态，并通过软件进行第二发送计时，以使上述目标数据位对应的电平状态在上述通信总线中持续上述第二预设时长；上述主协议芯片将上述通信总线由上述目标数据位对应的电平状态转换至上述第一电平信号，并通过软件进行第三发送计时，以使上述第一电平信号在上述通信总线中持续上述第三预设时长；上述从协议芯片通过第二传输端口接收上述第一目标状态对应的第一时序信号，包括：对于包含目标数据位的组合位，上述从协议芯片在检测到上述通信总线开始传输第二电平信号的情况下，通过软件开始第一接收计时，其中包含上述目标数据位的组合位为上述第一时序信号中的任一组合位；响应上述第一接收计时的时长达到上述第一预设时长，上述从协议芯片通过软件开始第二接收计时，并在上述第二接收计时的时长达到上述第二预设时长的预设百分比的情况下，从上述通信总线获取上述目标数据位对应的电平状态；响应上述第二接收计时的时长达到上述第二预设时长，上述从协议芯片开始第三接收计时，并在上述第三接收计时的时长达到上述第三预设时长的情况下，确定上述包含目标数据位的组合位接收结束。
19.在一种可能的实施方式中，在上述从协议芯片在通过上述第二传输端口在接收到上述第一时序信号的情况下，输出第二时序信号之前，上述方法还包括：响应上述第二充电口更新为第二目标状态，上述从协议芯片确定上述第二目标状态对应的数据位组合，上述数据位组合包括预设数量的数据位，并根据上述数据位组合确定上述预设数量的组合位，得到上述第二时序信号；其中，每个组合位包括：对应于第一预设时长的起始位、对应于第二预设时长的数据位和对应于第三预设时长的结束位。
20.在一种可能的实施方式中，上述第一传输端口与上述第二传输端口之间通信总线的默认电平信号为第一电平信号；上述从协议芯片在通过上述第二传输端口在接收到上述第一时序信号的情况下，输出第二时序信号，包括：上述从协议芯片在通过上述第二传输端口在接收到上述第一时序信号的情况下，响应检测到上述通信总线中上述默认电平信号被拉至第二电平信号，通过软件开始第四发送计时；对于包含目标数据位的组合位，上述从协议芯片根据上述数据位组合中上述目标数据位确定上述通信总线的电平状态，并在上述第四发送计时到达上述第一预设时长的情况下通过软件第五发送计时，以使上述目标数据位对应的电平状态在上述通信总线中持续上述第二预设时长，其中包含上述目标数据位的组合位为上述第二时序信号中的任一组合位；响应上述第五发送计时结束，上述从协议芯片通过软件进行第六发送计时并持续上述第三预设时长，以使上述第一电平信号在上述通信总线中持续上述第三预设时长。
21.在一种可能的实施方式中，上述主协议芯片通过上述第一传输端口接收上述第二时序信号，包括：上述主协议芯片将上述通信总线拉至上述第二电平信号，并通过软件进行第四接收计时，以使上述通信总线中第二电平信号持续上述第一预设时长；对于包含目标数据位的组合位，响应上述第四接收计时的时长达到上述第一预设时长，上述主协议芯片
开始进行第五接收计时，并在上述第五接收计时的时长达到上述第二预设时长的预设百分比的情况下，从上述通信总线获取上述目标数据位对应的电平状态，其中包含上述目标数据位的组合位为上述第二时序信号中的任一组合位；响应上述第五接收计时的时长达到上述第二预设时长，上述主协议芯片开始持续时长为第三预设时长的第六接收计时，并将上述通信总线由上述目标数据位对应的电平状态转换至上述第一电平信号，以使上述第一电平信号在上述通信总线中持续上述第三预设时长，在上述第六接收计时的时长达到上述第三预设时长的情况下，确定上述包含目标数据位的组合位接收结束。
22.在一种可能的实施方式中，所述第一电平信号为高电平信号，所述第二电平信号为低电平信号；或，所述第一电平信号为低电平信号，所述第二电平信号为高电平信号。
23.本技术提供的充电器以及充电器的单总线通信方法，具备以下技术效果：主协议芯片的第一传输端口与从协议芯片的第二传输端口之间通过单总线连接。在第一充电口更新为第一目标状态的情况下，控制该第一充电口的主协议芯片确定该第一目标状态对应的第一时序信号，然后通过上传第一传输端口输出上述第一时序信号；从协议芯片通过上传第二传输端口接收上述第一时序信号，并且根据所接收到第一时序信号确定上述第一充电口所处的状态进一步地，从协议芯片还可以向主协议芯片发送反馈信号。可见，本技术提供了一种通过单总线便可以实现两协议芯片之间通信的方案，同时无需占用硬件级独立精准定时器，有利于降低成本。
24.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本技术。
附图说明
25.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本说明书的实施例，并与说明书一起用于解释本说明书的原理。显而易见地，下面描述中的附图仅仅是本说明书的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
26.图1示出本技术一示例性实施例中充电器的结构示意图。
27.图2示出本技术示例性实施例中协议芯片的角色识别的示意图。
28.图3示出本技术另一示例性实施例中充电器的结构示意图。
29.图4示出本技术示例性实施例中充电器内协议芯片之间的信息交互示意图。
30.图5示出本技术一示例性实施例中协议芯片之间连接方式的示意图。
31.图6示出本技术另一示例性实施例中协议芯片之间连接方式的示意图。
具体实施方式
32.为使本说明书的目的、技术方案和优点更加清楚，下面将结合附图对本说明书实施例方式作进一步地详细描述。
33.下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本说明书相一致的所有实施方式。相反，它们仅是如所附权利要求书中所详述的、本说明书的一些方面相一致的装置和方法的例子。
34.现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本说明书将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本说明书的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本说明书的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本说明书的各方面变得模糊。
35.此外，附图仅为本说明书的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
36.在示例性的实施例中，图1示出本技术一示例性实施例中充电器的结构示意图。参考图1，该图所示充电器包括：用于控制第一充电口的主协议芯片110和用于控制第二充电口的从协议芯片120，其中主协议芯片110和从协议芯片120之间通过单总线10连接，具体的，主协议芯片的第一传输端口和从协议芯片的第二传输端口通过单总线连接。可见，本技术提供一种通过单总线便可以实现两协议芯片之间通信的方案，即通过占用一个io口便可以实现主从协议芯片之间的通信。
37.由于充电器内部空间狭小，在实际应用中难以实现很好的抗干扰走线，因此在发射信号的情况下上述主协议芯片的第一传输端口和从协议芯片的第二传输端口均采用推挽模式，在接收信号的情况下上述从协议芯片的第一传输端口和主协议芯片的第二传输端口均采用高阻态模式，从而提升抗干扰性能。相较于相关技术中采用i2c实现通信的方案中，由于i2c采用开漏io结构，通信线之间的高电平是通过上拉电阻实现，pcb走线需要抗干扰设计，但又受限于充电器内部空间狭小，在实际应用中难以实现很好的抗干扰走线，因此带重载时容易受到干扰而导致通信出错。可见，本技术所提供方案更能够适用于充电器内部的狭小空间，并能够通过抗干扰保证通信准确度。
38.本技术提供主从协议芯片之间的通信方案，因此需进行主从识别。示例性的参考图2，上电初始化之后执行角色识别步骤。假如主从协议芯片采用了不同型号的芯片，例如参考图1，型号a001的芯片为主协议芯片，型号a002的为从协议芯片，从而可以根据型号准确识别主从协议芯片，从而实现角色识别。
39.在示例性的实施例中，图3示出本技术另一示例性实施例中充电器的结构示意图。两个相同型号的协议芯片就可以用同一个程序固件，生产的时候就可以统一料号生产，从而生产过程方便快捷。但是主从协议芯片若采用相同型号的芯片，则无法根据型号来准确识别主从协议芯片，因此本实施例提供了对于相同型号的芯片进行主从识别的解决方案。具体地，为了实现主从角色的识别，可以通过除了上述第一传输端口或第二传输端口之外的复用io来操作。其中在任一协议芯片焊接一个下拉电阻或者上拉电阻，而另外一个协议芯片不焊接任何电阻。在上电初始化阶段，读取这个io的高低电平，即可判断这个协议芯片的角色是主协议芯片还是从协议芯片。之后，这个复用io就可以被用于实现其他功能。示例
性的，参考图3示出的充电器，在图1所示出的结构的基础上，还在协议芯片110的io2口接入了电阻r，进一步地读取io2的高低电平并可以识别协议芯片110为主协议芯片，从而实现角色识别。这种方法利用了电阻的特性来区分主从角色，使得硬件设计更加简单明了。同时，由于该方法只需要使用一个复用的io，当主从识别阶段过去，此io可以用作其他功能，因此并不会对整个系统的成本和资源造成过大的影响。
40.可见，本技术提供一种通过单总线便可以实现两协议芯片之间通信的方案，即通过占用一个io口便可以实现主从协议芯片之间的通信。具体的，参考图1，主协议芯片110包括第一传输端口，主协议芯片110通过该第一传输端口以及通信总线10向从协议芯片120发送信号，还可以通过该第一传输端口以及通信总线10接收来自从协议芯片120所发送的信号。从协议芯片120包括第二传输端口，同理，从协议芯片120通过该第二传输端口以及通信总线10接收来自主协议芯片110所发送的信号，还可以通过该第二传输端口以及通信总线10向主协议芯片110发送信号。例如，上述第一充电口为type-a充电口，上述第二充电口为type-c充电口，则type-a充电口发生状态变化的情况下，控制type-a充电口的主协议芯片110，则可以通过第一传输端口将该type-a充电口的状态发送至从协议芯片120，从而从协议芯片120可以据此调整type-c充电口的状态。其中，上述充电口的目标状态包括：该充电口的输出功率所处等级、该充电口的温度等级、充电设备插入该充电口的状态，以及充电设备从该充电口拔出状态中的一种或多种。示例性的，充电口的输出功率的所有等级可以根据实际需求进行划分，上述充电口的温度与该充电口输出功率以及所处环境温度等相关。
41.示例性的，假如第一充电口处于目标状态t，则主协议芯片110确定目标状态t所对应的时序信号，进一步地，通过其第一传输端口输出上时序信号。本技术所提供的实施例中，充电口不同的状态对应的不同的时序信号，每个时序信号均包括预设数量，如8个或16个，的组合位，其中每个组合位包括起始位、数据位和结束位；其中通过不同的数据位组合来表示第一充电口的不同状态。进一步地，从协议芯片120通过其第二传输端口接收上述时序信号，并根据所接收到的时序信号确定第一充电口的状态。从而，在充电器内主从协议芯片之间方便准确地传递充电口状态。
42.本技术所提供的主从协议芯片之间的通信过程无需占用硬件级独立精准定时器，有利于降低成本。也就是说，本技术所提供的主从协议芯片之间的通信过程通过软件计时实现，为了保证数据传输准确度，本技术所提供的实施例中每个组合位均包括起始位和结束位，以及用于反映充电口状态的数据位。示例性的，本技术所提供的该单总线通信协议默认总线上的io电平为高电平，即没有通信时总线始终保持高电平，在此前提下，每个组合位中起始位为低电平、结束位为高电平。可以理解的是，若默认总线上的io电平为低电平，即没有通信时总线始终保持低电平，在此前提下，每个组合位中起始位为高电平、结束位为低电平。也就是说，起始位的电平类型与默认总线上的io电平类型相反，而起始位的电平类型与默认总线上的io电平类型相同。
43.本说明书中以默认总线上的io电平为高电平为例，一个组合位包括：起始位：由主协议芯片驱动，固定低电平，时间长度为第一预设时长t1；数据位：主协议芯片发送信号阶段由主协议芯片驱动，从协议芯片发送信号阶段由从协议芯片驱动，高低电平代表的值，时间长度为第二预设时长t2；停止位：由主协议芯片驱动，固定高电平，时间长度为第三预设时长t3。
44.一个组合位整体时长为tb = t1 + t2 + t3。本实施例中包含两种组合位，其中第一种组合位中数据位为低电平，第二种组合位中数据位为高电平。本技术所提供的还是来中每个时序信号均包括预设数量，如8个或16个，的组合位bit，其每个时序信号中包含预设数量个数据位，通过数据位组合来表示相关充电口状态。本说明书中以反映一个充电口状态采用8个数据位为例进行说明。可以理解的是，用于反映充电口状态的一个时序信号具体长度可以根据具体情况而定，可以是m*8bit，其中，bit表示上述组合位，1≤ m≤ 7。
45.本技术提供的方案中，该单总线通信协议由主协议芯片定时驱动，从协议芯片被动响应，并通过约定好的数据格式实现数据交互。示例性的，主协议芯片通过其第一传输端口以及通信总线10所发送的数据是0xaa，对应的二进制表示为：2b10101010，进一步地，从协议芯片接收到上述信号后，通过其第二传输端口和通信总线回复一个数据为0x55，对应的二进制表示为：2b01010101。
46.在示例性的实施例中，图4示出本技术示例性实施例中充电器内协议芯片之间的信息交互示意图。参考图4，该图所示方法包括：在s42中，响应第一充电口更新为第一目标状态，主协议芯片确定第一目标状态对应的第一时序信号。
47.示例性的，不同的充电口状态与其分别对应的数据位组合关联存储。例如状态1与“00000000”关联存储，状态2与“10101010”关联存储，等。
48.具体地，根据上述关联关系，主协议芯片可以确定上述第一目标状态对应的数据位组合，例如为“10101010”，进一步地根据上述数据位组合确定上述第一目标状态对应的第一时序信号。本实施例中，上述数据位组合包括8的数据位，根据上述数据位组合“10101010”确定8个组合位，即该8个组合位依次包括上述数据位组合中的电平，从而得到所述第一时序信号。
49.在s44中，主协议芯片通过第一传输端口输出第一目标状态对应的第一时序信号。
50.其中，默认总线电平为第一电平信号，该第一电平信号可以是高电平或低电平，本实施例中以默认总线电平为高电平为例进行说明。具体地，主协议芯片通过其第一传输端口输出上述第一时序信号的具体实施方式如下，对于第一时序信号中包含目标数据位的组合位，可以理解的是该包含目标数据位的组合位为任一组合位。
51.11）、主协议芯片将通信总线由默认的高电平拉至低电平，并通过软件进行关于发送该bit中起始位的计时（记作：第一发送计时），以使通信总线中起始位对应的低电平持续第一预设时长t1，从而实现起始位的传输。
52.12）、主协议芯片根据数据位组合中目标数据位确定通信总线的电平状态，若目标数据位为“1”则通信总线的电平状态为高电平，若目标数据位为“0”则通信总线的电平状态为低电平；进一步地，并通过软件进行关于发送该bit中目标数据位的计时（记作：第二发送计时），以使目标数据位对应的电平状态在通信总线中持续第二预设时长t2，从而实现目标数据位的传输。
53.13）、主协议芯片将通信总线由上述目标数据位对应的电平状态转换至高电平，并通过软件进行关于发送该bit中结束位的计时（记作：第三发送计时），以使结束位对应的高电平在通信总线中持续第三预设时长t3，从而实现结束位的传输。
54.示例性的，以下通过s441-s446介绍主协议芯片发送第一时序信号的流程实施例。
55.在s441中，主协议芯片进行上电初始化：本实施例中，在系统上电或者复位后，需要对io口和软件定时器等硬件资源进行初始化设置，如设置io为推挽模式以输出信息，将已发送组合位的计数变量置零，等。
56.在s442中，主协议芯片检查是否存在待发送的组合位。在存在的情况下执行下一步骤s443。
57.在s443中，主协议芯片发送组合位的起始位。
58.本实施例中，主协议芯片首先会发送一个起始位，即将总线拉低一定时间来表示一个组合位收发周期的开始。具体地，同上所述：主协议芯片将通信总线由默认的高电平拉至低电平，并通过软件进行关于发送该组合位中起始位的第一发送计时，以使通信总线中起始位对应的低电平持续第一预设时长t1，从而实现起始位的传输。
59.在s444中，主协议芯片发送组合位中的数据位。
60.本实施例中，将第一时序信息中最高位中数据位的值发送到io，并且为发送上述第一时序信息中下一个数据位做准备。其中，如第一时序信息中组合位由高至低表示为bit7-bit0，则最高位为bit7。
61.进一步地，主协议芯片根据数据位组合中目标数据位确定通信总线的电平状态，若目标数据位为“1”则通信总线的电平状态为高电平，若目标数据位为“0”则通信总线的电平状态为低电平；通过软件进行关于发送该组合位中目标数据位的第二发送计时，以使目标数据位对应的电平状态在通信总线中持续第二预设时长t2，从而实现目标数据位的传输。
62.在s445中，主协议芯片发送组合位中的结束位。
63.本实施例中，组合位中数据位发送完毕后，主协议芯片再发送一个停止位，即将总线拉高一段时间来表示一个组合位收发周期的结束。具体地，主协议芯片将通信总线由上述目标数据位对应的电平状态转换至高电平，并通过软件进行关于发送该组合位中结束位的第三发送计时，以使结束位对应的高电平在通信总线中持续第三预设时长t3，从而实现结束位的传输。
64.在s446中，主协议芯片判断已发送组合位的计数变量是否等于 8 。
65.即判断上述第一时序信号是否发送完毕，如果已发送组合位的计数等于8说明上述第一时序信号发送完毕；如果已发送组合位的计数不等于8说明上述第一时序信号还未发送完毕，则跳转到s443，以发送第一时序信号中的下一个组合位。
66.在介绍主协议芯片发送时序信号的实施例之后，继续参考图4，在s44中，从协议芯片通过第二传输端口接收上述第一目标状态对应的第一时序信号。
67.其中，默认总线电平为第一电平信号，该第一电平信号可以是高电平或低电平，本实施例中以默认总线电平为高电平为例进行说明。具体地，从协议芯片通过第二传输端口接收的具体实施方式如下，对于第一时序信号中包含目标数据位的组合位，可以理解的是该包含目标数据位的组合位为任一组合位。
68.21）、从协议芯片在检测到通信总线开始传输低电平的情况下，通过软件开始关于接收该bit中起始位的计时（记作：第一接收计时）；响应第一接收计时的时长达到第一预设时长t1，说明已经接收到bit的起始位。
69.22）、响应第一接收计时的时长达到第一预设时长t1，从协议芯片通过软件开始关
于接收该bit中数据位的计时（记作：第二接收计时，具体分为两个阶段分别对应的两个计时）。
70.23）、响应第二接收计时的时长达到第二预设时长t2，从协议芯片开始关于接收该bit中结束位的计时（记作：第三接收计时），并在第三接收计时的时长达到第三预设时长t3的情况下，确定所述包含上述目标数据位的组合位bit接收结束。
71.示例性的，以下通过s441
’‑
s447’介绍从协议芯片接收上述第一时序信号的实施例。
72.在s441’中，从协议芯片进行上电初始化。
73.本实施例中，在系统上电或者复位后，需要对io口和软件定时器等硬件资源进行初始化设置，例如设置io为高阻态模式以准备接收信息，设置已接收组合式的计数变量置零，等。
74.在s442’中，从协议芯片检查是否存在待接收的组合位。
75.在s443’中，从协议芯片判断通信io的电平是否由高变低。
76.本实施例中，由于组合位中起始位为io下降沿，因此从协议芯片如果检测到起始位，则跳到下一步s444’，否则跳转到s442’。
77.在s444’中，从协议芯片接收组合位中的起始位。
78.本实施例中，由于主协议芯片会发送一个起始位，即主协议芯片会将总线拉低一定时间来表示一个组合位收发周期的开始。因此，从协议芯片在检测到通信总线开始传输低电平的情况下，通过软件开始关于接收该组合位中起始位的第一接收计时；响应第一接收计时的时长达到第一预设时长t1，说明已经接收到组合位的起始位。
79.在s445’中，从协议芯片接收组合位中的数据位。
80.在s446’中，从协议芯片接收组合位中的结束位。
81.本实施例中，由于主协议芯片在组合位中数据位发送完毕后，主协议芯片再发送一个停止位，即将总线拉高一段时间来表示一个组合位收发周期的结束。因此从协议芯片进行关于接受结束位的定时，且定时时长为第三预设时长t3，并等待定时结束。
82.在s447’中，从协议芯片判断已接收组合式的计数变量是否等于 8 。
83.即判断上述第一时序信号是否接收完毕，如果已接收组合式的计数变量等于8说明上述第一时序信号接收完毕；如果已接收组合式的计数变量不等于8说明上述第一时序信号还未接收完毕，则跳转到下一步s444’，以接收第一时序信号中的下一个组合位。
84.在s44中从协议芯片接收到上述第一时序信号之后，执行s46：从协议芯片根据第一目标状态对应的时序信号确定所述第一充电口处于所述第一目标状态。
85.具体地，由于第一时序信号中包含预设数量个数据位，如8个，即得到第一时序信号对应的数据位组合。进一步地，可以根据充电口状态与数据位组合之间的映射关系，从协议芯片便可以确定第一充电口所处的状态。
86.由于本技术提供的方案中，该单总线通信协议由主协议芯片定时驱动，从协议芯片被动响应，因此从协议芯片在接收到主协议芯片发送的上述第一时序信号的情况下可以向主协议芯片反馈信息。
87.示例性的，继续参考图4，s48，从协议芯片在通过第二传输端口接收到上述第一时序信号的情况下，通过所述第二传输端口输出反馈信号。
88.其中，反馈信号可以是第二充电口的状态，也可以是确认接收到第一时序信号的应答信息。本实施例中假设上述反馈信号为第二充电口的状态，则从协议芯片需执行：（s1）和（s2）。
89.（s1）、在第二充电口更新为第二目标状态的情况下，从协议芯片确定该第二目标状态对应的数据位组合。例如“01010101”。
90.（s2）、从协议芯片在通过所述第二传输端口在接收到所述第一时序信号的情况下，输出第二时序信号，其中不同的第二时序信号对应于第二充电口不同的状态。
91.以下介绍通过s481-s484介绍从协议芯片发送第二时序信号中组合位的实施例：在s481中，从协议芯片等待组合位中的起始位。
92.由于主协议芯片发送组合位的起始位，即主协议芯片会将总线拉低一定时间来表示一个组合位收发周期的开始。因此本实施例中，从协议芯片开始第四发送计时，且定时时长为第一预设时长t1，并在该定时结束后跳到下一步s482。
93.在s482中，从协议芯片发送组合位中的数据位。
94.本实施例中，从协议芯片设置io为推挽模式以进行发送信息，将第二时序信号中的最高位的值发送出去，并为发送第二时序信号中下一个组合位bit6做准备，同时开始第五发送计时，且定时时长为第二预设时长t2，并等待定时结束，以及设置io为高阻态以进行接收信息。其中，如第二时序信息中组合位由高至低表示为bit7-bit0，则最高位为bit7。
95.在s483中，从协议芯片等待组合位中的结束位。
96.本实施例中，从协议芯片通过软件进行第六发送计时，且时长为第三预设时长t3，并等待定时结束。
97.在s484中，从协议芯片判断已发送组合位的计数变量是否等于 8 。
98.即判断上述第二时序信号是否发送完毕，如果已发送组合位的计数变量等于8说明上述第二时序信号发送完毕；如果已发送组合位的计数变量不等于8说明上述第二时序信号还未发送完毕，则跳转到s481，以发送第二时序信号中的下一个组合位。
99.在介绍从协议芯片发送时序信号的实施例之后，再通过s481
’‑
s484’介绍主协议芯片接收从协议芯片所发送时序信号的实施例。
100.在s481’中，主协议芯片发送bit起始位。
101.在从协议芯片发送第二时序信号的过程中，也由主协议芯片发送组合位的起始位，即主协议芯片会将总线拉低一定时间来表示一个组合位收发周期的开始。因此本实施例中，主协议芯片开始第四接收计时，且定时时长为第一预设时长t1，并在该定时结束后跳到下一步s482’。
102.在s482’中，主协议芯片接收组合位中的数据位。
103.本实施例中，主协议芯片设置io为高阻态以接收信息，主协议芯片利用软件定时器进行关于接收数据位。
104.在s483’中，主协议芯片发送组合位中的停止位。
105.本实施例中，主协议芯片接收上述数据位后，主协议芯片再发送该组合位的停止位并进行第六接收计时，即将总线拉高一段时间来表示一个组合位收发周期的结束。在从协议芯片发送第二时序信号的过程中，也由主协议芯片发送bit的结束位，即主协议芯片会将总线拉高一定时间来表示一个组合位收发周期的结束。
106.在s484’中，主协议芯片判断已接收组合式的计数变量是否等于8。
107.即判断上述第二时序信号是否接收完毕，如果已接收组合式的计数变量等于8说明上述第二时序信号接收完毕；如果已接收组合式的计数变量不等于8说明上述第二时序信号还未接收完毕，则跳转到s481’，以接收第二时序信号中的下一个组合位。
108.本实施例中一帧数据发送和接收结束，示例性地定时3*t3的时长，定时结束后，跳转到s442，重复此流程。主协议芯片一致循环发送和接收数据，达到与从协议芯片定时交互信息的目的。
109.在示例性的实施例中，图5和图6分别示出本技术示例性实施例中协议芯片之间连接方式的示意图。本技术所提供的主从芯片之间的通信方案适用范围广，具体地，对于上述关于主从芯片之间的通信实施例，可以应用于如图5所示的主协议芯片以及分别与其连接的从协议芯片之间。也可以应用于如图6所示的主协议芯片以及分别与其连接的从协议芯片之间。其中参考图6，对于通信组合101，其中协议芯片1为主协议芯片，协议芯片2为从协议芯片，对于通信组合101来说，协议芯片1和协议芯片2能够实现本技术所提供的主从芯片之间的通信方案；对于通信组合102，其中协议芯片2为主协议芯片，协议芯片3为从协议芯片，对于通信组合102来说，协议芯片2和协议芯片3能够实现本技术所提供的主从芯片之间的通信方案；对于通信组合103，其中协议芯片3为主协议芯片，协议芯片4为从协议芯片，对于通信组合103来说，协议芯片3和协议芯片4能够实现本技术所提供的主从芯片之间的通信方案，等等。
110.本技术所提供的主从协议芯片之间的通信方案简单易用，不需要特殊的硬件外设，只需要占用一个通用的io和软件定时器即可实现单总线数据交互。本方案具有主从识别功能，可以统一同型号芯片的生产料号，给生产带来便利。实现本方案其只占用一个通用的io，比常用的i2c通信，节省一个io可以做其他功能。同时本方案使用推挽io结构，抗干扰能力好；不需要硬件级的通信模块，给协议芯片设计节省面积，间接地节省芯片的成本。
111.示例性的适用于在双协议芯片的快充应用场景中，即能够实现功率分配功能，需要交互一些简单的状态信息，对实时性要求不高，通常只要在几百毫秒内，交互几个组合位或者状态信息即可，因此上述第一协议芯片的信号发送过程的计时和第二协议芯片的信号接收过程，均采用软件计时的方式实现，同时能够起到准确传达充电口状态的效果。相较于相关技术中使用uart实现芯片间通信的方案，由于uart占用硬件级独立精准定时器，而且需要硬件级的uart模块支持，可见本方案更有适用于在低成充电器。
112.在本技术的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。此外，在本技术的描述中，除非另有说明，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
113.以上所述，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本技术的保护范围之内。因此，依本技术权利要求所作的等同变化，仍属本技术所涵盖的范围。

技术特征：
1.一种充电器，其特征在于，包括：用于控制第一充电口的主协议芯片和用于控制第二充电口的从协议芯片，所述主协议芯片和所述从协议芯片之间通过单总线连接；其中，所述主协议芯片包括第一传输端口，所述主协议芯片用于通过所述第一传输端口输出第一时序信号，其中不同的第一时序信号对应于所述第一充电口不同的状态；所述从协议芯片包括第二传输端口，所述从协议芯片用于通过所述第二传输端口接收所述第一时序信号，以根据所述第一时序信号确定所述第一充电口的状态；所述从协议芯片还用于在通过所述第二传输端口接收到所述第一时序信号的情况下，通过所述第二传输端口输出反馈信号。2.根据权利要求1所述的充电器，其特征在于，在发送信号的情况下所述第一传输端口和所述第二传输端口均采用推挽模式，在接收信号的情况下所述第一传输端口和所述第二传输端口均采用高阻态模式。3.根据权利要求1所述的充电器，其特征在于，所述主协议芯片和所述从协议芯片为相同型号芯片；所述主协议芯片中目标端口连接有上拉电阻或下拉电阻，其中所述目标端口为除所述第一传输端口之外的端口。4.根据权利要求1所述的充电器，其特征在于，所述主协议芯片和所述从协议芯片为不同型号芯片。5.根据权利要求1至4中任意一项所述的充电器，其特征在于，所述第一时序信号包括预设数量的组合位，其中每个组合位包括起始位、数据位和结束位；其中通过不同的所述预设数量的数据位组合来表示所述第一充电口的不同状态。6.根据权利要求1至4中任意一项所述的充电器，其特征在于，所述第一充电口的状态包括：所述第一充电口的输出功率所处等级、所述第一充电口的温度等级、充电设备插入状态，以及充电设备拔出状态中的一种或多种。7.一种充电器的单总线通信方法，其特征在于，应用于如权利要求1至6中任意一项所述的充电器，包括：响应第一充电口更新为第一目标状态，主协议芯片确定所述第一目标状态对应的第一时序信号，并且所述主协议芯片通过第一传输端口输出所述第一目标状态对应的第一时序信号；从协议芯片通过第二传输端口接收所述第一目标状态对应的第一时序信号，并根据所述第一目标状态对应的时序信号确定所述第一充电口处于所述第一目标状态；所述从协议芯片在通过所述第二传输端口接收到所述第一时序信号的情况下，通过所述第二传输端口输出反馈信号。8.根据权利要求7所述的方法，其特征在于，所述主协议芯片确定所述第一目标状态对应的第一时序信号，包括：所述主协议芯片确定所述第一目标状态对应的数据位组合，所述数据位组合包括预设数量的数据位，并根据所述数据位组合确定所述预设数量的组合位，得到所述第一时序信号；其中，每个组合位包括：对应于第一预设时长的起始位、对应于第二预设时长的数据位和对应于第三预设时长的结束位。
9.根据权利要求8所述的方法，其特征在于，所述第一传输端口与所述第二传输端口之间通信总线的默认电平信号为第一电平信号；所述主协议芯片通过第一传输端口输出所述第一目标状态对应的第一时序信号，包括：对于包含目标数据位的组合位，所述主协议芯片将所述通信总线由所述默认电平信号拉至第二电平信号，并通过软件进行第一发送计时，以使所述通信总线中第二电平信号持续所述第一预设时长，其中包含所述目标数据位的组合位为所述第一时序信号中的任一组合位；所述主协议芯片根据所述目标数据位确定所述通信总线的电平状态，并通过软件进行第二发送计时，以使所述目标数据位对应的电平状态在所述通信总线中持续所述第二预设时长；所述主协议芯片将所述通信总线由所述目标数据位对应的电平状态转换至所述第一电平信号，并通过软件进行第三发送计时，以使所述第一电平信号在所述通信总线中持续所述第三预设时长。10.根据权利要求9所述的方法，其特征在于，所述从协议芯片通过第二传输端口接收所述第一目标状态对应的第一时序信号，包括：对于所述包含目标数据位的组合位，所述从协议芯片在检测到所述通信总线开始传输第二电平信号的情况下，通过软件开始第一接收计时；响应所述第一接收计时的时长达到所述第一预设时长，所述从协议芯片通过软件开始第二接收计时，并在所述第二接收计时的时长达到所述第二预设时长的预设百分比的情况下，从所述通信总线获取所述目标数据位对应的电平状态；响应所述第二接收计时的时长达到所述第二预设时长，所述从协议芯片开始第三接收计时，并在所述第三接收计时的时长达到所述第三预设时长的情况下，确定包含目标数据位的组合位接收结束。11.根据权利要求9或10所述的方法，其特征在于，所述第一电平信号为高电平信号，所述第二电平信号为低电平信号；或，所述第一电平信号为低电平信号，所述第二电平信号为高电平信号。

技术总结
本申请提供一种充电器以及充电器的单总线通信方法，涉及充电器技术领域。充电器包括用于控制第一充电口的主协议芯片和用于控制第二充电口的从协议芯片，两协议芯片之间通过单总线连接；主协议芯片包括第一传输端口，主协议芯片用于通过第一传输端口输出第一时序信号，其中不同的第一时序信号对应于第一充电口不同的状态；从协议芯片包括第二传输端口，从协议芯片用于通过第二传输端口接收第一时序信号，以根据第一时序信号确定第一充电口的状态；在接收到第一时序信号的情况下，从协议芯片还输出反馈信号。本申请提供了一种通过单总线便可以实现两协议芯片之间通信的方案，同时无需占用硬件级独立精准定时器，有利于降低成本。成本。成本。


技术研发人员：李俊成 余诗李 史载 杨上翔 林也杰 张德彬
受保护的技术使用者：厦门英麦科芯集成科技有限公司
技术研发日：2023.06.07
技术公布日：2023/7/12