芯粒以及芯粒的控制方法与流程

1.本公开的实施例涉及一种芯粒以及芯粒的控制方法。


背景技术：

2.chiplet也称“芯粒”或“小芯片”。芯粒技术是将一个功能丰富且面积较大的芯片硅片(die)拆分成多个芯粒。这些预先生产好的、能实现特定功能的芯粒组合在一起，通过先进封装的形式(比如3d封装)被集成封装在一起即可组成一个系统芯片。
3.芯粒之间高速互联，是芯粒技术落地的关键技术。芯片设计公司在设计芯粒之间的互联接口时，需要考虑提高数据吞吐量，降低延迟和码率，同时，需要降低芯片互联的整体功耗。


技术实现要素：

4.本公开至少一个实施例提供一种芯粒，包括物理层功能模块和第一物理层接口模块，第一物理层接口模块用于与另一芯粒的第二物理层接口模块通过物理链路电连接，所述物理层功能模块包括发送状态机子模块、数据报文发送子模块和控制报文发送子模块，所述数据报文发送子模块配置为向所述第一物理层接口模块提供第一数据报文，所述控制报文发送子模块配置为向所述第一物理层接口模块提供第一状态进入报文，所述发送状态机子模块配置为：接收第一控制信号；响应于所述第一控制信号由第二模式切换为第一模式，控制所述物理层功能模块由向所述第一物理层接口模块提供所述第一数据报文切换为向所述第一物理层接口模块提供第一状态进入报文，使得所述第一物理层接口模块由通过所述物理链路向所述另一芯粒提供所述第一数据报文切换为通过所述物理链路向所述另一芯粒提供所述第一状态进入报文；以及在所述第一物理层接口模块向所述另一芯粒提供所述第一状态进入报文之后，控制所述第一物理层接口模块由工作状态进入低功耗状态，所述第一状态进入报文用于通知所述另一芯粒进入所述低功耗状态，所述第一物理层接口模块在所述低功耗状态的功耗小于在所述工作状态的功耗。
5.例如，在本公开一实施例提供的芯粒中，所述第一物理层接口模块包括发送子模块，所述发送子模块与所述发送状态机子模块电连接，所述发送状态机子模块配置为响应于所述第一控制信号的第一模式，控制所述发送子模块由所述工作状态进入所述低功耗状态。
6.例如，在本公开一实施例提供的芯粒中，控制报文发送子模块还配置为向所述发送子模块提供唤醒报文和退出报文，所述发送状态机子模块还配置为：响应于所述第一控制信号由所述第一模式切换为所述第二模式，控制所述发送子模块退出所述低功耗状态并且进入所述工作状态；控制所述控制报文发送子模块向所述发送子模块提供所述唤醒报文，使得所述发送子模块向所述另一芯粒提供所述唤醒报文，以通知所述第二物理层接口模块进入工作状态；控制所述控制报文发送子模块向所述发送子模块提供状态退出报文，使得所述发送子模块向另一芯粒提供所述状态退出报文，以通知所述另一芯粒下一个时钟
周期恢复所述第一数据报文的接收。
7.例如，在本公开一实施例提供的芯粒中，发送状态机子模块还配置为：向所述发送子模块提供第三控制信号，以使所述发送子模块由所述工作状态进入所述低功耗状态，响应于所述第三控制信号为第一控制模式，所述发送子模块处于所述工作状态，响应于所述第三控制信号为第二控制模式，所述发送子模块处于所述低功耗状态。
8.例如，在本公开一实施例提供的芯粒中，所述第二控制模式使得所述发送子模块中的至少部分电路结构关闭，使得所述发送子模块处于所述低功耗状态，所述第一控制模式使得所述至少部分电路结构开启，使得所述发送子模块处于所述工作状态。
9.例如，在本公开一实施例提供的芯粒中，所述发送子模块包括用于传输所述数据报文的多条数据发送通道、锁相环、时钟相位控制单元和时钟开关单元，所述多条数据发送通道每条包括数据驱动缓冲器和并串转换单元，所述并串转换单元与所述数据驱动缓冲器连接，所述并串转换单元配置为将并行数据转换为串行数据，以向所述数据驱动缓冲器提供所述串行数据，每个数据驱动缓冲器与所述物理链路连接。所述锁相环与所述时钟相位控制单元连接，所述时钟开关单元与所述时钟相位控制单元连接，并且与所述并串转换单元连接，所述锁相环配置为产生时钟信号，所述时钟相位控制单元配置为控制所述时钟信号的相位，并且在对所述时钟信号的相位控制之后，向所述时钟开关单元提供所述时钟信号，所述时钟开关单元配置为向所述并串转换单元提供所述时钟信号，所述至少部分电路结构包括：所述多条数据发送通道中的至少一条数据发送通道中的数据驱动缓冲器和所述时钟开关单元。
10.例如，在本公开一实施例提供的芯粒中，所述发送子模块在所述低功耗状态下所述多条数据发送通道中的目标发送通道中的数据驱动缓冲器为开启状态，所述发送状态机子模块配置为通过所述目标发送通道中的数据驱动缓冲器向所述另一芯粒提供所述唤醒报文；或者所述发送子模块还包括边带信号通路，所述发送状态机子模块配置为通过所述边带信号通路向所述另一芯粒提供所述唤醒报文。
11.例如，在本公开一实施例提供的芯粒中，物理层功能模块还包括选择器，所述选择器包括第一输入端、第二输入端、第三输入端和输出端，所述数据报文发送子模块与所述第一输入端连接，所述控制报文发送子模块与所述第二输入端连接，所述输出端与所述物理层接口模块连接，所述发送状态机子模块还配置为向所述第三输入端提供第二控制信号，所述选择器配置为：根据所述第二控制信号选择所述输出端向所述第一物理层接口模块提供所述数据报文发送子模块提供的数据报文或者所述控制报文发送子模块提供的控制报文。
12.例如，在本公开一实施例提供的芯粒中，发送状态机子模块还配置为：
13.响应于所述第一控制信号的第一模式，向所述数据报文发送子模块提供报文停止接收信号；所述数据报文发送子模块配置为：响应于所述报文停止接收信号，停止接收所述第一数据报文。
14.例如，在本公开一实施例提供的芯粒中，还包括：数据总线模块，配置为向所述物理层功能模块提供所述第一数据报文和所述第一控制信号。
15.例如，在本公开一实施例提供的芯粒中，数据总线模块还配置为：对无效数据的个数进行计数；以及响应于所述无效数据的个数大于第一预设阈值，触发所述第一控制信号
切换为所述第一模式。
16.例如，在本公开一实施例提供的芯粒中，数据总线模块包括数据缓存器，用于存储向所述物理层功能模块提供的所述第一数据报文，所述数据总线模块还配置为：对数据缓存器中的有效数据的个数进行计数；以及响应于所述有效数据的个数达到第二预设阈值，触发所述第一控制信号切换为所述第二模式，以向所述物理层接口模块提供所述第一数据报文。
17.例如，在本公开一实施例提供的芯粒中，物理层功能模块还包括接收状态机子模块、数据报文接收子模块和控制报文接收子模块，所述第一物理层接口模块还配置为：接收来自所述另一芯粒提供的通信报文，并且将所述通信报文提供给所述数据报文接收子模块和所述控制报文接收子模块，所述数据报文接收子模块配置为：接收所述通信报文，所述控制报文接收子模块配置为：接收所述通信报文，并且响应于所述通信报文为第二状态进入报文，向所述接收状态机子模块提供所述第二状态进入报文，所述接收状态机模块配置为：响应于所述第二状态进入报文，控制所述数据报文接收子模块停止接收第二数据报文，并且控制所述第一物理层接口模块由工作状态切换为低功耗状态。
18.例如，在本公开一实施例提供的芯粒中，还包括：响应于所述通信报文为所述第二数据报文，所述数据报文接收子模块向所述数据总线模块提供所述第二数据报文。
19.例如，在本公开一实施例提供的芯粒中，所述第一物理层接口模块包括接收子模块，所述接收子模块与所述接收状态机子模块连接，所述接收状态机子模块配置为：控制所述接收子模块由所述工作状态切换为所述低功耗状态。
20.例如，在本公开一实施例提供的芯粒中，接收状态机子模块还配置为：向所述接收子模块提供第四控制信号，以使所述接收子模块由所述工作状态进入所述低功耗状态，响应于所述第四控制信号为第一控制模式，所述接收子模块处于所述工作状态，响应于所述第四控制信号为第二控制模式，所述接收子模块处于所述低功耗状态。
21.例如，在本公开一实施例提供的芯粒中，第二控制模式使得所述接收子模块中的至少部分电路结构关闭，使得所述接收子模块处于所述低功耗状态，所述第一控制模式使得所述至少部分电路结构开启，使得所述接收子模块处于所述工作状态。
22.例如，在本公开一实施例提供的芯粒中，接收子模块包括用于传输所述数据报文的多条数据接收通道、时钟相位控制单元和时钟开关单元，所述多条数据接收通道每条包括数据接收缓冲器和串并转换单元，每个数据接收缓冲器与所述物理链路连接，所述串并转换单元与所述数据接收缓冲器连接，所述串并转换单元配置为接收所述数据接收缓冲器提供的串行数据，并且将串行数据转换为并行数据，所述时钟开关单元与所述时钟相位控制单元连接，并且与所述串并转换单元连接，所述时钟相位控制单元配置为接收时钟信号，控制所述时钟信号的相位，并且在对所述时钟信号的相位控制之后，向所述时钟开关单元提供所述时钟信号，所述时钟开关单元配置为向所述串并转换单元提供所述时钟信号，所述至少部分电路结构包括：所述多条数据接收通道中的至少一条数据接收通道中的数据接收缓冲器和所述时钟开关单元。
23.例如，在本公开一实施例提供的芯粒中，控制报文接收子模块还配置为：响应于所述通信报文为所述唤醒报文，向所述接收状态机子模块发送所述唤醒报文，所述接收状态机子模块配置为：响应于接收到所述唤醒报文，将所述第四控制信号切换为所述第一控制
模式，以控制所述接收子模块进入所述工作状态；所述控制报文接收子模块还配置为：响应于所述通信报文为所述状态退出报文，向所述接收状态机子模块提供所述退出报文，所述接收状态机子模块还配置为：响应于所述状态退出报文，控制所述数据报文接收子模块开始接收所述第二数据报文。
24.本公开至少一个实施例提供了一种芯粒的控制方法，芯粒包括物理层功能模块和第一物理层接口模块，所述第一物理层接口模块用于与另一芯粒的第二物理层接口模块通过物理链路电连接，所述方法包括：响应于所述第一控制信号的第一模式，控制所述物理层功能模块由向所述第一物理层接口模块提供所述第一数据报文切换为向所述第一物理层接口模块提供第一状态进入报文，使得所述第一物理层接口模块由通过所述物理链路向所述另一芯粒提供所述第一数据报文切换为通过所述物理链路向所述另一芯粒提供所述第一状态进入报文，以及在所述第一物理层接口模块向所述另一芯粒提供所述第一状态进入报文之后，控制所述第一物理层接口模块由工作状态进入低功耗状态，所述第一状态进入报文用于通知所述另一芯粒进入所述低功耗状态，所述第一物理层接口模块在所述低功耗状态的功耗小于在所述工作状态的功耗。
附图说明
25.为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
26.图1a示出了一种门控时钟的电路结构的示意图；
27.图1b示出了一种门控时钟的时序图；
28.图1c示出了一种进入和退出l1状态的流程图；
29.图2示出了本公开至少一实施例提供的一种芯粒快速进入低功耗状态的架构图；
30.图3示出了本公开至少一个实施例提供的物理层接口模块的部分内部电路结构的示意图；
31.图4a示出了本公开至少一个实施例提供的一种数据总线模块产生txfastpm_entry信号的示意性电路图；
32.图4b示出了本公开至少一个实施例提供的一种数据总线模块产生txfastpm_exit信号的示意性电路图；
33.图4c示出了本公开至少一个实施例提供的芯粒在接收和发送两个传输方向独立控制的示意图；
34.图5示出了本公开至少一个实施例提供的一种物理层编码模块pcs或者适配层的框图；
35.图6a示出了本公开至少一个实施例提供的一种发送子模块的状态机的示意图；
36.图6b示出了本公开至少一个实施例提供的一种接收子模块的状态机的示意图
37.图7a示出了本公开至少一个实施例提供的一种发送端和接收端快速进入低功耗状态的方法流程图；
38.图7b示出了本公开至少一个实施例提供的一种发送端快速进入低功耗状态的时序图；
39.图7c示出了本公开至少一个实施例提供的一种接收端快速进入低功耗状态的时
序图；
40.图8a示出了本公开至少一个实施例提供的一种发送端和接收端快速退出低功耗状态的方法流程图；
41.图8b示出了本公开至少一个实施例提供的一种发送端快速退出低功耗状态的时序图；
42.图8c示出了本公开至少一个实施例提供的一种接收端快速退出低功耗状态的时序图；
43.图9a示出了本公开至少一个实施例提供的一种发送状态机的状态跳转的流程图；以及
44.图9b示出了本公开至少一个实施例提供的一种接收状态机的状态跳转的流程图。
具体实施方式
45.为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
46.除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
47.ucie标准定义了封装内芯粒或小芯片之间的互连技术规范，以打造开放的芯粒生态系统。ucie标准的物理层规定了两种不同的物理层接口模块(physical layer，phy)，分别为高级封装使用64条通道(lane)和普通封装使用16通道(lane)。ucie的phy的并行通道数目较多，如果一直处于工作模式功耗较大。当系统需要传输的数据较少时，可以让phy进入低功耗模式，从而降低系统功耗。
48.ucie中定义了3种功耗管理方法，分别为门控时钟管理、l1功耗管理和l2功耗管理。
49.图1a示出了一种门控时钟的电路结构的示意图。图1b示出了一种门控时钟的时序图。下面结合图1a和图1b说明门控时钟管理。
50.如图1a所示，左侧为发送端，右侧为接收端。
51.门控时钟方案使用一个有效(valid)信号来表示数据有效或者无效。
52.当发送端没有有效数据需要发送时，将有效信号置为0，发送端可以根据有效信号将发送端的时钟关闭，同时发送给接收端的时钟也关闭，从而节省发送端的功耗。
53.接收端在接收到有效信号，使用有效信号来将接收时钟打开或者关闭。当有效信
号为0时，将接收端的时钟关闭，从而节省接收端的功耗。
54.发送端的数据来自物理层编码子层模块(physical coding sublayer,pcs),pcs提供给phy的数据会先经过一个缓存101，然后经过一个并串转换器102，并串转换器102将并行数据转换为串行数据，然后经过数据驱动缓冲器(buffer)103将数据发送到物理链路上。
55.发送端的时钟由锁相环(phase locked loop,pll)104产生，pll 104输出的时钟由有效信号控制时钟开关控制电路(clock gater)105。当有效信号为1时时钟开关控制电路105输出时钟。当有效信号为0时时钟开关控制电路105输出为0。经过时钟开关控制电路105的时钟会经过时钟相位控制器106控制发送时钟的相位。相位控制输出的时钟给缓存101和并串转换器102使用。同时时钟相位控制器106输出的时钟会经过时钟驱动缓冲器107发送到物理链路上。
56.发送端的有效信号来自pcs,有效信号为1表示发送给phy的数据是有效的。有效信号为＝0表示发送给phy的数据是无效的，此时phy可以将发送端的时钟关闭。
57.在接收端，根据收到的有效信号判断是否有效数据接收。当有效信号为1时，将时钟开关控制电路116的输出时钟打开，时钟开关控制电路116将输出的时钟给接收端数字电路中的寄存器(digital flip-flop，dff)。从而能够正常接收数据。当有效信号为0时，时钟开关控制电路116输出为0，无有效数据接收。
58.如图1b所示，时钟的上升沿和下降沿都会收发数据。对于一个字节(byte)的数据，定义有效信号为高电平持续2个时钟周期,低电平持续2个时钟周期，表示有有效数据发送。当有效信号持续低电平8个时钟周期,表示无有效数据发送此时可以将时钟关闭。
59.当有效信号拉高后表示数据和时钟恢复，需要正常接收数据。
60.门控时钟管理，在传输过程中无有效效数据传输时，门控时钟可以快速关闭phy的时钟以节省功耗。门控时钟管理通过将phy时钟关闭来达到节省功耗的效果，进入退出的时间约为0.5纳秒，但省功耗效果最差，且需要额外的有效管脚(valid pad)。
61.门控时钟管理需要额外一根管脚(pad)告诉对方数据是否有效。高性能芯片的pad往往是有限的，增加pad可能导致芯片的面积需要增大。同时增加额外的pad本身也会增加功耗。门控时钟管理可以通过将部分逻辑的时钟关闭，从而达到降低功耗的效果。但仅仅关闭时钟降低的功耗值有限。门控时钟需要保持数据通道，时钟通道和valid通道一直是开启状态。phy中模拟电路一直处于开启状态，功耗仍然很大。
62.l1功耗管理是在链路在接收和发送两个方向长时间都没有有效数据传输的情况下，可以进入l1状态，l1功耗管理是在链路在接收和发送两个方向长时间都没有有效数据传输的情况下，可以进入l2状态。l1状态和l2状态是ucie的两种低功耗状态，这两种状态都是由物理编码子层(pcs)或ucie中定义的适配层(adapter layer)来控制phy进入低功耗状态。区别在于l1状态下phy睡眠程度较浅，退出l1状态后phy会进入重新训练状态。l2状态下phy睡眠程度较深，退出l2后phy会进入复位状态。
63.l1功耗管理和l2功耗管理的进入和退出流程是类似的，在本公开中以进入和退出l1状态为例来说明l1功耗管理。由于l2功耗管理与l1功耗管理类似，本公开不再赘述。
64.图1c示出了一种进入和退出l1状态的流程图。
65.如图1c所示，进入状态的方法包括步骤s201～s206。
66.步骤s201：发送端die0的适配层向物理层发送lp_state_req＝l1。lp_state_req为适配层向物理层发起状态变更请求，l1表示控制物理层进入l1状态。
67.步骤s202：发送端die0的物理层通过边带信号(sb_msg)发送进入l1状态的请求消息l1.req给接收端die1。
68.步骤s203：接收端die1的适配层响应发送端die0的请求消息l1.req,控制接收端die1的物理层lp_state_req＝l1。
69.步骤s204：接收端die1的物理层给发送端die0返回反馈信号l1.rsp,同时接收端die1的物理层也给发送端die0发送请求消息l1.req.
70.步骤s205：发送端die0的物理层收到接收端die1的反馈信号l1.rsp后使得pl_state_sts＝pm以进入pm状态，同时发送反馈信号l1.rsp给接收端die1。pm状态指代l1状态或者l2状态，若pl_state_req＝l1，则pm状态指代l1状态；若pl_state_req＝l2，则pm状态指代l2状态。例如，发送端die0的物理层向适配层发送状态指示信号pl_state_sts＝pm，使得发送端die0进入pm状态。
71.步骤s206：接收端die1的物理层收到发送端die0的反馈信号l1.rsp后进入pm状态。
72.如图1c所示，退出低功耗状态的方法包括步骤s301～s306。
73.步骤s301：发送端die0的适配层控制物理层lp_state_req＝active,active表示控制物理层进入工作状态，以控制物理层退出l1状态。
74.步骤s302：发送端die0的物理层通过边带信号给接收端die1发送进入工作状态的请求消息active.req。
75.步骤s303：接收端die1的物理层收到active.req后给发送端die0发送active.rsp消息，并通知适配层重新做链路训练。例如，发送端die0的物理层向适配层发送状态指示信号pl_state_sts＝retrain，使得适配层重新做链路训练。
76.步骤s304：接收端die1的适配层控制物理层lp_state_req＝active,控制退出l1状态。接收端die1物理层给发送端die0发送active.req消息。
77.步骤s305：发送端die0的物理层收到active.req后返回active.rsp。等待训练结束后进入工作状态。
78.步骤s306：接收端die1的物理层收到active.rsp后，等待训练接收后进入工作状态。
79.l1功耗管理可以将phy的锁相环关闭，从而节省更多的功耗。l1状态退出时phy需要重新训练,因此退出的时间较长为微妙或者毫秒级别。l2功耗管理可以将整个phy关闭，为最省功耗的状态，但是l2状态退出时需要重新进入复位状态，恢复到工作状态所需要的时间也最长。
80.无论是l1功耗管理还是l2功耗管理，整个链路都要断开，重新连接时需要对phy重新做训练，退出的时间很长。一旦进入l1状态或者l2状态，phy的收发将完全停止。pll的模拟电路，pll等都会关闭。如果要恢复数据传输，将需要重新对phy做训练。并且，l1功耗管理和l2功耗管理使用了边带信号来传输额外的控制信号，需要额外的pad，需要消耗额外的功耗。sideband signal需要sb_clock和sb_message两根信号，以及额外发送和接收电路，需要额外的功耗消耗。
81.本公开提出了一种芯粒，该芯粒不需要使用额外的管脚，便能够使得芯粒快速进入退出低功耗模式(例如，进入退出时间为仅为若干个时钟周期)。本公开的一些实施例还能够关闭phy的输出时钟以及模拟收发电路，有效降低数字收发逻辑功耗以及phy的功耗。
82.本公开至少一个实施例提供一种芯粒。该芯粒，包括物理层功能模块和第一物理层接口模块，第一物理层接口模块用于与另一芯粒的第二物理层接口模块通过物理链路电连接，物理层功能模块包括发送状态机子模块、数据报文发送子模块和控制报文发送子模块，数据报文发送子模块配置为向第一物理层接口模块提供第一数据报文，控制报文发送子模块配置为向第一物理层接口模块提供第一状态进入报文，发送状态机子模块配置为：接收第一控制信号；响应于第一控制信号的第一模式，控制物理层功能模块由向第一物理层接口模块提供第一数据报文切换为向第一物理层接口模块提供第一状态进入报文，使得第一物理层接口模块由通过物理链路向另一芯粒提供第一数据报文切换为通过物理链路向另一芯粒提供第一状态进入报文，以及在第一物理层接口模块向另一芯粒提供第一状态进入报文之后，控制第一物理层接口模块由工作状态进入低功耗状态，第一状态进入报文用于通知另一芯粒进入低功耗状态，第一物理层接口模块在低功耗状态的功耗小于在工作状态的功耗。该芯粒通过发送状态机子模块控制物理链路传输状态进入报文，使得物理链路不仅能够传输数据报文还能够传输状态进入报文，从而不需要增加额外的管脚，便能够使得芯粒快速进入退出低功耗模式。
83.图2示出了本公开至少一实施例提供的一种芯粒快速进入低功耗状态的架构图。下面结合图2来说明本公开至少一个实施例提供的一种芯粒的示例。
84.如图2所示，在架构中包括芯粒die0。芯粒die0包括物理层功能模块pca0和物理层接口模块phy0。物理层接口模块phy0用于与另一芯粒die1的物理层接口模块phy1通过物理链路电连接。物理层接口模块phy0为第一物理层接口模块的示例，物理层接口模块phy1为第二物理层接口模块的示例。
85.例如，物理层功能模块pca0可以是物理层编码子模块，也可以是适配层。适配层用于在多个协议之间进行选择和仲裁。物理层编码子模块用于控制物理层接口模块收发数据。物理层接口模块负责与电气特性相关的信号传输技术。物理链路可以是有线链路，也可以是无线链路(例如，光纤等)，本公开的实施例对物理链路的形式不做具体限定。
86.物理层功能模块pca0包括发送状态机子模块210、数据报文发送子模块220和控制报文发送子模块230。
87.数据报文发送子模块220配置为向物理层接口模块phy0提供数据报文txdata。数据报文txdata为第一数据报文的示例。控制报文发送子模块230配置为向物理层接口模块phy0提供第一状态进入报文。第一状态进入报文用于通知另一芯粒die1进入低功耗状态。第一状态进入报文例如为图2中的fpmentry报文。
88.发送状态机子模块210配置为：接收控制信号txlowpower(控制信号txlowpower为第一控制信号的示例)；响应于控制信号txlowpower由第二模式切换为第一模式，控制物理层功能模块pca0由向物理层接口模块phy0提供第一数据报文切换为向物理层接口模块phy0提供第一状态进入报文(例如，fpmentry报文)，使得物理层接口模块phy0由通过物理链路向另一芯粒die1提供数据报文txdata切换为通过物理链路向另一芯粒die1提供第一状态进入报文，以及在物理层接口模块phy0向另一芯粒die1提供第一状态进入报文之后，
控制物理层接口模块phy0由工作状态进入低功耗状态，物理层接口模块phy0在低功耗状态的功耗小于在工作状态的功耗。
89.例如，控制信号txlowpower可以包括一个或者多个电平信号。例如，控制信号txlowpower包括1个电平信号，若该电平信号为第一电平(例如，高电平)，则控制信号txlowpower为第一模式，若该电平信号为第二电平(例如，低电平)，则控制信号txlowpower为第二模式。又例如，控制信号txlowpower包括多个电平信号，多个电平信号的不同组合方式分别代表不同的模式。例如，2个电平信号均为高电平，表示控制信号txlowpower为第一模式，2个电平信号均为低电平，表示控制信号txlowpower为第二模式，2个电平信号一个为高电平一个为低电平，表示控制信号txlowpower为第三模式。本公开对第一控制信号以及第一控制信号的模式不做限定。
90.在下文中以控制信号txlowpower为高电平作为第一模式，以控制信号txlowpower为低电平作为第二模式。
91.例如，响应于控制信号txlowpower由低电平切换为高电平，发送状态机子模块210控制物理层功能模块pca0由向物理层接口模块phy0提供第一数据报文切换为向物理层接口模块phy0提供第一状态进入报文。即，若控制信号txlowpower为低电平，则发送状态机子模块210控制物理层功能模块pca0向物理层接口模块phy0提供第一数据报文；若控制信号txlowpower为高电平，则发送状态机子模块210控制物理层功能模块pca0向物理层接口模块phy0提供第一状态进入报文。
92.物理接口模块phy0通过物理链路向另一芯粒die1提供从物理层功能模块pca0接收到的报文。例如，物理层功能模块pca0向物理接口模块phy0提供数据报文txdata，则物理接口模块phy0通过物理链路向另一芯粒die1提供该数据报文txdata；若物理层功能模块pca0向物理接口模块phy0提供第一状态进入报文，则物理接口模块phy0通过物理链路向另一芯粒die1提供该第一状态进入报文。
93.物理层功能模块pca0由向物理层接口模块phy0提供数据报文txdata切换为向物理层接口模块phy0提供第一状态进入报文，使得物理层接口模块phy0由通过物理链路向另一芯粒die1提供数据报文txdata切换为通过物理链路向所述另一芯粒die1提供第一状态进入报文。
94.在物理层接口模块phy0向另一芯粒die1提供第一状态进入报文之后，控制物理层接口模块phy0由工作状态进入低功耗状态。物理层接口模块phy0在低功耗状态的功耗小于在工作状态的功耗。
95.例如，物理层接口模块phy0包括发送子模块tx0。发送子模块tx0用于数据报文的发送。发送子模块tx0与发送状态机子模块210电连接，发送状态机子模块210配置为响应于第一控制信号的第一模式，控制发送子模块tx0由工作状态进入低功耗状态。即，物理层接口模块phy0进入低功耗状态包括发送子模块tx0进入低功耗状态。
96.在本公开的实施例中，芯粒通过发送状态机子模块响应于控制信号，控制物理层功能模块既利用物理链路传输数据报文也利用物理链路传输第一状态进入报文，从而该芯粒不需要增加额外的管脚，便能够使得芯粒快速进入退出低功耗模式。
97.如图2所示，在本公开的一些实施例中，物理层功能模块pca0还可以包括选择器，选择器包括第一输入端(例如，输入端d0)、第二输入端(例如，输入端d1)、第三输入端(例
如，输入端s)和输出端(例如，输入端p)。
98.数据报文发送子模块220与输入端d0连接，控制报文发送子模块230与输入端d1连接，输出端p与物理层接口模块phy0连接，
99.发送状态机子模块210还配置为向输入端s提供第二控制信号，第二控制信号例如为图2所示的控制信号txfastpm_sel。
100.选择器240配置为根据控制信号txfastpm_sel选择输出端p向物理层接口模块phy0提供数据报文发送子模块220提供的报文或者控制报文发送子模块230提供的控制报文。
101.控制报文发送子模块230提供的控制报文不仅可以包括上文描述的第一状态进入报文，还可以包括状态退出报文、唤醒报文等。关于退出报文或者唤醒报文请参考下文的描述。
102.例如，若控制信号txlowpower为低电平，则发送状态机子模块210输出的控制信号txfastpm_sel为低电平，选择器240的输入端s接收到低电平信号，选择输入端d0的信号输出，即经由输出端p向物理层接口模块phy0提供数据报文txdata；若控制信号txlowpower为高电平，则发送状态机子模块210输出的控制信号txfastpm_sel为高电平，选择器240的输入端s接收到高电平信号，选择输入端d1的信号输出，即经由输出端p向物理层接口模块phy0提供第一状态进入报文。
103.通过选择器控制物理层功能模块pca0由向物理层接口模块phy0提供数据报文或者控制报文，使得物理层功能模块pca0的逻辑简单易于实现。但是，本公开对控制物理层功能模块pca0由向物理层接口模块phy0提供数据报文或者控制报文的方法不做限定，本领域技术人员可以使用其他的方法控制物理层功能模块pca0由向物理层接口模块phy0提供数据报文或者控制报文
104.在本公开的一些实施例中，控制报文发送子模块230还配置为向发送子模块tx0提供唤醒报文和状态退出报文。
105.发送状态机子模块210还配置为响应于第一控制信号(例如，控制信号txlowpower)由第一模式切换为第二模式，控制发送子模块tx0退出低功耗状态并且进入工作状态；控制控制报文发送子模块230向发送子模块tx0提供唤醒报文，使得发送子模块向另一芯粒die1提供唤醒报文，以通知物理层接口模块phy1进入工作状态；控制控制报文发送子模块230向发送子模块tx0提供状态退出报文，使得发送子模块tx0向另一芯粒die1提供状态退出报文，以通知另一芯粒die1下一个时钟周期恢复第一数据报文的接收。
106.例如，如图2所示，唤醒报文为fpmwake报文，退出报文为fpmexit报文。fpmwake报文和fpmexit报文例如均由发送状态机子模块210提供给控制报文发送子模块230，从而由控制报文发送子模块230向发送子模块tx0提供唤醒报文和状态退出报文。
107.通过物理链路向另一芯粒提供唤醒报文和状态退出报文使得在不增加管脚的情况下，控制另一芯粒恢复工作状态。
108.在本公开的一些实施例中，发送状态机子模块210还配置为响应于第一控制信号的第一模式，向数据报文发送子模块220提供报文停止接收信号tx_stop；数据报文发送子模块220配置为响应于报文停止接收信号tx_stop，停止接收第一数据报文。
109.在本公开的一些实施例中，发送状态机子模块210还配置为向发送子模块tx0提供
第三控制信号，以使发送子模块tx0由工作状态进入低功耗状态。响应于第三控制信号为第一控制模式，发送子模块tx0处于工作状态，响应于第三控制信号为第二控制模式，发送子模块tx0处于低功耗状态。
110.如图2所示，第三控制信号例如为控制信号tx_lp。例如，控制信号tx_lp为低电平为第一控制模式，控制信号tx_lp为高电平为第二控制模式。与第一控制信号类似，本公开对第三控制信号的第一控制模式和第二控制模式也不做限定。
111.例如，在物理层接口模块phy0向另一芯粒die1提供fpmentry报文之后，发送状态机子模块210向物理层接口模块phy0提供高电平的控制信号tx_lp，使得物理层接口模块phy0的发送子模块tx0进入低功耗状态。
112.在本公开的一些实施例中，控制信号tx_lp的第二控制模式使得发送子模块tx中的至少部分电路结构关闭，使得发送子模块tx0处于低功耗状态，第一控制模式使得至少部分电路结构开启，使得发送子模块tx0处于工作状态。
113.例如，至少部分电路结构包括时钟电路、数据通路、锁相环等。本领域技术人员可以自行设置在低功耗状态下被关闭的电路结构，本公开不做限定。
114.在本公开的一些实施例中，芯粒的物理层接口模块可以包括发送子模块和接收子模块，接收子模块用于数据报文的接收。例如，物理层接口模块phy0包括发送子模块tx0和接收子模块rx0；物理层接口模块phy1包括发送子模块tx1和接收子模块rx1。
115.图3示出了本公开至少一个实施例提供的物理层接口模块的部分内部电路结构的示意图。
116.例如，物理层接口模块phy0的发送子模块tx0的部分内部电路结构如图3的左侧所示；物理层接口模块phy1的接收子模块rx1的部分内部电路结构如图3的右侧所示。图中仅示出了物理层接口模块phy0的发送子模块tx0与物理层接口模块phy1的接收子模块rx1的连接关系。物理层接口模块phy0的接收子模块rx0与物理层接口模块phy1的接收子模块rx1的结构类似，不再赘述。物理层接口模块phy1的发送子模块tx1与物理层接口模块phy1的发送子模块tx0类似，不再赘述。
117.在本公开的一些实施例中，每个物理层接口模块有多条数据通道(lane)。多条数据通道包括多条数据发送通道和多条数据接收通道。物理层接口模块中的发送子模块包括多条数据发送通道，接收子模块包括多条数据接收通道，从而通过多条数据发送通道和多条数据接收通道独立发送和接收数据。发送子模块除包含多个数据发送通道之外，还包含一个时钟通道，用于将发送端的发送时钟提供给接收端(例如，接收子模块rx1)。
118.例如，发送子模块tx0包括用于传输数据报文的多条数据发送通道。每条数据发送通道包括数据驱动缓冲器和并串转换单元。并串转换单元与数据驱动缓冲器连接，并串转换单元配置为将并行数据转换为串行数据，以向数据驱动缓冲器提供串行数据，每个驱动缓冲器与物理链路连接。例如，数据通道0至少包括缓存0、并串转换单元0和数据驱动缓冲器dd0。其他数据通道与数据通道0类似，至少包括缓存、并串转换单元和数据驱动缓冲器。
119.如图3所示，每条数据通道的发送数据(例如，发送数据0、发送数据1、
……
、发送数据n)经过缓存后经过一个并串转换将并行数据转换为串行数据。串行数据经过一个数据驱动缓冲器发送到物理信道(即，物理链路)上。接收端rx1从物理信道上接收到信号后经过一个数据接收缓冲器,提供给串并转换单元，将串行数据转换为并行数据，然后送给缓存。
120.如图3所示，发送子模块tx还包括锁相环pll、时钟相位控制单元310和时钟开关单元320。
121.锁相环pll与时钟相位控制单元310连接，时钟开关单元320与时钟相位控制单元310连接，并且与多个并串转换单元中的每个连接。锁相环pll配置为产生时钟信号，时钟相位控制单元310配置为控制时钟信号的相位，并且在对时钟信号的相位控制之后，向时钟开关单元320提供时钟信号，时钟开关单元320配置为向并串转换单元提供时钟信号。
122.至少部分电路结构包括多条数据通路中的至少一个数据驱动缓冲器和时钟开关单元320。
123.在本公开的一些实施例中，如图3所示，例如发送子模块tx0接收物理层功能模块(例如，图2中的pca0)提供的控制信号tx_lp，由物理层功能模块控制发送子模块tx0快速进入低功耗状态。由于物理层接口模块phy0进入低功耗状态后没有有效数据发送，控制信号tx_lp控制时钟开关模块关闭时钟，同时控制信号tx_lp可以控制数据驱动缓冲器的供电开关(power switch)关闭。例如，数据驱动缓冲器dd0的供电开关330关闭，从而将模拟输入输出(io)的供电给关闭，从而节省发送子模块tx0的功耗。
124.在本公开的实施例中，当phy0快速进入低功耗时，关闭phy0的模拟电路供电，例如关闭数据驱动缓冲器,不需要对phy0重新做训练。因此可以快速进入退出低功耗模式。
125.在本公开的一些实施例中，发送子模块tx0在低功耗状态下多条数据通路中的目标数据通道中的数据驱动缓冲器为开启状态。发送状态机子模块210配置为：通过目标数据通道中的数据驱动缓冲器向另一芯粒提供唤醒报文。
126.目标数据通道中的数据驱动缓冲器保持开启状态能够及时唤醒另一芯粒die1的接收端rx1。目标数据通道可以是一条数据通道也可以是多条数据通道。例如，为了能够及时唤醒另一芯粒die1的接收端rx1，例如保留发送子模块tx0中的一条数据通道处于打开状态，保持处于打开状态的数据通道为目标数据通道。如图3所示，数据驱动缓冲器dd0的供电开关330为打开状态。例如，供电开关330包括晶体管，晶体管低电平导通，数据驱动缓冲器dd0的晶体管的栅极输入信号0表示低电平，使得供电开关301为打开状态。数据驱动缓冲器dd0所在的数据通道0即为目标数据通道。
127.例如，在控制信号tx_lp为低电平时，物理层接口模块phy0的发送子模块tx0中的至少部分电路结构关闭，该至少部分电路结构例如可以包括数据驱动缓冲器dd1、
……
数据驱动缓冲器ddn和时钟开关单元320。数据驱动缓冲器dd0和时钟驱动缓冲器保持打开状态，以能够及时唤醒另一芯粒die1的接收端rx1。
128.在本公开的另一些实施例中，发送子模块tx0还包括边带信号通路，发送状态机子模块210配置为：通过边带信号通路向另一芯粒提供唤醒报文。该实施例可以无需保留至少一个数据通道和时钟通道处于开启状态，但是需要额外增加一个边带信号通路。
129.在本公开的一些实施例中，芯粒还可以包括数据总线模块(datafabric，df)250。
130.数据总线模块250配置为向物理层功能模块pca0提供第一数据报文(例如，数据报文txdata)和第一控制信号(例如，控制信号txlowpower)。
131.数据总线模块250控制芯片中各个模块的数据通信，比如处理器和存储模块的数据通信。在chiplet结构中数据总线模块250的数据需要在跨die之间传输。例如，当die0的数据总线模块250需要发送数据给die1时，先将数据报文发送给die0的物理层编码子模块
pcs，pcs中的数据报文发送子模块220对数据进行处理后发送给物理层接口模块phy0。物理层接口模块phy0在对数据报文进行处理后发送到物理链路上。die1从物理层接口模块phy1接收到数据报文后会将收到的数据报文送给die1的物理层编码子模块pcs,物理层编码子模块pcs中的数据报文接收模块会对数据进行处理，然后发送给自身的数据总线模块。
132.在本公开的一些实施例中，数据总线模块250还配置为：对无效数据的个数进行计数；以及响应于无效数据的个数大于第一预设阈值，触发第一控制信号切换为第一模式。
133.无效数据的个数大于第一预设阈值表明数据总线模块250没有有效数据需要发送。当数据总线模块250没有有效数据需要发送时，控制第一控制信号切换为第一模式，向给die0的物理层编码子模块pcs提供第一模式的第一控制信号，控制die0的物理层编码子模块pcs和物理层接口模块phy0进入发送子模块的低功耗状态。例如，第一控制信号的第一模式为控制信号txlowpower的低电平信号，在下文中将控制信号txlowpower的低电平信号称为“txfastpm_entry信号”。产生txfastpm_entry信号的方法可以通过统计发送无效数据的个数得到。当没有有效数据发送时，使用计数器计数无效数据的个数，当连续发送无效数据的个数超过第一预设阈值时，触发txfastpm_entry信号。
134.图4a示出了本公开至少一个实施例提供的一种数据总线模块产生txfastpm_entry信号的示意性电路图。
135.如图4a所示，数据总线模块250至少包括计数器401、比较器402和多个选择器。
136.计数器401和多个选择器用于对无效数据进行计数。例如，若valid_packet信号为1，则表明数据总线模块250输出有效数据；若valid_packet信号为0，则表明数据总线模块250输出无效数据。valid_packet信号时数据总线模块250根据是否需要传输有效数据由自身产生的信号。比较器402用于比较无效数据的个数和第一预设阈值的大小。若无效数据的个数大于第一预设阈值，则比较器402产生txfastpm_entry信号。关于图4a中的txfastpm_exit信号，请参考图4b的描述。
137.在本公开的一些实施例中，数据总线模块250包括数据缓存器，用于存储向物理层功能模块提供的第一数据报文，数据总线模块250还配置为对数据缓存器中的有效数据的个数进行计数；以及响应于有效数据的个数达到第二预设阈值，触发第一控制信号切换为第二模式，以向物理层接口模块提供第一数据报文。
138.数据缓存器中有效数据的个数大于第二预设阈值表明数据总线模块250存在有效数据需要发送。当数据总线模块250存在有效数据需要发送时，控制第一控制信号切换为第二模式，向给芯粒die0的物理层编码子模块pcs提供第二模式的第一控制信号，控制die0的物理层编码子模块pcs和物理层接口模块phy0进入发送子模块的工作状态。例如，第一控制信号的第二模式为控制信号txlowpower的高电平信号，在下文中将控制信号txlowpower的高电平信号称为“txfastpm_exit信号”。txfastpm_exit信号给pcs,控制pcs和phy从低功耗状态中退出，恢复到正常的工作状态(active)。产生txfastpm_exit信号的方法，可以通过计数数据总线模块250的数据缓存器中的有效数据个数得到。当有效数据个数超过第二预设阈值时，触发txfastpm_exit。
139.图4b示出了本公开至少一个实施例提供的一种数据总线模块产生txfastpm_exit信号的示意性电路图。
140.如图4b所示，数据总线模块250至少包括缓存器410、比较器420、计数器430和多个
选择器。
141.计数器430和多个选择器用于对缓存器中的有效数据进行计数。比较器420用于比较无效数据的个数和第二预设阈值的大小。若有效数据的个数大于第二阈值阈值，则比较器402产生txfastpm_exit信号。
142.write_data表示写入到缓存器410的数据报文。
143.图4a和图4b示出的电路图仅为一种示例，本领域技术人员可以自行设计触发txfastpm_entry信号和txfastpm_exit信号的电路结构，本公开对数据总线模块的电路结构不做限定。
144.在本公开的一些实施例中，如图2所示，物理层功能模块pca0还包括接收状态机子模块260、数据报文接收子模块270和控制报文接收模块280。物理层接口模块phy0还配置为：接收来自另一芯粒die1提供的通信报文，并且将通信报文提供给数据报文接收子模块270和控制报文接收子模块280。数据报文接收子模块270配置为接收通信报文。控制报文接收子模块280配置为接收通信报文，并且响应于通信报文为第二状态进入报文，向接收状态机子模块提供第二状态进入报文。接收状态机子模块260配置为：响应于第二状态进入报文，控制数据报文接收子模块270停止接收第二数据报文，并且控制第一物理层接口模块phy0由工作状态切换为低功耗状态。
145.在该实施例中，芯粒die0作为接收端，die1作为发送端，die0经由物理接口模块phy0接收来自芯粒die1的通信报文。该通信报文可能是数据报文也可能是控制报文。如上文所描述的，控制报文可以是状态进入报文、唤醒报文和状态退出报文中的任一种。
146.例如，芯粒die0的接收子模块rx0接收芯粒die1的发送子模块tx1提供的通信报文。
147.第二状态进入报文是指由另一芯粒die1向芯粒die0提供的控制报文，上述第一状态进入报文是指由芯粒die0向另一芯粒die1提供的控制报文，第二状态进入报文的格式可以与上述第一状态进入报文的格式相同，或者第二状态进入报文与第一状态进入报文相同。
148.第二数据报文是指由另一芯粒die1向芯粒die0提供的数据报文，上述第一数据报文是指由芯粒die0向另一芯粒die1提供的数据报文。第一数据报文和第二数据报文不同，但是第一数据报文和第二数据报文的格式可以是相同的。
149.在本公开的一些实施例中，控制报文接收子模块280可以根据通信报文的报文格式判断该通信报文是数据报文还是控制报文。响应于通信报文为第二数据报文，数据报文接收子模块270向数据总线模块250提供第二数据报文。第二数据报文例如为图2中的数据报文rxdata。响应于通信报文为第二状态进入报文，向接收状态机子模块260提供第二状态进入报文，使得接收状态机子模块260控制数据报文接收子模块270停止接收第二数据报文，并且控制第一物理层接口模块phy0由工作状态切换为低功耗状态。第二状态进入报文例如为图2所示的fpmentry’报文。
150.例如，接收状态机子模块260响应于通信报文为第二状态进入报文，向数据报文接收子模块270提供报文停止接收信号rx_stop。数据报文接收子模块270配置为响应于报文停止接收信号rx_stop，停止接收第二数据报文。
151.在本公开的一些实施例中，物理层接口模块phy0包括接收子模块rx0，接收子模块
rx0与接收状态机子模块260连接。接收状态机子模块260配置为控制接收子模块rx0由工作状态切换为低功耗状态。例如，响应于fpmentry’报文，接收状态机子模块260控制接收子模块rx0由工作状态切换为低功耗状态。
152.该实施例能够在接收和发送两个传输方向上独立控制接收子模块和发送子模块快速进入低功耗状态，能够在任一个方向上没有有效数据传输时，节省芯片功耗。在单方向没有有效数据传输时，控制发送端的发送子模块和接收端的接收子模块进入低功耗状态，以节省功耗，并且保持另一个方向的数据通道仍然处于工作状态(发送端的接收子模块和接收端的发送子模块仍然处于正常工作状态)。
153.图4c示出了本公开至少一个实施例提供的芯粒在接收和发送两个传输方向独立控制的示意图。
154.图4c示出了芯粒die0和芯粒die1的结构以及各个结构的功能与前述图2相同，不再赘述。
155.如图4c所示，die0作为发送端，die1作为接收端。发送传输方向4000和接收传输方向4100相互独立。即，本公开的一些实施例能够对die0的发送子模块tx0和die1的接收子模块rx1单独控制，并且能够对die0的接收子模块rx0和die1的发送子模块tx1单独控制，从而实现die0作为发送端且die1作为接收端的传输方向与die0作为接收端且die1作为发送端的的传输方向的独立控制。
156.在本公开的一些实施例中，接收状态机子模块260还配置为向接收子模块rx提供第四控制信号，以使接收子模块rx由工作状态进入低功耗状态。第四控制信号例如为图2中的控制信号rx_lp。控制信号rx_lp例如包括多种工作模式。例如，控制信号rx_lp为低电平为控制信号rx_lp的第一控制模式，控制信号rx_lp为高电平为控制信号rx_lp的第二控制模式。
157.响应于第四控制信号为第一控制模式，接收子模块rx0处于工作状态，响应于第四控制信号为第二控制模式，接收子模块rx0处于低功耗状态。例如，接收子模块rx0响应于控制信号rx_lp为低电平，进入工作状态；接收子模块rx0响应于控制信号rx_lp为低电平，进入低功耗状态。
158.在本公开的一些实施例中，第四控制信号的第二控制模式使得接收子模块中的至少部分电路结构关闭，使得接收子模块处于低功耗状态，第一控制模式使得至少部分电路结构开启，使得接收子模块处于工作状态。
159.例如，至少部分电路结构包括时钟电路、数据通道、锁相环等。本领域技术人员可以自行设置在低功耗状态下被关闭的电路结构，本公开不做限定。
160.物理层接口模块phy0的接收子模块rx0的电路结构可以与物理层接口模块phy1的接收子模块rx1的电路结构类似，下面结合图3以物理层接口模块phy1的接收子模块rx1为例来说明接收子模块rx0的电路结构。
161.例如，接收子模块rx1包括用于传输数据报文的多条数据接收通道。多条数据接收通道每条包括数据接收缓冲器和串并转换单元。串并转换单元与数据接收缓冲器连接，串并转换单元配置为接收数据接收缓冲器提供的串行数据，将串行数据转换为并行数据。每个数据接收缓冲器与物理链路连接。例如，数据接收通道0至少包括缓存3、串并转换单元0和数据接收缓冲器dr0。其他数据接收通道与数据接收通道0类似，至少包括缓存、串并转换
单元和数据接收缓冲器。
162.如图3所示，每条数据接收通道的数据报文经过串并转换单元后转换为并行数据后经过一个缓存后提供至物理层编码模块pcs。
163.如图3所示，接收子模块rx1还包括多个时钟相位控制单元和多个时钟开关单元。例如，每个数据接收通道与一个时钟相位控制单元和一个时钟开关单元对应。例如，数据接收通道0与时钟相位控制单元340和时钟开关单元350对应。
164.时钟开关单元350与时钟相位控制单元340连接，并且与串并转换单元0和缓存3连接。时钟相位控制单元340配置为控制时钟信号的相位，并且在对时钟信号的相位控制之后，向时钟开关单元350提供时钟信号，时钟开关单元320配置为向串并转换单元提供时钟信号。
165.例如，接收子模块rx0的电路结构与图3中接收子模块rx1的电路结构相同，则第二控制模式使得接收子模块rx0中多条数据接收通道中的至少一条数据接收通道中的数据接收缓冲器和时钟开关单元关闭。
166.在本公开的一些实施例中，例如在接收子模块rx0接收控制信号rx_lp，例如控制信号rx_lp由物理层功能模块(例如，pcs)提供，使得接收子模块rx0响应于控制信号rx_lp快速进入低功耗状态。由于物理层接口模块phy0进入低功耗状态后没有有效数据发送，控制信号rx_lp可以控制数据接收驱动缓冲器的供电开关关闭。例如，数据接收通道0的数据接收缓冲器dr0的供电开关360关闭，从而节省接收子模块rx的功耗。
167.在本公开的一些实施例中，芯粒die0中的接收子模块rx0在低功耗状态下多条数据接收通道中的目标数据接收通道中的数据接收缓冲器为开启状态。目标数据接收通道中的数据接收缓冲器保持开启状态能够及时接收另一芯粒die1提供的唤醒报文。目标数据接收通道可以是一条数据接收通道也可以是多条数据接收通道。例如，为了能够及时唤醒芯粒die0的接收端rx0，芯粒die0的接收端rx0保留一条数据接收通道处于打开状态，保持处于打开状态的数据通道为目标数据接收通道。
168.在本公开的另一些实施例中，接收子模块rx0还可以包括边带信号通路，接收状态机子模块260配置为：通过边带信号通路接收另一芯粒提供的唤醒报文。该实施例可以无需保留至少一个数据通道和时钟通道处于开启状态，但是需要额外增加一个边带信号通路。
169.在本公开的另一些实施例中，控制报文接收子模块280还配置为响应于通信报文为唤醒报文，向接收状态机子模块260发送唤醒报文。唤醒报文例如为图2所示的fpmwake’报文。接收状态机子模块260配置为响应于接收到唤醒报文，将第四控制信号(例如，控制信号rx_lp)切换为第一控制模式，以控制接收子模块rx进入工作状态。控制报文接收子模块280还配置为响应于通信报文为状态退出报文，向接收状态机子模块260提供状态退出报文。状态退出报文例如为图2所示的fpmexit’报文。接收状态机子模块260还配置为响应于状态退出报文，控制数据报文接收子模块280开始接收第二数据报文。
170.例如，接收状态机子模块260响应于状态退出报文，向数据报文接收子模块发送报文接收指示信号，以通知数据报文接收子模块280准备接收第二数据报文。
171.图5示出了本公开至少一个实施例提供的一种物理层编码模块pcs或者适配层的框图。
172.图5所示的物理层编码模块pcs或者适配层adapter例如应用于图2中的芯粒die0
或者芯粒die1中。物理层编码模块pcs或者适配层adapter包括数据报文收发通路以及控制报文收发通路两部分。
173.数据报文收发通路用于正常工作状态下向其他芯粒提供来自自身的数据总线模块的数据报文，以及从物理层接口模块phy接收来自其他芯粒的数据报文并且向自身的数据总线模块提供该数据报文。
174.结合图5和图2，并且以图5示出的物理层编码模块pcs或者适配层为图2中芯粒die0的物理层编码模块为例说明本公开至少一个实施例提供的物理层编码模块。
175.如图5所示，在数据报文收发通路中的发送通路中，pcs接收数据总线模块提供的数据报文txdata，经过数据报文发送子模块220处理(例如，进行校验、编码等处理)后送给一个选择器。在发送数据报文时选择器会选择端口d0输入，数据报文txdata会提供到txdata信号线,经由txdata信号线提供给物理层接口模块phy0的发送子模块tx0。
176.如图2所示，另一个芯粒die1的接收通道从phy0接收到数据报文rxdata(即，die0提供的数据报文txdata)后，经由rxdata信号线分别送给数据报文接收子模块2100和控制报文接收子模块2200。
177.由于接收到的是正常的数据报文，所以控制报文接收子模块2200输出为0。数据报文接收子模块2100会输出处理后的数据报文rxdata给数据总线模块2300。
178.如图5所示，对于芯粒die0的数据报文收发通路的接收通道，从phy1接收到数据报文rxdata(即，die1提供的数据报文txdata)后，经由rxdata信号线分别送给数据报文接收子模块270和控制报文接收子模块280。
179.由于接收到的是正常的数据报文，所以控制报文接收子模块280输出为0。数据报文接收子模块27 0会输出处理后的数据报文rxdata给数据总线模块250。
180.控制报文收发通路是在pcs之间交互控制报文以快速控制进入、退出低功耗状态。
181.如图5所示，在控制报文收发通路中的发送通路中，pcs从数据总线模块接收txfastpm_entry信号，即txlowpower＝1，以控制pcs快速进入低功耗模式。pcs中的发送状态机子模块210会产生tx_stop信号控制数据报文发送子模块220停止正常数据发送。发送状态机子模块210会控制控制报文发送子模块230发送fpmentry控制报文。发送状态机子模块210会输出txfastpm_sel信号给选择器用于控制选择器选择d1通路以提供fpmentry控制报文。fpmentry控制报指示发送子模块tx将进入低功耗状态。fpmentry控制报文最终通过txdata信号线和物理链路发送给另一个芯粒die1。
182.发送状态机子模块210会产生tx_lp信号，控制物理层接口模块phy0的发送子模块tx0快速进入低功耗状态。phy0仅仅保留发送子模块tx0中一个数据发送通道(例如，数据发送通道0)和时钟信号通道用于唤醒,关闭发送子模块tx0中其他数据发送通道并对发送时钟做门控(clock gating)。
183.另一个芯粒die1接收到的通信报文会送入芯粒die1的数据报文接收子模块2100和控制报文接收子模块2200。由于此时接收的是fpmentry控制报文，控制报文接收子模块2200判断接收到的是fpmentry报文，该报文会送给芯粒die1的接收状态机子模块2400，芯粒die1的接收状态机子模块会产生rx_stop信号控制数据报文接收子模块2100停止接收数据报文。芯粒die1的接收状态机子模块2400会产生rx_lp信号控制芯粒die1的物理层接口模块phy1的接收子模块rx1的电路快速进入低功耗状态。芯粒die1的物理层接口模块phy1
仅仅保留一条接收子模块的数据接收通道(例如，数据接收通道0)和时钟信号通道用于唤醒，关闭接收子模块的其他的数据接收通道。
184.若发送通路从数据总线模块接收txfastpm_exit信号，即txlowpower＝0，以控制pcs快速退出低功耗模式。发送状态机子模块210会拉低tx_lp信号，控制phy的tx0模块快速退出低功耗模式。pcs中的发送状态机子模块210会控制控制报文发送子模块230发送fpmwake控制报文和fpmexit控制报文。fpmwake用于唤醒对方接收状态机子模块。fpmexit控制报文用于告诉另一芯粒下一个时钟周期恢复数据接收。
185.发送状态机子模块210会拉低tx_stop信号以控制数据报文发送模块开始正常数据发送。
186.另一个芯粒die1在接收到fpmwake控制报文之前只有一个数据接收通道和时钟信号通道处于打开状态，用于接收fpmwake报文。控制报文接收子模块2200接收到fpmwake控制报文后，会拉低rx_lp信号，控制phy1退出低功耗状态，phy1会打开所有的数据接收通道。
187.接收状态机子模块2400接收到fpmexit控制报文后，拉低rx_stop信号，控制数据报文接收模块2100开始正常接收数据报文。
188.如图5所示，对于芯粒die0的控制报文收发通路的接收通道，芯粒die0在接收到fpmwake控制报文之前只有一个数据接收通道和时钟信号通道处于打开状态，用于接收fpmwake报文。控制报文接收子模块280接收到fpmwake控制报文后，会拉低rx_lp信号，控制phy0退出低功耗状态，phy0会打开所有的数据接收通道。
189.接收状态机子模块260接收到fpmexit控制报文后，拉低rx_stop信号，控制数据报文接收模块270开始正常接收数据报文。
190.图6a示出了本公开至少一个实施例提供的一种发送子模块的状态机的示意图。图6b示出了本公开至少一个实施例提供的一种接收子模块的状态机的示意图。
191.如图6a所示，当信号tx_lp＝1时，物理层接口模块的发送子模块快速进入低功耗状态，将发送子模块的数据通道的io供电关闭。当信号tx_lp＝0时，快速退出低功耗状态，将发送子模块的数据通道的io供电打开。
192.如图6b所示，当信号rx_lp＝1时，物理层接口模块的接收子模块快速进入低功耗状态，将接收子模块的数据通道的io供电关闭。当信号tx_lp＝0时，快速退出低功耗状态，将接收子模块的数据通道的io供电打开。
193.本公开的至少一些实施例提供的芯粒通过收发双方交互控制报文，控制phy进入、退出低功耗模式，不需要额外的芯片管脚。本公开的实施例通过发送状态机子模块和数据总线模块的逻辑实现双方交互控制报文，不需要额外的芯片管脚。额外的芯片管脚不仅增加成本，还给芯片的设计带来不便。本公开的一些实施例通过收发双方协商后确定phy安全进入、退出低功耗模式的时间点，可以安全关闭phy的io供电，从而比门控时钟方案节省更多的功耗。当phy进入快速低功耗时，关闭模拟驱动缓冲器不需要对phy重新做训练。因此可以快速进入退出低功耗模式。
194.需要说明的是，在上述一些实施例中，快速进入低功耗模式时时钟信号通道保持打开状态，但时钟信号在进入快速低功耗模式被关闭，在退出快速低功耗模式被打开。在本公开的另一些实施例中，可以使用时钟信号的跳变来控制接收端的接收子模块的唤醒。
195.本公开的另一实施例提供了一种芯粒的控制方法。该芯粒包括物理层功能模块和
第一物理层接口模块，第一物理层接口模块用于与另一芯粒的第二物理层接口模块通过物理链路电连接。该方法包括：响应于第一控制信号的第一模式，控制物理层功能模块由向第一物理层接口模块提供第一数据报文切换为向第一物理层接口模块提供第一状态进入报文，使得第一物理层接口模块由通过物理链路向另一芯粒提供第一数据报文切换为通过物理链路向另一芯粒提供第一状态进入报文，以及在第一物理层接口模块向另一芯粒提供第一状态进入报文之后，控制第一物理层接口模块由工作状态进入低功耗状态，第一状态进入报文用于通知另一芯粒进入低功耗状态，第一物理层接口模块在低功耗状态的功耗小于在工作状态的功耗。
196.该控制方法通过发送状态机子模块控制物理链路传输状态进入报文，使得物理链路不仅能够传输数据报文还能够传输状态进入报文，从而不需要增加额外的管脚，便能够使得芯粒快速进入退出低功耗模式。
197.例如，物理层功能模块可以是物理层编码子模块，也可以是适配层。适配层用于在多个协议之间进行选择和仲裁。物理层编码子模块用于控制物理层接口模块收发数据。物理层接口模块负责与电气特性相关的信号传输技术。物理链路可以是有线链路，也可以是无线链路(例如，光纤等)，本公开的实施例对物理链路的形式不做具体限定。
198.例如，如图2所示，芯粒die0的物理层功能模块pca0包括发送状态机子模块210、数据报文发送子模块220和控制报文发送子模块230。
199.物理接口模块phy0通过物理链路向另一芯粒die1提供从物理层功能模块pca0接收到的报文。例如，物理层功能模块pca0向物理接口模块phy0提供数据报文txdata，则物理接口模块phy0通过物理链路向另一芯粒die1提供该数据报文txdata；若物理层功能模块pca0向物理接口模块phy0提供第一状态进入报文，则物理接口模块phy0通过物理链路向另一芯粒die1提供该第一状态进入报文。
200.物理层功能模块pca0由向物理层接口模块phy0提供数据报文txdata切换为向物理层接口模块phy0提供第一状态进入报文，使得物理层接口模块phy0由通过物理链路向另一芯粒die1提供数据报文txdata切换为通过物理链路向所述另一芯粒die1提供第一状态进入报文。
201.在物理层接口模块phy0向另一芯粒die1提供第一状态进入报文之后，控制物理层接口模块phy0由工作状态进入低功耗状态。物理层接口模块phy0在低功耗状态的功耗小于在工作状态的功耗。
202.在本公开的实施例中，芯粒通过发送状态机子模块响应于控制信号，控制物理层功能模块既利用物理链路传输数据报文也利用物理链路传输第一状态进入报文，从而该芯粒不需要增加额外的管脚，便能够使得芯粒快速进入退出低功耗模式。
203.如图2所示，在本公开的一些实施例中，物理层功能模块pca0还可以包括选择器，选择器包括第一输入端(例如，输入端d0)、第二输入端(例如，输入端d1)、第三输入端(例如，输入端s)和输出端(例如，输入端p)。
204.数据报文发送子模块220与输入端d0连接，控制报文发送子模块230与输入端d1连接，输出端p与物理层接口模块phy0连接，
205.发送状态机子模块210还配置为向输入端s提供第二控制信号，第二控制信号例如为图2所示的控制信号txfastpm_sel。
206.选择器240配置为根据控制信号txfastpm_sel选择输出端p向物理层接口模块phy0提供数据报文发送子模块220提供的报文或者控制报文发送子模块230提供的控制报文。
207.控制报文发送子模块230提供的控制报文不仅可以包括上文描述的第一状态进入报文，还可以包括状态退出报文、唤醒报文等。关于退出报文或者唤醒报文请参考下文的描述。
208.在本公开的一些实施例中，控制报文发送子模块230还配置为向发送子模块tx0提供唤醒报文和状态退出报文。
209.关于唤醒报文和状态退出报文请参考上文的描述，不再赘述。
210.该控制方法例如应用于前述任一实施例提供的芯粒。该控制方法与前述芯粒的各个部分相对应，请参考前述芯粒的描述。
211.图7a示出了本公开至少一个实施例提供的一种发送端和接收端快速进入低功耗状态的方法流程图；图7b示出了本公开至少一个实施例提供的一种发送端快速进入低功耗状态的时序图；图7c示出了本公开至少一个实施例提供的一种接收端快速进入低功耗状态的时序图。
212.在下文中将低功耗状态称为“fastpm状态”。fastpm状态由发送端(例如，图7a中的芯粒die0)的pcs发起。接收端例如为图7a中的芯粒die1。
213.如图7a所示，进入fastpm状态的方法包括步骤s701～s705。
214.步骤s701：发送端的数据总线模块拉高txlowerpower信号，控制发送端的pcs进入txfastpm状态，发送端的pcs停止从数据总线模块接收数据。txfastpm状态表示发送子模块进入低功耗状态。在初始时，发送端的发送子模块tx处于正常工作状态。图7a中的“tx”表示发送子模块，“rx”表示接收子模块。
215.die0的数据总线模块发送了拉高后的txlowpower信号后，就不会有数据发送了。因此，此时数据总线模块的发送方向为空闲状态。
216.步骤s702：发送端的pcs发送fpmentry控制报文。
217.步骤s703：发送端的pcs发送完fpmentry控制报文后,发送端的pcs拉高tx_lp信号，控制发送端的phy进入txfastpm状态，即发送端的发送子模块空闲，并且phy进行时钟门控。
218.步骤s704：接收端的pcs接收到fpmentry控制报文后，控制接收端的pcs进入rxfastpm状态，接收端的pcs停止从接收端的phy接收数据给接收端的数据总线模块。rxfastpm状态表示接收子模块进入低功耗状态。
219.步骤s705：接收端的pcs拉高rx_lp控制信号，控制接收端的phy进入rxfastpm状态，即接收端的接收子模块rx空闲。
220.die1的数据总线模块在接收到rxvalid＝0后，没有有效数据接收，所以die1的数据总线模块的接收方向也是处于空闲状态。
221.如图7b所示，首先，例如在时钟信号clock的第i(i为大于等于1的整数)个时钟周期的上升沿，由发送端的数据总线模块拉高txlowpower信号,控制发送端的pcs的发送状态机由正常工作状态进入低功耗状态，停止发送数据报文。之后，例如第i+1个时钟周期，由发送端的pcs通过txdata信号线发送fpmentry报文。在第i+2时钟周期，发送端的pcs拉高tx_
lp。在第i+3个时钟周期，发送端的phy由正常工作状态进入低功耗状态。
222.如图7c所示，例如首先在j个时钟周期，接收端的pcs中的通过rxdata信号线接收到fpmentry报文。响应于检测到fpmentry报文，，进入rxfastpm状态，停止接收数据报文。之后，接收端的pcs拉高rx_lp信号。最后，接收端的phy进入rxfastpm状态。j为大于i+1的整数。
223.图8a示出了本公开至少一个实施例提供的一种发送端和接收端退出快速低功耗状态的方法流程图；图8b示出了本公开至少一个实施例提供的一种发送端快速退出低功耗状态的时序图；图8c示出了本公开至少一个实施例提供的一种接收端快速退出低功耗状态的时序图。
224.如图8a所示，退出fastpm状态的方法包括步骤s801～s807。
225.步骤s801：发送端的数据总线模块拉低txlowerpower信号，控制发送端的pcs退出txfastpm状态。
226.步骤s802：发送端的pcs拉低tx_lp控制信号，控制发送端的phy退出txfastpm状态。
227.步骤s803：发送端的pcs发送fpmwake控制报文。
228.步骤s804：接收端的pcs接收到fpmwake控制报文后，控制接收端的pcs退出rxfastpm状态。
229.步骤s805：接收端的pcs拉低rx_lp控制信号，控制接收端的phy退出rxfastpm状态。
230.步骤s806：发送端的pcs发送fpmexit控制报文，并且开始发送数据报文。
231.步骤s807：接收端的pcs接收到fpmexit控制报文后，开始接收数据报文。
232.如图8b所示，首先，例如在时钟信号clock的第m(m为大于等于1的整数)个时钟周期的上升沿，由发送端的数据总线模块拉低txlowpower信号,控制发送端的pcs中的接收状态机退出低功耗状态，进入唤醒状态。之后，例如第m+1个时钟周期，发送端的pcs拉低tx_lp控制信号，控制发送端的phy退出低功耗状态进入正常工作状态。例如，在第i+2时钟周期，发送端phy响应于tx_lp的低电平信号，退出低功耗状态。在发送端的phy退出低功耗状态，进入工作状态之后，开始发送有效数据报文。
233.如图8c所示，例如首先在n个时钟周期，接收端的pcs通过rxdata信号线接收到fpmwake报文，退出低功耗工作状态，进入唤醒状态。之后，接收端的pcs拉低rx_lp信号，以控制接收端的phy退出低功耗状态。在接收端的pcs拉低rx_lp信号之后，接收端的phy退出低功耗状态。最后，接收端的pcs发送fpmexit控制报文，进入工作状态，开始正常接收数据。n为大于m+1的整数。
234.图9a示出了本公开至少一个实施例提供的一种发送状态机的状态跳转的流程图。例如，发送状态机子模块按照图9a所示的发送状态机执行控制操作。
235.如图9a所示，发送状态机的状态跳转包括步骤s901～s907。
236.步骤s901：发送状态机处于txfpm_idle状态。txfpm_idle状态指示发送端处于初始状态，即，没有接收到总线模块的进入低功耗的控制信号txlowpower，此时处于发送数据报文状态。
237.步骤s902：当发送端的数据总线发送模块送给pcs的控制信号txlowpower为高电
平(即，txlowpower＝＝1)时，pcs发送fpmentry控制报文。通知接收端的pcs进入fastpm状态。
238.步骤s903：发送完fpmentry控制报文后进入txfpm_entry_wait状态。txfpm_entry_wait状态表示进入fastpm状态之前的等待状态。此时等待预设时间，如果在这段预设时间内txlowpower切换为低电平(即，txlowpower＝＝0),则跳转到txfpm_exit_wake状态。或者，在等待的预设时间内，如果出现接收端的循环冗馀校验(cyclic redundancy check,crc)错误，则也退出到txfpm_exit_wake状态,通知接收端的接收状态机子模块停止进入rxfastpm状态的流程。在txfpm_exit_wake状态phy的发送子模块的内部电路被开启。
239.步骤s904：在txfpm_entry_wait状态下等待了预设时间后，跳转到txfpm_entry_done状态，即进入txfastpm状态。发送端的phy的接收子模块被关断。预设时间可以是本领域技术人员自己设置的。
240.步骤s905：当txlowpower切换为低电平时，表明数据总线控制模块控制pcs退出txfastpm状态。发送状态机跳转到txfpm_exit_wake状态。在txfpm_exit_wake状态将phy的tx打开，并发送fpmwake控制报文。
241.步骤s906：fpmwake控制报文发送完成后进入txfpm_exit_sent状态。在txfpm_exit_sent状态，发送端开始发送fpmexit控制报文。
242.步骤s907：发送完fpmexit控制报文，进入txfpm_exit_done状态，以完全退出txfastpm状态。
243.最终发送状态机恢复到txfpm_idle状态。
244.图9b示出了本公开至少一个实施例提供的一种接收状态机的状态跳转的流程图。例如，接收状态机子模块按照图9b所示的接收状态机执行控制操作。
245.如图9b所示，接收状态机的状态跳转包括步骤s910～s950。
246.步骤s910：初始时接收状态机处于rxfpm_idle状态(即，初始状态)。
247.步骤s920：接收到fpmentry控制报文后，接收状态机进入rxfpm_entry_wait状态。如果在rxfpm_entry_wait状态收到了fpmwake控制报文，则进入到步骤s940。若在rxfpm_entry_wait状态下等待了预设时间后，跳转到步骤s930。预设时间可以是本领域技术人员自己设置的。
248.步骤s930：接收状态机进入rxfpm_entry_done状态。在rxfpm_entry_done状态，接收端的phy的接收子模块被关断。
249.步骤s940：接收状态机进入rxfpm_entry_wake状态(即，唤醒状态)，退出rxfastpm状态，并将接收端phy的接收子模块的内部电路打开。
250.步骤s950：在rxfpm_entry_wake状态，收到fpmexit控制报文后，则进入rxfpm_exit_done状态，完全退出rxfastpm状态。
251.最终接收状态机恢复到rxfpm_idle状态。
252.该控制方法通过发送状态机子模块控制物理链路传输状态进入报文，使得物理链路不仅能够传输数据报文还能够传输状态进入报文，从而不需要增加额外的管脚，便能够使得芯粒快速进入退出低功耗模式。
253.有以下几点需要说明：
254.(1)本公开实施例附图只涉及到本公开实施例涉及到的结构，其他结构可参考通
常设计。
255.(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
256.以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

技术特征：
1.一种芯粒，包括物理层功能模块和第一物理层接口模块，其中，所述第一物理层接口模块用于与另一芯粒的第二物理层接口模块通过物理链路电连接，所述物理层功能模块包括发送状态机子模块、数据报文发送子模块和控制报文发送子模块，其中，所述数据报文发送子模块配置为向所述第一物理层接口模块提供第一数据报文，所述控制报文发送子模块配置为向所述第一物理层接口模块提供第一状态进入报文，所述发送状态机子模块配置为：接收第一控制信号；响应于所述第一控制信号由第二模式切换为第一模式，控制所述物理层功能模块由向所述第一物理层接口模块提供所述第一数据报文切换为向所述第一物理层接口模块提供第一状态进入报文，使得所述第一物理层接口模块由通过所述物理链路向所述另一芯粒提供所述第一数据报文切换为通过所述物理链路向所述另一芯粒提供所述第一状态进入报文；以及在所述第一物理层接口模块向所述另一芯粒提供所述第一状态进入报文之后，控制所述第一物理层接口模块由工作状态进入低功耗状态，其中，所述第一状态进入报文用于通知所述另一芯粒进入所述低功耗状态，所述第一物理层接口模块在所述低功耗状态的功耗小于在所述工作状态的功耗。2.根据权利要求1所述的芯粒，其中，所述第一物理层接口模块包括发送子模块，所述发送子模块与所述发送状态机子模块电连接，所述发送状态机子模块配置为响应于所述第一控制信号的第一模式，控制所述发送子模块由所述工作状态进入所述低功耗状态。3.根据权利要求2所述的芯粒，其中，所述控制报文发送子模块还配置为向所述发送子模块提供唤醒报文和退出报文，所述发送状态机子模块还配置为：响应于所述第一控制信号由所述第一模式切换为所述第二模式，控制所述发送子模块退出所述低功耗状态并且进入所述工作状态；控制所述控制报文发送子模块向所述发送子模块提供所述唤醒报文，使得所述发送子模块向所述另一芯粒提供所述唤醒报文，以通知所述第二物理层接口模块进入工作状态；控制所述控制报文发送子模块向所述发送子模块提供状态退出报文，使得所述发送子模块向另一芯粒提供所述状态退出报文，以通知所述另一芯粒下一个时钟周期恢复所述第一数据报文的接收。4.根据权利要求3所述的芯粒，其中，所述发送状态机子模块还配置为：向所述发送子模块提供第三控制信号，以使所述发送子模块由所述工作状态进入所述低功耗状态，其中，响应于所述第三控制信号为第一控制模式，所述发送子模块处于所述工作状态，响应于所述第三控制信号为第二控制模式，所述发送子模块处于所述低功耗状态。5.根据权利要求4所述的芯粒，其中，所述第二控制模式使得所述发送子模块中的至少部分电路结构关闭，使得所述发送子模块处于所述低功耗状态，所述第一控制模式使得所述至少部分电路结构开启，使得所述发送子模块处于所述工作状态。6.根据权利要求5所述的芯粒，其中，所述发送子模块包括用于传输所述数据报文的多条数据发送通道、锁相环、时钟相位控制单元和时钟开关单元，所述多条数据发送通道每条
包括数据驱动缓冲器和并串转换单元，所述并串转换单元与所述数据驱动缓冲器连接，所述并串转换单元配置为将并行数据转换为串行数据，以向所述数据驱动缓冲器提供所述串行数据，每个数据驱动缓冲器与所述物理链路连接，所述锁相环与所述时钟相位控制单元连接，所述时钟开关单元与所述时钟相位控制单元连接，并且与所述并串转换单元连接，所述锁相环配置为产生时钟信号，所述时钟相位控制单元配置为控制所述时钟信号的相位，并且在对所述时钟信号的相位控制之后，向所述时钟开关单元提供所述时钟信号，所述时钟开关单元配置为向所述并串转换单元提供所述时钟信号，所述至少部分电路结构包括：所述多条数据发送通道中的至少一条数据发送通道中的数据驱动缓冲器和所述时钟开关单元。7.根据权利要求6所述的方法，其中，所述发送子模块在所述低功耗状态下所述多条数据发送通道中的目标发送通道中的数据驱动缓冲器为开启状态，所述发送状态机子模块配置为通过所述目标发送通道中的数据驱动缓冲器向所述另一芯粒提供所述唤醒报文；或者所述发送子模块还包括边带信号通路，所述发送状态机子模块配置为通过所述边带信号通路向所述另一芯粒提供所述唤醒报文。8.根据权利要求1所述的芯粒，其中，所述物理层功能模块还包括选择器，所述选择器包括第一输入端、第二输入端、第三输入端和输出端，所述数据报文发送子模块与所述第一输入端连接，所述控制报文发送子模块与所述第二输入端连接，所述输出端与所述物理层接口模块连接，所述发送状态机子模块还配置为向所述第三输入端提供第二控制信号，所述选择器配置为：根据所述第二控制信号选择所述输出端向所述第一物理层接口模块提供所述数据报文发送子模块提供的数据报文或者所述控制报文发送子模块提供的控制报文。9.根据权利要求1所述的芯粒，其中，所述发送状态机子模块还配置为：响应于所述第一控制信号的第一模式，向所述数据报文发送子模块提供报文停止接收信号；所述数据报文发送子模块配置为：响应于所述报文停止接收信号，停止接收所述第一数据报文。10.根据权利要求1所述的芯粒，还包括：数据总线模块，配置为向所述物理层功能模块提供所述第一数据报文和所述第一控制信号。11.根据权利要求10所述的芯粒，其中，所述数据总线模块还配置为：对无效数据的个数进行计数；以及响应于所述无效数据的个数大于第一预设阈值，触发所述第一控制信号切换为所述第一模式。12.根据权利要求11所述的芯粒，其中，所述数据总线模块包括数据缓存器，用于存储向所述物理层功能模块提供的所述第一数据报文，所述数据总线模块还配置为：对数据缓存器中的有效数据的个数进行计数；以及
响应于所述有效数据的个数达到第二预设阈值，触发所述第一控制信号切换为所述第二模式，以向所述物理层接口模块提供所述第一数据报文。13.根据权利要求1所述的芯粒，其中，所述物理层功能模块还包括接收状态机子模块、数据报文接收子模块和控制报文接收子模块，所述第一物理层接口模块还配置为：接收来自所述另一芯粒提供的通信报文，并且将所述通信报文提供给所述数据报文接收子模块和所述控制报文接收子模块，所述数据报文接收子模块配置为：接收所述通信报文，所述控制报文接收子模块配置为：接收所述通信报文，并且响应于所述通信报文为第二状态进入报文，向所述接收状态机子模块提供所述第二状态进入报文，所述接收状态机模块配置为：响应于所述第二状态进入报文，控制所述数据报文接收子模块停止接收第二数据报文，并且控制所述第一物理层接口模块由工作状态切换为低功耗状态。14.根据权利要求13所述的芯粒，其中，响应于所述通信报文为所述第二数据报文，所述数据报文接收子模块向所述数据总线模块提供所述第二数据报文。15.根据权利要求13所述的芯粒，其中，所述第一物理层接口模块包括接收子模块，所述接收子模块与所述接收状态机子模块连接，所述接收状态机子模块配置为：控制所述接收子模块由所述工作状态切换为所述低功耗状态。16.根据权利要求15所述的芯粒，其中，所述接收状态机子模块还配置为：向所述接收子模块提供第四控制信号，以使所述接收子模块由所述工作状态进入所述低功耗状态，其中，响应于所述第四控制信号为第一控制模式，所述接收子模块处于所述工作状态，响应于所述第四控制信号为第二控制模式，所述接收子模块处于所述低功耗状态。17.根据权利要求16所述的芯粒，其中，所述第二控制模式使得所述接收子模块中的至少部分电路结构关闭，使得所述接收子模块处于所述低功耗状态，所述第一控制模式使得所述至少部分电路结构开启，使得所述接收子模块处于所述工作状态。18.根据权利要求17所述的芯粒，其中，所述接收子模块包括用于传输所述数据报文的多条数据接收通道、时钟相位控制单元和时钟开关单元，所述多条数据接收通道每条包括数据接收缓冲器和串并转换单元，每个数据接收缓冲器与所述物理链路连接，所述串并转换单元与所述数据接收缓冲器连接，所述串并转换单元配置为接收所述数据接收缓冲器提供的串行数据，并且将串行数据转换为并行数据，所述时钟开关单元与所述时钟相位控制单元连接，并且与所述串并转换单元连接，所述时钟相位控制单元配置为接收时钟信号，控制所述时钟信号的相位，并且在对所述时钟信号的相位控制之后，向所述时钟开关单元提供所述时钟信号，所述时钟开关单元配置为向所述串并转换单元提供所述时钟信号，所述至少部分电路结构包括：所述多条数据接收通道中的至少一条数据接收通道中的数据接收缓冲器和所述时钟开关单元。19.根据权利要求16所述的芯粒，其中，所述控制报文接收子模块还配置为：响应于所述通信报文为所述唤醒报文，向所述接收状态机子模块发送所述唤醒报文，所述接收状态机子模块配置为：响应于接收到所述唤醒报文，将所述第四控制信号切
换为所述第一控制模式，以控制所述接收子模块进入所述工作状态；所述控制报文接收子模块还配置为：响应于所述通信报文为所述状态退出报文，向所述接收状态机子模块提供所述退出报文，所述接收状态机子模块还配置为：响应于所述状态退出报文，控制所述数据报文接收子模块开始接收所述第二数据报文。20.一种芯粒的控制方法，其中，芯粒包括物理层功能模块和第一物理层接口模块，所述第一物理层接口模块用于与另一芯粒的第二物理层接口模块通过物理链路电连接，所述方法包括：响应于所述第一控制信号的第一模式，控制所述物理层功能模块由向所述第一物理层接口模块提供所述第一数据报文切换为向所述第一物理层接口模块提供第一状态进入报文，使得所述第一物理层接口模块由通过所述物理链路向所述另一芯粒提供所述第一数据报文切换为通过所述物理链路向所述另一芯粒提供所述第一状态进入报文，以及在所述第一物理层接口模块向所述另一芯粒提供所述第一状态进入报文之后，控制所述第一物理层接口模块由工作状态进入低功耗状态，其中，所述第一状态进入报文用于通知所述另一芯粒进入所述低功耗状态，所述第一物理层接口模块在所述低功耗状态的功耗小于在所述工作状态的功耗。

技术总结
本公开涉及一种芯粒及芯粒的控制方法。该芯粒包括物理层功能模块和第一物理层接口模块，物理层功能模块包括发送状态机子模块、数据报文发送子模块和控制报文发送子模块。数据报文发送子模块配置为提供第一数据报文，控制报文发送子模块配置为提供第一状态进入报文，发送状态机子模块配置为控制物理层功能模块由向第一物理层接口模块提供第一数据报文切换为向第一物理层接口模块提供第一状态进入报文，使第一物理层接口模块由通过物理链路向另一芯粒提供第一数据报文切换为通过物理链路向另一芯粒提供第一状态进入报文，以及控制第一物理层接口模块由工作状态进入低功耗状态。该芯片不需要使用额外的管脚来控制第一物理层接口模块进入低功耗状态。理层接口模块进入低功耗状态。理层接口模块进入低功耗状态。


技术研发人员：陈佰儒 刘勋
受保护的技术使用者：海光信息技术股份有限公司
技术研发日：2023.04.13
技术公布日：2023/7/13