一种脉冲注入式晶体振荡电路及方法

1.本发明涉及集成电路设计技术领域，尤其涉及的是一种脉冲注入式晶体振荡电路及方法。


背景技术：

2.为了降低晶体振荡电路的功耗，通过脉冲注入架构，仅在波峰和波谷给晶振注入能量，从而实现高信噪比和低功耗。根据相位噪声理论，只有在正弦波的波峰和波谷注入能量时，带来的相位噪声才是最小的。
3.但是目前注入时间的确定是通过给输出方波加上一个固定的延迟时间，使得其上升沿和下降沿分别和正弦波的波谷和波峰对齐，然后利用边沿脉冲发生电路在方波的上升沿和下降沿时刻产生脉冲信号，从而控制能量的注入时间。而基于脉冲注入架构的振荡电路为了尽可能地降低功耗，电路通常工作在亚阈值区。由于晶体管在亚阈值受温度以及工艺影响比较大，造成正弦波切分产生方波的延迟随温度以及工艺影响比较大。并且正弦波切分产生方波的延迟也会随电源电压影响，因此，给方波加上固定延迟时间方法的注入时间精确度受pvt(process,voltage,temperature；工艺，电压，温度)影响大，不仅仅会影响相位噪声和能量注入效率，甚至会影响电路能否正常工作。
4.因此，现有技术还有待于改进和发展。


技术实现要素：

5.鉴于上述现有技术的不足，本发明的目的在于提供一种脉冲注入式晶体振荡电路及方法，以解决现有技术中注入时间精确度受pvt影响大的问题。
6.本发明的技术方案如下：
7.一种脉冲注入式晶体振荡电路，包括：晶振、切分电路、延时锁相电路、脉冲发生电路以及驱动电路；
8.所述切分电路与所述晶振的输入端连接，用于将所述晶振的输入信号切分成同频的第一方波信号；
9.所述延时锁相电路分别与所述切分电路、所述晶振的输出端、所述脉冲发生电路连接，用于根据所述脉冲发生电路产生的下拉脉冲信号将所述第一方波信号的上升沿与所述晶振的输出信号波谷对齐并输出第二方波信号；
10.所述脉冲发生电路与所述延时锁相电路连接，用于在所述第二方波信号的上升沿产生下拉脉冲信号，在所述第二方波信号的下降沿产生上拉脉冲信号；
11.所述驱动电路与所述脉冲发生电路连接，用于在接收所述上拉脉冲信号时进行上拉，以及在接收所述下拉脉冲信号时进行下拉。
12.本发明的进一步设置，所述延时锁相电路包括：动态比较器、电容充放电电路以及延时电路；
13.所述动态比较器分别与所述晶振的输出端以及所述脉冲发生电路连接，用于在所
述下拉脉冲信号到来时，比较所述下拉脉冲信号与所述输出信号波谷的相位，并根据比较结果输出第一信号；
14.所述电容充放电电路与所述延时电路连接，用于根据所述第一信号控制电容的电压值；
15.所述延时电路与所述切分电路、所述脉冲发生电路以及所述电容充放电电路连接，用于根据所述电压值对第一方波信号进行延迟以输出第二方波信号。
16.本发明的进一步设置，所述电容充放电电路包括：第一晶体管、第二晶体管、第一电流源、第二电流源以及第一电容；
17.所述第一晶体管的栅极分别与所述动态比较器以及所述第二晶体管的栅极连接，所述第一晶体管的源极与所述第一电流源的一端连接，所述第一电流源的另一端与电源电压连接；所述第一晶体管的漏极分别与所述第二晶体管的漏极以及所述第一电容的一端连接，所述第一电容的另一端接地；
18.所述第二晶体管的源极与所述第二电流源的一端连接，所述第二电流源的另一端接地。
19.本发明的进一步设置，所述第一晶体管为p型场效应管；所述第二晶体管为n型场效应管。
20.本发明的进一步设置，所述延时电路包括若干个延时单元，若干个延时单元串联连接，所述延时单元用于对所述第一方波信号进行延迟以得到所述第二方波信号。
21.本发明的进一步设置，所述延时单元包括若干个反相器以及晶体管，若干个所述反相器串联连接，所述反相器的接地端通过晶体管接地。
22.本发明的进一步设置，所述驱动电路包括第一开关以及第二开关；
23.所述第一开关的控制端接收上拉脉冲信号，所述第一开关的第一端与电源电压连接，所述第一开关的第二端分别与所述晶振的输出端以及所述第二开关的第一端连接；
24.所述第二开关的控制端接收下拉脉冲信号，所述第二开关的第二端接地。
25.一种脉冲注入式晶体振荡方法，所述方法包括：
26.通过切分电路将晶振的输入信号切分成同频的第一方波信号；
27.通过延时锁相电路在检测到脉冲发生电路产生的下拉脉冲信号到来时，将所述第一方波信号的上升沿与晶振的输出信号的波谷对齐并输出第二方波信号；
28.通过脉冲发生电路在所述第二方波信号的上升沿产生下一个下拉脉冲信号，在所述第二方波信号的下降沿产生下一个上拉脉冲信号；
29.通过驱动电路根据所述上拉脉冲信号对所述输出信号进行上拉，以及根据所述下拉脉冲信号对所述输出信号进行下拉。
30.本发明的进一步设置，所述通过延时锁相电路在所述下拉脉冲信号到来时，将所述第一方波信号的上升沿与所述输出信号的波谷对齐并输出第二方波信号的步骤包括：
31.通过动态比较器在检测到所述下拉脉冲信号到来时，比较所述下拉脉冲信号与所述输出信号波谷的相位，并根据比较结果输出第一信号；
32.通过电容充放电电路根据所述第一信号控制电容的电压值；
33.通过延时电路根据电压值控制所述第一方波信号的延迟时间。
34.本发明的进一步设置，在所述下拉脉冲信号到来时，所述通过动态比较器在检测
到所述下拉脉冲信号到来时，比较所述下拉脉冲信号与所述输出信号波谷的相位，并根据比较结果输出第一信号的步骤包括：
35.当所述输出信号大于零电位时，所述第一信号为低电平；当所述输出信号小于零电位时，所述第一信号为高电平。
36.本发明所提供的一种脉冲注入式晶体振荡电路，包括：晶振、切分电路、延时锁相电路、脉冲发生电路以及驱动电路；所述切分电路与所述晶振的输入端连接，用于将所述晶振的输入信号切分成同频的第一方波信号；所述延时锁相电路分别与所述切分电路、所述晶振的输出端、所述脉冲发生电路连接，用于根据所述脉冲发生电路产生的下拉脉冲信号将所述第一方波信号的上升沿与所述晶振的输出信号波谷对齐并输出第二方波信号；所述脉冲发生电路与所述延时锁相电路连接，用于在所述第二方波信号的上升沿产生下拉脉冲信号，在所述第二方波信号的下降沿产生上拉脉冲信号；所述驱动电路与所述脉冲发生电路连接，用于在接收所述上拉脉冲信号时进行上拉，以及在接收所述下拉脉冲信号时进行下拉。本发明通过延时锁相电路根据所述脉冲发生电路输出的下拉脉冲信号将所述第一方波信号的上升沿与所述晶振的输出信号波谷对齐并输出第二方波信号，以利用负反馈实现所述第二方波信号与所述输出信号波谷之间相位锁定，从而抵御pvt对电路的影响，提高鲁棒性，以对所述输出信号精准注入能量，进而降低相位噪声以及提高能量注入效率。
附图说明
37.为了更清楚的说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
38.图1是本发明中脉冲注入式晶体振荡电路的原理图；
39.图2是本发明中脉冲注入式晶体振荡电路的时序图；
40.图3是本发明中脉冲注入式晶体振荡电路中上拉脉冲信号与输出信号波谷的相位关系图；
41.图4是本发明中脉冲注入式晶体振荡电路中延迟锁相电路的电路图；
42.图5是本发明中脉冲注入式晶体振荡电路中驱动电路的电路图；
43.图6是本发明中脉冲注入式晶体振荡方法的流程图。
具体实施方式
44.本发明提供一种脉冲注入式晶体振荡电路及方法，为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
45.在实施方式和申请专利范围中，除非文中对于冠词有特别限定，否则“一”、“一个”、“所述”和“该”也可包括复数形式。若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
46.应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一模块和全部组合。
47.本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
48.另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
49.请同时参阅图1至图5，本发明提供了一种脉冲注入式晶体振荡电路的较佳实施例。
50.请参阅图1至图3，本发明提供的一种脉冲注入式晶体振荡电路，包括：晶振100、切分电路200、延时锁相电路300、脉冲发生电路400以及驱动电路500；所述切分电路200与所述晶振100的输入端x
in
连接，用于将所述晶振100的输入信号切分成同频的第一方波信号vs；所述延时锁相电路300分别与所述切分电路200、所述晶振100的输出端x
out
、所述脉冲发生电路400的连接，用于根据所述脉冲发生电路产生的下拉脉冲信号dp将所述第一方波信号vs的上升沿与所述晶振100的输出信号波谷对齐并输出第二方波信号vd；所述脉冲发生电路400与所述延时锁相电路300连接，用于在所述第二方波信号vd的上升沿产生下拉脉冲信号dp，在所述第二方波信号vd的下降沿产生上拉脉冲信号up；所述驱动电路500与所述脉冲发生电路400连接，用于在接收所述上拉脉冲信号up时进行上拉，以及在接收所述下拉脉冲信号dp时进行下拉。
51.具体地，如图1所示，所述晶振100的输入端x
in
与第一谐振电容cl1的一端连接，所述第一谐振电容cl1的另一端接地，所述晶振100的输出端x
out
与第二谐振电容cl2的一端连接，所述第二谐振电容cl2的另一端接地。所述晶振100、所述第一谐振电容cl1以及所述第二谐振电容cl2构成电容三点式结构，以使所述晶振100持续产生震荡。所述第一谐振电容cl1以及所述第二谐振电容cl2用于维持所述晶振100持续振荡。所述晶振100晶振100引脚的内部通常是一个反相器，因此，所述晶振100的输入端x
in
与输出端震荡产生的正弦波反相，也就是说所述晶振100的输入信号与所述晶振100的输出信号的波形相位相差180
°
。
52.所述切分电路200与所述晶振100的输入端x
in
连接，用于将所述输入信号(正弦波信号)切分成同频且占空比为50％的第一方波。所述延时锁相电路300分别与所述切分电路200、所述脉冲发生电路400以及所述晶振100的输出端x
out
连接，所述延时锁相电路300以所述下拉脉冲信号dp为使能信号clk。
53.在没有下拉脉冲信号dp进行使能触发时，所述延时锁相电路300按照上一次固定的延时时间使所述第一方波信号vs进行延迟以输出上升沿与所述晶振100输出信号波谷重
合的第二方波信号vd。(例如：如图2所示，初始情况下，即刚接通电源时，由于所述输入信号与所述输出信号反相，并且所述输入信号与所述第一方波信号vs同频，那么将所述第一方波信号vs延迟所述输入信号的1/4周期即可与所述输出信号的波谷重合。)再通过所述脉冲发生电路400在所述第二方波信号vd的上升沿产生下拉脉冲信号dp，在所述第二方波信号vd的下降沿产生上拉脉冲信号up，由所述驱动电路500在接收所述上拉脉冲信号up时对所述输出信号进行上拉，在接收所述下拉脉冲信号dp时对所述输出信号进行下拉，以实现在所述输出信号的波谷与波峰注入能量，进而减少相位噪声。
54.在有下拉脉冲信号dp进行使能触发时，所述延迟锁相模块捕捉所述输出信号波谷的相位，并根据所述下拉脉冲信号dp与所述输出信号的相位关系控制延迟时间。如图3(a)所示，若下拉脉冲信号dp超前所述输出信号波谷，也就是所述第二方波信号vd的上升沿超前所述输出信号波谷(所述脉冲产生模块会在所述第二方波信号vd的上升沿产生下拉脉冲信号dp)时，增加所述第一方波信号vs的延迟时间，输出得到下一个所述第二方波信号vd。如图3(b)所示，若下拉脉冲信号dp滞后所述输出信号波谷时，也就是所述第二方波信号vd的上升沿滞后所述输出信号波谷时，减少延时时间，输出得到下一个所述第二方波信号vd，以此对所述第二方波上升沿和所述输出信号波谷进行动态锁定，从而有效抵御pvt对注入时间的影响，进而提高能量注入效率，降低因注入带来的相位噪声，减小所述输出信号因能量注入带来的畸变，以及减小所述第一方波信号vs频率以及占空比抖动。
55.在一种实施例中，如图4所示，所述延时锁相电路300包括：动态比较器310、电容充放电电路320以及延时电路330；所述动态比较器310分别与所述晶振100的输出端x
out
以及所述脉冲发生电路400连接，用于在所述下拉脉冲信号dp到来时，比较所述下拉脉冲信号dp与所述输出信号波谷的相位，并根据比较结果输出第一信号p1；所述电容充放电电路320与所述延时电路330连接，用于根据所述第一信号p1控制电容的电压值；所述延时电路330与所述切分电路200、所述脉冲发生电路400以及所述电容充放电电路320连接，用于根据所述电压值对第一方波信号vs进行延迟以输出第二方波信号vd。
56.具体地，所述动态比较器310的正向输入端接地，所述动态比较器310的反向输入端与所述晶振100的输出端x
out
连接，所述动态比较器310的使能端与所述脉冲发生电路400连接，所述动态比较器310的输出端与所述电容充放电电路320连接，所述动态比较器310的使能端为下降沿触发。
57.如图3(a)所示，在所述脉冲发生电路输出下拉脉冲信号dp时，所述驱动电路500会对所述输出信号瞬间进行下拉至零电位，若此时所述下拉脉冲信号dp超前所述输出信号波谷，那么在经过一小段时间后，即在所述下拉脉冲信号dp出现下降沿时，所述输出信号的电压则会小于零电位，所述动态比较器310输出高电平至所述所述电容充放电电路320。而所述电容充放电电路320在接收到高电平时，控制电容的电压减少。所述延时电路330在检测到电容的电压值减少时，增加所述第一方波信号vs的延迟时间，输出第二方波信号vd。以使所述第二方波信号vd的上升沿与所述输出信号波谷精准对齐。
58.如图3(b)所示，若是在所述下拉脉冲信号dp滞后所述输出信号波谷时，则所述动态比较器310输出低电平至所述延时电路330，所述延时电路330在接收低电平时，增加电容的电压值，而所述延时电路330在检测到所述延时电路330的输出电压增加时，减少所述第一方波信号vs的延迟时间，输出第二方波信号vd，以使所述第二方波信号vd的上升沿与所
述输出信号波谷精准对齐。
59.在一种实施例中，所述电容充放电电路320包括：第一晶体管t1、第二晶体管t2、第一电流源s1、第二电流源s2以及第一电容c1；所述第一晶体管t1的栅极分别与所述动态比较器310以及所述第一晶体管t1的栅极连接，所述第一晶体管t1的源极与所述第一电流源s1的一端连接，所述第一电流源s1的另一端与电源电压vdd连接；所述第一晶体管t1的漏极分别与所述第二晶体管t2的漏极以及所述第一电容c1的一端连接，所述第一电容c1的另一端接地；所述第二晶体管t2的源极与所述第二电流源s2的一端连接，所述第二电流源s2的另一端接地。
60.具体地，所述第一晶体管t1为p型场效应管,所述第二晶体管t2为n型场效应管。若是所述下拉脉冲信号dp超前所述输出信号波谷，则所述动态比较器310输出高电平至所述电容充放电电路320，所述第一晶体管t1截止，所述第二晶体管t2导通。所述第一电容通过所述第二电流源s2进行恒流放电，以使所述第一电容的电压值下降。
61.若是所述下拉脉冲信号dp滞后所述输出信号波谷，则所述动态比较器310输出低电平至所述电容充放电电路320，所述第一晶体管t1导通，所述第二晶体管t2截止，所述第一电容通过所述第二电流源s2进行恒流充电，以使所述第一电容的电压值上升。
62.在一种实施例中，所述延时电路330包括若干个延时单元331，若干个延时单元331串联连接，所述延时单元331用于对所述第一方波信号进行延迟以得到所述第二方波信号。所述延时单元331包括若干个反相器以及晶体管，若干个所述反相器串联连接，所述反相器的接地端通过晶体管接地。
63.具体地，所述延时单元331由压控电流饥饿型反相器链组成。首端反相器的输入端与所述切分电路200连接，用于接收所述第一方波信号vs，首端反相器的输出端与下一个反相器的输入端连接(例如：反相器x1的输入端)，尾端反相器的输出端输出第二方波信号vd；所述反相器的电源端接入电源电压vdd，所述反相器的接地端与所述晶体管的源极连接(例如，晶体管t3的源极)，所述晶体管的栅极与所述第一电容c1通过连接端p2连接，所述晶体管的漏极接地。所述第一电容的电压越高，所述晶体管的导通电阻越小，所述反相器的放电速度越快，所述延迟单元的延迟时间越短。反之，所述所述第一电容的电压越低，所述晶体管的导通电阻越大，所述反相器的放电速度越慢，所述延迟单元的延迟时间越长。
64.在一种实施例中，如图5所示，所述驱动电路500包括：第一开关k1以及第二开关k2；所述第一开关k1的控制端接收上拉脉冲信号up，所述第一开关k1的第一端与电源电压vdd连接，所述第一开关k1的第二端分别与所述晶振100的输出端x
out
以及所述第二开关k2的第一端连接；所述第二开关k2的控制端接收下拉脉冲信号dp，所述第二开关k2的第二端接地。
65.具体地，在所述第一开关k1的控制端接收到上拉脉冲信号up时，所述第一开关k1闭合，所述晶振输出的输出信号瞬间拉高至电源电压vdd；在所述第二晶体管t2的控制端接收到下拉脉冲信号dp时，所述第二开关k2闭合，所述晶振输出的输出信号瞬间拉低至零电位(地端)。在所述延时锁相电路300将所述第一方波信号vs的上升沿与所述输出信号波谷对齐的前提下，也就是所述下拉脉冲信号dp与所述输出信号波谷对齐的前提下，所述上拉脉冲信号up自动与所述输出信号波峰对齐。通过在所述上拉脉冲信号up时，将所述输出信号拉高至电源电压vdd，在所述下拉脉冲信号dp时，将所述输出信号拉低至零电位，以实现
在所述输出信号波谷时释放能量，在所述输出信号波峰时注入能量，从而提高能量注入效率。
66.如图6所示，本发明还提供一种脉冲注入式晶体振荡方法，包括：
67.s100、通过切分电路200对输入信号切分成同频的第一方波信号vs；
68.通过切分电路200将所述晶振100的输入信号(正弦信号)切分成同频的第一方波信号vs。具体如一种脉冲注入式晶体振荡电路的实施例所述，在此不再赘述。
69.s200、通过延时锁相电路300在检测到脉冲发生电路产生的下拉脉冲信号dp到来时，将所述第一方波信号vs的上升沿与晶振的输出信号的波谷对齐并输出第二方波信号vd；
70.通过延时锁相电路300捕捉所述脉冲发生电路400的下拉脉冲信号dp的下降沿，以获取下拉脉冲信号dp。具体如一种脉冲注入式晶体振荡电路的实施例所述，在此不再赘述。
71.在一种实施例中，步骤s200包括：
72.s210、通过动态比较器310在检测到所述下拉脉冲信号dp到来时，比较所述下拉脉冲信号与所述输出信号波谷的相位，并根据比较结果输出第一信号；具体如一种脉冲注入式晶体振荡电路的实施例所述，在此不再赘述。
73.在一种实施例中，所述步骤s310包括：
74.s211、若在所述下拉脉冲信号dp到来时，所述输出信号大于零电位，所述第一信号为低电平，即输出低电平至所述电容充放电电路320；若在所述下拉脉冲信号dp到来时，所述输出信号小于零电位，所述第一信号为高电平，即输出高电平至所述电容充放电电路320。具体如一种脉冲注入式晶体振荡电路的实施例所述，在此不再赘述。
75.s220、通过电容充放电电路320根据所述第一信号控制电容的电压值；具体如一种脉冲注入式晶体振荡电路的实施例所述，在此不再赘述。
76.s230、通过延时电路330根据电压值控制所述第一方波信号vs的延迟时间；具体如一种脉冲注入式晶体振荡电路的实施例所述，在此不再赘述。
77.s300、通过脉冲发生电路400在所述第二方波信号vd的上升沿产生下一个下拉脉冲信号dp，在所述第二方波信号vd的下降沿产生下一个上拉脉冲信号up；具体如一种脉冲注入式晶体振荡电路的实施例所述，在此不再赘述。
78.s400、通过驱动电路500根据所述上拉脉冲信号up对所述输出信号进行上拉，以及根据所述下拉脉冲信号dp对所述输出信号进行下拉。具体如一种脉冲注入式晶体振荡电路的实施例所述，在此不再赘述。
79.综上所述，本发明所提供的一种脉冲注入式晶体振荡电路，包括：晶振、切分电路,延时锁相电路、脉冲发生电路以及驱动电路；所述切分电路与所述晶振的输入端连接，用于将所述晶振的输入信号切分成同频的第一方波信号；所述延时锁相电路分别与所述切分电路、所述晶振的输出端、所述脉冲发生电路连接，用于根据所述脉冲发生电路输出的下拉脉冲信号将所述第一方波信号的上升沿与所述晶振的输出信号波谷对齐并输出第二方波信号；所述脉冲发生电路与所述延时锁相电路连接，用于在所述第二方波信号的上升沿产生下拉脉冲信号，在所述第二方波信号的下降沿产生上拉脉冲信号；所述驱动电路与所述脉冲发生电路连接，用于在接收所述上拉脉冲信号时进行上拉，以及在接收所述下拉脉冲信号时进行下拉。本发明通过延时锁相电路根据所述脉冲发生电路输出的下拉脉冲信号将所
述第一方波信号的上升沿与所述晶振的输出信号波谷对齐并输出第二方波信号，以利用负反馈实现所述第二方波信号与所述输出信号波谷之间相位锁定，从而抵御pvt对电路的影响，以对所述输出信号精准注入能量，进而降低相位噪声以及提高能量注入效率。
80.应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

技术特征：
1.一种脉冲注入式晶体振荡电路，其特征在于，包括：晶振、切分电路、延时锁相电路、脉冲发生电路以及驱动电路；所述切分电路与所述晶振的输入端连接，用于将所述晶振的输入信号切分成同频的第一方波信号；所述延时锁相电路分别与所述切分电路、所述晶振的输出端、所述脉冲发生电路连接，用于根据所述脉冲发生电路产生的下拉脉冲信号将所述第一方波信号的上升沿与所述晶振的输出信号波谷对齐并输出第二方波信号；所述脉冲发生电路与所述延时锁相电路连接，用于在所述第二方波信号的上升沿产生下拉脉冲信号，在所述第二方波信号的下降沿产生上拉脉冲信号；所述驱动电路与所述脉冲发生电路连接，用于在接收所述上拉脉冲信号时进行上拉，以及在接收所述下拉脉冲信号时进行下拉。2.根据权利要求1所述的脉冲注入式晶体振荡电路，其特征在于，所述延时锁相电路包括：动态比较器、电容充放电电路以及延时电路；所述动态比较器分别与所述晶振的输出端以及所述脉冲发生电路连接，用于在所述下拉脉冲信号到来时，比较所述下拉脉冲信号与所述输出信号波谷的相位，并根据比较结果输出第一信号；所述电容充放电电路与所述延时电路连接，用于根据所述第一信号控制电容的电压值；所述延时电路与所述切分电路、所述脉冲发生电路以及所述电容充放电电路连接，用于根据所述电压值对第一方波信号进行延迟以输出第二方波信号。3.根据权利要求2所述的脉冲注入式晶体振荡电路，其特征在于，所述电容充放电电路包括：第一晶体管、第二晶体管、第一电流源、第二电流源以及第一电容；所述第一晶体管的栅极分别与所述动态比较器以及所述第二晶体管的栅极连接，所述第一晶体管的源极与所述第一电流源的一端连接，所述第一电流源的另一端与电源电压连接；所述第一晶体管的漏极分别与所述第二晶体管的漏极以及所述第一电容的一端连接，所述第一电容的另一端接地；所述第二晶体管的源极与所述第二电流源的一端连接，所述第二电流源的另一端接地。4.根据权利要求3所述的脉冲注入式晶体振荡电路，其特征在于，所述第一晶体管为p型场效应管；所述第二晶体管为n型场效应管。5.根据权利要求2所述的脉冲注入式晶体振荡电路，其特征在于，所述延时电路包括若干个延时单元，若干个延时单元串联连接，所述延时单元用于对所述第一方波信号进行延迟以得到所述第二方波信号。6.根据权利要求5所述的脉冲注入式晶体振荡电路，所述延时单元包括若干个反相器以及晶体管，若干个所述反相器串联连接，所述反相器的接地端通过晶体管接地。7.根据权利要求1所述的脉冲注入式晶体振荡电路，其特征在于，所述驱动电路包括第一开关以及第二开关；所述第一开关的控制端接收上拉脉冲信号，所述第一开关的第一端与电源电压连接，所述第一开关的第二端分别与所述晶振的输出端以及所述第二开关的第一端连接；
所述第二开关的控制端接收下拉脉冲信号，所述第二开关的第二端接地。8.一种脉冲注入式晶体振荡方法，其特征在于，所述脉冲注入式晶体振荡方法基于权利要求1-7任一项所述的脉冲注入式晶体振荡电路，所述方法包括：通过切分电路将晶振的输入信号切分成同频的第一方波信号；通过延时锁相电路在检测到脉冲发生电路产生的下拉脉冲信号到来时，将所述第一方波信号的上升沿与晶振的输出信号波谷对齐并输出第二方波信号；通过脉冲发生电路在所述第二方波信号的上升沿产生下一个下拉脉冲信号，在所述第二方波信号的下降沿产生下一个上拉脉冲信号；通过驱动电路根据所述上拉脉冲信号对所述输出信号进行上拉，以及根据所述下拉脉冲信号对晶振的输出信号进行下拉。9.根据权利要求8所述的脉冲注入式晶体振荡方法，其特征在于，所述通过延时锁相电路在检测到脉冲发生电路产生的下拉脉冲信号到来时，将所述第一方波信号的上升沿与所述输出信号的波谷对齐并输出第二方波信号的步骤包括：通过动态比较器在检测到所述下拉脉冲信号到来时，比较所述下拉脉冲信号与所述输出信号波谷的相位，并根据比较结果输出第一信号；通过电容充放电电路根据所述第一信号控制电容的电压值；通过延时电路根据电压值控制所述第一方波信号的延迟时间。10.根据权利要求9所述的脉冲注入式晶体振荡方法，其特征在于，所述通过动态比较器在检测到所述下拉脉冲信号到来时，比较所述下拉脉冲信号与所述输出信号波谷的相位，并根据比较结果输出第一信号的步骤包括：当所述输出信号大于零电位时，所述第一信号为低电平；当所述输出信号小于零电位时，所述第一信号为高电平。

技术总结
本发明公开了一种脉冲注入式晶体振荡电路，包括：晶振、切分电路、延时锁相电路、脉冲发生电路以及驱动电路；所述切分电路与所述晶振的输入端连接，所述延时锁相电路分别与所述切分电路、所述晶振的输出端、所述脉冲发生电路连接，所述脉冲发生电路与所述延时锁相电路连接，所述驱动电路与所述脉冲发生电路连接。通过延时锁相电路根据所述脉冲发生电路输出的下拉脉冲信号将所述第一方波信号的上升沿与所述晶振的输出信号波谷对齐并输出第二方波信号，以利用负反馈实现所述第二方波信号与所述输出信号波谷之间相位锁定，从而抵御PVT对电路的影响，以对所述输出信号精准注入能量，进而降低相位噪声以及提高能量注入效率。进而降低相位噪声以及提高能量注入效率。进而降低相位噪声以及提高能量注入效率。


技术研发人员：林龙扬 朱英杰 孔镇 李嘉敏 王国兴
受保护的技术使用者：上海交通大学
技术研发日：2023.04.03
技术公布日：2023/7/13