一种功率MOSFET器件及制备方法

一种功率mosfet器件及制备方法
技术领域
1.本发明涉及功率半导体技术，具体涉及一种功率mosfet器件及制备方法。


背景技术：

2.功率半导体器件是指能够处理大电流、高电压的器件，又名电力电子器件，是现代电子系统中不可缺少的元器件。功率mosfet器件具备输入阻抗高、导通损耗低、开关损耗低、可靠性高等优点，常被用作电源管理应用中的电子开关。
3.功率mosfet器件根据导通时电流路径的方向划分为横向功率mosfet器件与纵向功率mosfet器件。横向功率mosfet器件与纵向功率mosfet器件各有优缺点。其中，横向功率mosfet器件栅漏电容较小，但导通电阻较大，因此元胞宽度较大、电流密度较小且过电流能力较差；纵向功率mosfet器件导通电阻较小，过电流能力较好，但栅极寄生效应显著(特别是栅漏电容较大)，因此开关速度低且驱动功耗大。


技术实现要素：

4.本发明的目的是针对横向功率mosfet器件与纵向功率mosfet器件存在的上述缺点，提出一种功率mosfet器件及制备方法。
5.为实现上述发明目的，本发明技术方案如下：
6.一种功率mosfet器件，包括漏极金属1，重掺杂第一导电类型半导体衬底2，轻掺杂第二导电类型半导体外延层3，第一导电类型半导体垂直沉片4，栅极介质层5，栅多晶硅电极6，第二导电类型半导体体区7，第一导电类型半导体漂移区8，重掺杂第一导电类型半导体源区9，重掺杂第二导电类型半导体欧姆接触区11，第一绝缘介质层10，源极金属12，沟槽结构13，第二绝缘介质层14，重掺杂第一导电类型多晶硅15；
7.所述重掺杂第一导电类型半导体衬底2位于漏极金属1上方，所述轻掺杂第二导电类型半导体外延层3位于重掺杂第一导电类型半导体衬底2上方，所述第一导电类型半导体垂直沉片4位于轻掺杂第二导电类型半导体外延层3中，所述第一导电类型半导体垂直沉片4的底部和重掺杂第一导电类型半导体衬底2直接接触，所述第一导电类型半导体垂直沉片4一侧的顶部与第一导电类型半导体漂移区8直接接触，另一侧与沟槽结构13直接接触；所述沟槽结构13包括第二绝缘介质层14和重掺杂第一导电类型多晶硅15；在沟槽结构13内部，重掺杂第一导电类型多晶硅15与第一导电类型半导体垂直沉片4之间、重掺杂第一导电类型多晶硅15和重掺杂第一导电类型半导体衬底2之间都由第二绝缘介质层14隔开，重掺杂第一导电类型多晶硅15与源极金属12由第一绝缘介质层10隔开；
8.所述第二导电类型半导体体区7位于轻掺杂第二导电类型半导体外延层3上部；所述第一导电类型半导体漂移区8位于轻掺杂第二导电类型半导体外延层3上部，其两侧分别与第一导电类型半导体垂直沉片4和第二导电类型半导体体区7直接接触；所述重掺杂第一导电类型半导体源区9位于第二导电类型半导体体区7上部，其左侧与源极金属12相接触；所述重掺杂第二导电类型半导体欧姆接触区11位于第二导电类型半导体体区7中，其上方
与源极金属12相接触；轻掺杂第二导电类型半导体外延层3上表面覆盖第一绝缘介质层10，所述第一绝缘介质层10包围栅多晶硅电极6；所述源极金属12位于第一绝缘介质层10上表面且完全覆盖第一导电类型半导体漂移区8所在区域；
9.所述重掺杂第一导电类型多晶硅15连接源极电位；在器件承受反向耐压时，第一导电类型半导体漂移区8和第一导电类型半导体垂直沉片4被全耗尽。
10.作为优选方式，重掺杂的掺杂浓度大于1e19 cm-3
，轻掺杂的掺杂浓度小于1e17 cm-3
，第一导电类型半导体漂移区8的掺杂浓度范围是1e17 cm-3-3e17cm-3
，第一导电类型半导体垂直沉片4掺杂浓度范围是3e17 cm-3-5e17cm-3
。
11.作为优选方式，第一绝缘介质层材料10、第二绝缘介质层材料14为二氧化硅或介电常数高于二氧化硅的高k材料。
12.作为优选方式，所述源极金属12通过接触孔伸入半导体材料中，且其深度深于重掺杂第一导电类型半导体源区9。
13.作为优选方式，第一导电类型半导体为n型半导体，第二导电类型半导体为p型半导体；或第一导电类型半导体为p型半导体，第二导电类型半导体为n型半导体。
14.作为优选方式，半导体材料为硅或碳化硅。
15.本发明还提供一种功率mosfet器件的制备方法，包括如下步骤：
16.(1)、在重掺杂第一导电类型半导体衬底2上外延生长轻掺杂第二导电类型半导体外延层3；
17.(2)、在轻掺杂第二导电类型半导体外延层3内刻蚀沟槽并淀积第一导电类型半导体垂直沉片4；
18.(3)、热氧化生长栅极介质层5，淀积栅多晶硅电极6并刻蚀；
19.(4)、离子注入第二导电类型半导体体区7、第一导电类型半导体漂移区8和重掺杂第一导电类型半导体源区9并推结；
20.(5)、在第一导电类型半导体垂直沉片4内刻蚀沟槽，沟槽内热氧化生长第二绝缘介质层14并淀积重掺杂第一导电类型多晶硅15，再刻蚀多晶硅；
21.(6)、淀积第一绝缘介质层10，刻蚀接触孔，离子注入重掺杂第二导电类型半导体欧姆接触区11并推结，淀积源极金属12；
22.(7)、减薄衬底，背金形成漏极金属1。
23.本发明的有益效果为：具有垂直沉片的功率mosfet器件可以将电流路径由横向变为纵向，在源极金属场板和resurf(reduced surface field，降低表面电场)技术共同优化器件横向漂移区表面电场的同时，体内多晶硅场板优化垂直沉片的纵向电场，使得器件横向漂移区与垂直沉片均承担电压，形成一种横纵向耐压结构，进一步地提高器件的耐压特性。此外，该结构的栅极寄生效应小，且可以进一步缩小器件元胞的尺寸，进而提高电流密度，同时其源漏极分别位于芯片表面和背面，有利于提高器件的大电流能力。
附图说明
24.图1是本发明实施例1的一种功率mosfet器件的结构示意图；
25.图2是本发明实施例1中仿真击穿电压时器件的耗尽区分布；
26.图3是本发明实施例1中仿真击穿电压时器件的漂移区横向电场分布；
27.图4是本发明实施例1中仿真击穿电压时器件的垂直沉片纵向电场分布；
28.图5至图11是本发明实施例1的一种功率mosfet器件在制备过程中的关键工艺步骤。
29.附图中，各标号所代表的部件列表如下：
30.1为漏极金属，2为重掺杂第一导电类型半导体衬底，3为轻掺杂第二导电类型半导体外延层，4为第一导电类型半导体垂直沉片，5为栅极介质层，6为栅多晶硅电极，7为第二导电类型半导体体区，8为第一导电类型半导体漂移区，9为重掺杂第一导电类型半导体源区，11为重掺杂第二导电类型半导体欧姆接触区，10为第一绝缘介质层，12为源极金属，13为沟槽结构，14为第二绝缘介质层，15为重掺杂第一导电类型多晶硅。
具体实施方式
31.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
32.如图1所示，本实施例的一种功率mosfet器件，包括漏极金属1，重掺杂第一导电类型半导体衬底2，轻掺杂第二导电类型半导体外延层3，第一导电类型半导体垂直沉片4，栅极介质层5，栅多晶硅电极6，第二导电类型半导体体区7，第一导电类型半导体漂移区8，重掺杂第一导电类型半导体源区9，重掺杂第二导电类型半导体欧姆接触区11，第一绝缘介质层10，源极金属12，沟槽结构13，第二绝缘介质层14，重掺杂第一导电类型多晶硅15；
33.所述重掺杂第一导电类型半导体衬底2位于漏极金属1上方，所述轻掺杂第二导电类型半导体外延层3位于重掺杂第一导电类型半导体衬底2上方，所述第一导电类型半导体垂直沉片4位于轻掺杂第二导电类型半导体外延层3中，所述第一导电类型半导体垂直沉片4的底部和重掺杂第一导电类型半导体衬底2直接接触，所述第一导电类型半导体垂直沉片4一侧的顶部与第一导电类型半导体漂移区8直接接触，另一侧与沟槽结构13直接接触；所述沟槽结构13包括第二绝缘介质层14和重掺杂第一导电类型多晶硅15；在沟槽结构13内部，重掺杂第一导电类型多晶硅15与第一导电类型半导体垂直沉片4之间、重掺杂第一导电类型多晶硅15和重掺杂第一导电类型半导体衬底2之间都由第二绝缘介质层14隔开，重掺杂第一导电类型多晶硅15与源极金属12由第一绝缘介质层10隔开；
34.所述第二导电类型半导体体区7位于轻掺杂第二导电类型半导体外延层3上部；所述第一导电类型半导体漂移区8位于轻掺杂第二导电类型半导体外延层3上部，其两侧分别与第一导电类型半导体垂直沉片4和第二导电类型半导体体区7直接接触；所述重掺杂第一导电类型半导体源区9位于第二导电类型半导体体区7上部，其左侧与源极金属12相接触；所述重掺杂第二导电类型半导体欧姆接触区11位于第二导电类型半导体体区7中，其上方与源极金属12相接触；轻掺杂第二导电类型半导体外延层3上表面覆盖第一绝缘介质层10，所述第一绝缘介质层10包围栅多晶硅电极6；所述源极金属12位于第一绝缘介质层10上表面且完全覆盖第一导电类型半导体漂移区8所在区域；
35.所述重掺杂第一导电类型多晶硅15连接源极电位；在器件承受反向耐压时，第一导电类型半导体漂移区8和第一导电类型半导体垂直沉片4被全耗尽。
36.在一些实施例中，所述重掺杂的掺杂浓度大于1e19 cm-3
，轻掺杂的掺杂浓度小于1e17cm-3
，第一导电类型半导体漂移区8的掺杂浓度范围是1e17 cm-3-3e17cm-3
，第一导电类型半导体垂直沉片4掺杂浓度范围是3e17 cm-3-5e17cm-3
。
37.在一些实施例中，第一绝缘介质层材料10、第二绝缘介质层材料14为二氧化硅或介电常数高于二氧化硅的高k材料。
38.在一些实施例中，所述源极金属12通过接触孔伸入半导体材料中，且其深度深于重掺杂第一导电类型半导体源区9。
39.在一些实施例中，第一导电类型半导体为n型半导体，第二导电类型半导体为p型半导体；或第一导电类型半导体为p型半导体，第二导电类型半导体为n型半导体。
40.在一些实施例中，半导体材料为硅或碳化硅。
41.下面以实施例1为例说明本发明的工作原理：
42.本发明提供的一种功率mosfet器件，其正向导通时的电极连接方式为：源极金属12与重掺杂第一导电类型多晶硅15接地，栅多晶硅电极6接一高于阈值电压的电位，漏极金属1接高电位。其反向阻断时的电极连接方式为：栅多晶硅电极6、源极金属12与重掺杂第一导电类型多晶硅15接地，漏极金属1接高电位。
43.当器件正向导通时，载流子先由源极经第二导电类型半导体体区7表面横向运动至第一导电类型半导体漂移区8与第一导电类型半导体垂直沉片4交界处，由横向运动转为纵向运动，经第一导电类型半导体垂直沉片4到重掺杂第一导电类型半导体衬底2。当器件反向阻断时，源极金属12可充当场板，同时第一导电类型半导体漂移区8和轻掺杂第二导电类型半导体外延层3形成resurf结构。第一导电类型半导体漂移区8受到源极金属12和resurf电场的共同调制作用，其横向电场更加接近矩形分布。同时，沟槽内部的重掺杂第一导电类型多晶硅15接地电位，其与第二绝缘介质层14构成的体内场板结构对第一导电类型半导体垂直沉片4的纵向电场进行调制，使垂直沉片也能够承担一部分的耐压，与第一导电类型半导体漂移区8共同构成横纵向耐压结构，进一步地提高器件耐压。此外，该结构的栅极寄生效应小，且可以进一步缩小器件元胞的尺寸，进而提高电流密度，同时其源漏极分别位于芯片表面和背面，有利于提高器件的大电流能力。
44.图2是本发明第一实施例中仿真击穿电压时器件的耗尽区分布，该器件在承受反向耐压时，第一导电类型半导体漂移区8和第一导电类型半导体垂直沉片4被全耗尽。图3是本发明第一实施例中仿真击穿电压时器件的漂移区横向电场分布，相对于pn结的三角形电场分布来说，该器件的漂移区横向电场呈双峰值悬链分布，这种电场分布比三角形分布更为均匀，因此可以获得更高的耐压。图4是本发明第一实施例中仿真击穿电压时器件的垂直沉片纵向电场分布，该电场分布近似为三角形，能够有效承担一部分的耐压，进一步地提高器件耐压。
45.如图5至图11所示，本实施例还提供一种功率mosfet器件的制备方法，包括如下步骤：
46.(1)、在重掺杂第一导电类型半导体衬底2上外延生长轻掺杂第二导电类型半导体外延层3；如图5所示；
47.(2)、在轻掺杂第二导电类型半导体外延层3内刻蚀沟槽并淀积第一导电类型半导体垂直沉片4；如图6所示；
48.(3)、热氧化生长栅极介质层5，淀积栅多晶硅电极6并刻蚀；如图7所示；
49.(4)、离子注入第二导电类型半导体体区7、第一导电类型半导体漂移区8和重掺杂第一导电类型半导体源区9并推结；如图8所示；
50.(5)、在第一导电类型半导体垂直沉片4内刻蚀沟槽，沟槽内热氧化生长第二绝缘介质层14并淀积重掺杂第一导电类型多晶硅15，再刻蚀多晶硅；如图9所示；
51.(6)、淀积第一绝缘介质层10，刻蚀接触孔，离子注入重掺杂第二导电类型半导体欧姆接触区11并推结，淀积源极金属12；如图10所示；
52.(7)、减薄衬底，背金形成漏极金属1。如图11所示；
53.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

技术特征：
1.一种功率mosfet器件，其特征在于：包括漏极金属(1)，重掺杂第一导电类型半导体衬底(2)，轻掺杂第二导电类型半导体外延层(3)，第一导电类型半导体垂直沉片(4)，栅极介质层(5)，栅多晶硅电极(6)，第二导电类型半导体体区(7)，第一导电类型半导体漂移区(8)，重掺杂第一导电类型半导体源区(9)，重掺杂第二导电类型半导体欧姆接触区(11)，第一绝缘介质层(10)，源极金属(12)，沟槽结构(13)，第二绝缘介质层(14)，重掺杂第一导电类型多晶硅(15)；所述重掺杂第一导电类型半导体衬底(2)位于漏极金属(1)上方，所述轻掺杂第二导电类型半导体外延层(3)位于重掺杂第一导电类型半导体衬底(2)上方，所述第一导电类型半导体垂直沉片(4)位于轻掺杂第二导电类型半导体外延层(3)中，所述第一导电类型半导体垂直沉片(4)的底部和重掺杂第一导电类型半导体衬底(2)直接接触，所述第一导电类型半导体垂直沉片(4)一侧的顶部与第一导电类型半导体漂移区(8)直接接触，另一侧与沟槽结构(13)直接接触；所述沟槽结构(13)包括第二绝缘介质层(14)和重掺杂第一导电类型多晶硅(15)；在沟槽结构(13)内部，重掺杂第一导电类型多晶硅(15)与第一导电类型半导体垂直沉片(4)之间、重掺杂第一导电类型多晶硅(15)和重掺杂第一导电类型半导体衬底(2)之间都由第二绝缘介质层(14)隔开，重掺杂第一导电类型多晶硅(15)与源极金属(12)由第一绝缘介质层(10)隔开；所述第二导电类型半导体体区(7)位于轻掺杂第二导电类型半导体外延层(3)上部；所述第一导电类型半导体漂移区(8)位于轻掺杂第二导电类型半导体外延层(3)上部，其两侧分别与第一导电类型半导体垂直沉片(4)和第二导电类型半导体体区(7)直接接触；所述重掺杂第一导电类型半导体源区(9)位于第二导电类型半导体体区(7)上部，其左侧与源极金属(12)相接触；所述重掺杂第二导电类型半导体欧姆接触区(11)位于第二导电类型半导体体区(7)中，其上方与源极金属(12)相接触；轻掺杂第二导电类型半导体外延层(3)上表面覆盖第一绝缘介质层(10)，所述第一绝缘介质层(10)包围栅多晶硅电极(6)；所述源极金属(12)位于第一绝缘介质层(10)上表面且完全覆盖第一导电类型半导体漂移区(8)所在区域；所述重掺杂第一导电类型多晶硅(15)连接源极电位；在器件承受反向耐压时，第一导电类型半导体漂移区(8)和第一导电类型半导体垂直沉片(4)被全耗尽。2.根据权利要求1所述的一种功率mosfet器件，其特征在于：重掺杂的掺杂浓度大于1e19 cm-3
，轻掺杂的掺杂浓度小于1e17 cm-3
，第一导电类型半导体漂移区(8)的掺杂浓度范围是1e17 cm-3-3e17cm-3
，第一导电类型半导体垂直沉片(4)掺杂浓度范围是3e17cm-3-5e17cm-3
。3.根据权利要求1所述的一种功率mosfet器件，其特征在于：第一绝缘介质层材料(10)、第二绝缘介质层材料(14)为二氧化硅或介电常数高于二氧化硅的高k材料。4.根据权利要求1所述的一种功率mosfet器件，其特征在于：所述源极金属(12)通过接触孔伸入半导体材料中，且其深度深于重掺杂第一导电类型半导体源区(9)。5.根据权利要求1所述的一种功率mosfet器件，其特征在于：第一导电类型半导体为n型半导体，第二导电类型半导体为p型半导体；或第一导电类型半导体为p型半导体，第二导电类型半导体为n型半导体。6.根据权利要求1所述的一种功率mosfet器件，其特征在于：半导体材料为硅或碳化
硅。7.权利要求1至6任意一种功率mosfet器件的制备方法，其特征在于包括如下步骤：(1)、在重掺杂第一导电类型半导体衬底(2)上外延生长轻掺杂第二导电类型半导体外延层(3)；(2)、在轻掺杂第二导电类型半导体外延层(3)内刻蚀沟槽并淀积第一导电类型半导体垂直沉片(4)；(3)、热氧化生长栅极介质层(5)，淀积栅多晶硅电极(6)并刻蚀；(4)、离子注入第二导电类型半导体体区(7)、第一导电类型半导体漂移区(8)和重掺杂第一导电类型半导体源区(9)并推结；(5)、在第一导电类型半导体垂直沉片(4)内刻蚀沟槽，沟槽内热氧化生长第二绝缘介质层(14)并淀积重掺杂第一导电类型多晶硅(15)，再刻蚀多晶硅；(6)、淀积第一绝缘介质层(10)，刻蚀接触孔，离子注入重掺杂第二导电类型半导体欧姆接触区(11)并推结，淀积源极金属(12)；(7)、减薄衬底，背金形成漏极金属(1)。

技术总结
本发明涉及功率半导体技术，具体涉及一种功率MOSFET器件及制备方法，包括漏极金属，重掺杂第一导电类型半导体衬底，轻掺杂第二导电类型半导体外延层，第一导电类型半导体垂直沉片，栅极介质层，栅多晶硅电极，第二导电类型半导体体区，第一导电类型半导体漂移区，重掺杂第一导电类型半导体源区，重掺杂第二导电类型半导体欧姆接触区，第一绝缘介质层，源极金属，沟槽结构，第二绝缘介质层，重掺杂第一导电类型多晶硅。本发明具有垂直沉片结构，可以将电流路径由横向变为纵向，且由漂移区和垂直沉片构成的横纵向耐压结构有效地提高了器件的耐压特性。此外，该结构还具有较小的栅极寄生效应和较大的电流能力。应和较大的电流能力。应和较大的电流能力。


技术研发人员：任敏 张淑萍 周子怡 王彤阳 李泽宏 张波 母国才
受保护的技术使用者：电子科技大学广东电子信息工程研究院
技术研发日：2023.03.28
技术公布日：2023/7/13