一种基于RS-485总线的腿型冲击用高速同步数据采集方法与流程

一种基于rs-485总线的腿型冲击用高速同步数据采集方法
技术领域
1.本发明涉及一种高速同步数据采集方法，具体是一种基于rs-485总线的腿型冲击用高速同步数据采集方法。


背景技术：

2.行人腿型冲击器用于模拟汽车前部冲击人体下腿型过程，以此评价汽车对于行人下腿型的碰撞保护性能。目前市场上最新腿型为先进行人腿型冲击器(apli)，本发明将其简记为腿型，根据c-ncap管理规则(中国新车评价规程)2021版，gb/t 24550-2009《汽车对行人的碰撞保护》等规定，对腿型冲击后有一定的技术指标，这些指标主要通过腿型内部安装的加速度和拉线位移等传感器感知腿型在冲击过程的加速度和部分位置的位移变化，体现冲击过程对腿型的损伤。一般这些传感器为桥式传感器，其线性度好、精度高、响应快、功耗低、体积小、抗冲击，能很好的集成于腿型内部，同时不影响apli腿型的主要测试性能。
3.腿型冲击实验包括在冲击前实现传感器数据在线(online)，以便调整腿型及其传感器，然后在腿型冲击过程中，记录这些传感器的数据。这就需要使用一种结构简单、体积小、抗冲击、高稳定性的高速同步动态数据采集系统安装于腿型内，可实时online也可记录其瞬间冲击的传感器数据。因为冲击过程为毫秒级别，所以采集速度需要在20khz-100khz之间，高速数据采集中同步是一大难点。
4.传统的工业控制数据采集系统大多为静态数据采集系统，无法满足抗冲击的要求；而动态数据采集系统虽然可以抗冲击，但是多达几十个通道的动态数据采集系统不仅很难做到数据同步，而且其体积重量大，无法集成于腿型内部。即使可以集成于腿型内部，腿型上几十个传感器的分布式空间布局，会导致所有传感器同时连接于数据采集系统上时，几十组接线在数据采集系统上接插过于臃肿，不适合腿型内部狭小的空间布线；另外，桥式传感器分布于腿型各个位置，过长的布线在冲击过程中，信号受干扰的概率大大增加，影响信号的完整性。


技术实现要素：

5.为了完成腿型冲击实验，使用分布式总线完成对高速数据的同步采集，而分布式总线数据采集的一大难点就是高速数据的同步。本发明基于rs-485总线，设计分布式总线高速同步数据采集系统的方法，利用rs-485总线抗干扰好(信号稳定)、布线简单的特点，作为稳定的高速数字信号传输，通过主机节点控制命令帧和数据帧的节拍保证各从机节点对信号的同步采集以及数据的实时上传显示。
6.本发明包括主机节点、以及与主机节点通过阵列网络连接的多个从机节点，每个从机节点配置有用于感知行人保护腿型受冲击时腿型变化的传感器；
7.该方法包括以下步骤：
8.步骤1、主机节点发送广播命令；
9.单根rs-485总线上的所有从机节点接收该广播命令，同时从机节点进入串口接收
中断模式，并通过此中断信号开启模数转换模块的数据采集。
10.步骤2、主机节点发送完广播命令后，其tx线和rx线配置为脉冲捕获，等待rs-485总线脉冲；
11.每个从机节点用第一时长处理模数转换模块的通信；
12.当从机节点匹配当前广播命令中的地址后，则先发送配置命令，再发送spi数据。
13.步骤3、主机节点通过脉冲捕获模式捕获配置命令中的脉冲数，并计算脉冲时间，调整主机节点自身的锁相环频率；使得与当前访问的地址对应的从机节点时钟频率公差在通信允许范围；
14.主机节点完成配置命令后，则异步接收所述从机节点发送的spi数据。
15.步骤4、主机节点在完成spi数据接收后，等待设定第二时长。
16.步骤5、所有从机节点在经历第三时长后，重新打包各自数据；从机节点的tx线和rx线均配置为串口模式；
17.主机节点等待第四时长，保证所有从机节点处理完数据，并将自己的tx线和rx线也配置为串口模式。
18.步骤6、主机节点再次广播命令，该广播命令中的地址位加1，重复步骤2-5的过程，直到达到设定采集时间。
19.本发明的有益效果：实现高速同步数据采集同时，也保证了信号的完整和稳定，同时布线简单。相比较其他分布式总线，如can总线的应用层复杂，纯数据传输无法实现传感器数据的高速20khz-100khz同步传输；而相比较网络总线，rs-485总线应用层比较灵活，而一般网络的同步性比较差，没有rs-485总线通过灵活的信号帧控制的同步性好；基于精准时间的网络虽然可以达到同步性的要求，但是其生态差，结构复杂，体积和布线都远没有rs-485总线方便简单，很难满足腿型内部空间布线要求。
附图说明
20.图1rs-485总线应用环境；
21.图2从机节点原理图；
22.图3主机节点原理图；
23.图4 0x55f0命令代表的电平；
24.图5数据采集流程；
25.图6总体流程图。
具体实施方式
26.现有技术中，分布式总线数据采集最大的难点就是高速数据采集的同步性，本发明的关键在于通过主机节点和各个从机节点通信把控每个采集周期的节拍，每个从机节点在单个采集周期内从微观上保证采集数据同步；而为了保证数据在online时的实时性，通过每个采集周期主机接收数据，保证了所有通道在online时实时数据显示(在online时只落后m+1周期个相位)，这种方式相比较直接把数据存储于各个从机节点的另外一个优势在于降低了各个从机节点的硬件要求，不管是从cpu速度还是硬件结构框架上都简化了。
27.以下结合实施例对本发明进行进一步描述
28.本实施例应用环境如下：针对腿型上离散分布的多个传感器，本实施例使用一一对应的从机节点分布于对应传感器附近，将转换模拟信号为数字信号，再通过高速总线实时传输给主机节点。从机节点通过主机节点命令，并通过主机节点内部数据处理保证每个从机节点采集的传感器数据高速同步。
29.如图1所示，主机节点和多个从机节点通过阵列网络连接，本实施例中主机节点使用n个总线，n为足够多的数量，保证腿型内部每个传感器都有从机节点提供(几十个传感器)，主机节点cpu为fpga，有足够的能力处理n个总线，也有足够能力处理和存储n个总线上的数据。同时，每个总线上有m个从机节点，m为0-12之间的数，也就是说，一路总线最多带12个从机节点，最少带1个从机节点(从机节点的多少由整个系统要求的数据采集速度有关，8-12个从机节点数据采集速度为20khz，2-7个从机节点数据采集速度为50khz，1个从机节点数据采集速度为100khz)。根据腿型中传感器数据采集速度的不同要求，本分布式节点选择不同的m值，总传感器和从机节点数为m*n，具体根据数据采集速度的要求和腿型内部传感器数量要求确定m和n的值。
30.在一些实施例中，从机节点原理图如图2所示，传感器接口连接外部对应从机节点的传感器，激励电压通过传感器接口给对应传感器供电，传感器信号通过该接口进入从机节点的信号调理。信号调理包括信号放大和滤波，放大后的信号对微小的电磁和冲击干扰相对更小；经过信号调理的传感器信号进入模数转换器，模数转换器使用德州仪器数模转换芯片ads8320，该芯片可实现最大100khz的数据采集速度，数据为16位，而且芯片封装小(vssop)，功耗低，精度高，非常适合在狭小的空间采集精度要求高、稳定性好的信号。模数转换器通过spi同cpu通讯，cpu为stm32g432cb系列芯片，其wlcsp49的封装尺寸可小至3.2*3.2*0.6mm，该系列cpu系统时钟最大可达170mhz。本实施例中为了降低每个节点的功耗，使用64mhz频率，大大降低从机节点功耗的同时，也满足从机节点cpu运行速度的需要(极短时间内处理数据、使用4mbits/s速度的串口和10mbits/s速度的spi)，cpu控制命令决定模数转换器采集的时间点从而达到各个从机节点同步的需求；cpu通过tx线和rx线连接rs-485模块，cpu可配置tx线和rx线为串口模式和spi模式，总线为4芯线，由电源线和rs-485总线组成，rs-485总线用于主机节点和从机节点间通信，电源线用于主机节点给各个从机节点供电，保证从机节点电源模块供电的前提下，使得从机节点不需要额外供电系统(如电池)，大大减小了从机节点的占用空间。本实施例中从机节点最大的功耗为cpu和模数转换，这里都优选了节能芯片，大大降低了从机节点整体的功耗。
31.在本技术的某个实施例中，从机节点不设置存储器，简化了传感器附近从机节点结构，确保从机节点简单易集成于传感器附近；同时也降低了从机节点数据处理要求(高速处理和存储数据)。
32.在一些实施例中，主机节点原理图见图3所示，主机节点cpu为fpga，其内部运行和配置速度快，可并行处理多个总线。fpga配置有n个tx线和rx线，用于连接n个rs-485模块，该tx线和rx线可配置为串口模式，spi模式和脉冲捕获模式，同时fpga负责把各个总线传输的数值信号的数据通过同步处理记录于存储器中。主机节点有n个总线，每个总线由rs-485总线和电源线组成，每个rs-485总线和自身总线的从机节点通信，电源线给自身总线的从机节点供电，电源线通过供电模块提供。
33.本技术实施例中还设置了电池模块，该电池模块给整个主机节点供电，也提供n个
供电模块的电源，从而给每个从机节点供电。腿型冲击前，电池模块由外部充电并供电(ups)；冲击时外部电源断开，电池模块给整个分布式数据采集系统供电，整个腿型冲击过程为2-3分钟，所以每个从机节点的低功耗设计可以大大降低电池容量的要求，从而减小电池的体积和重量，保证主机节点可以集成于腿型内部而不影响腿型结构和冲击特性。
34.上述设计是基于rs-485总线的分布式数据采集系统，其灵活的应用层协议，是高速数据采集实现同步的硬件基础；同时保证了传感器数据通过数字信号传输的稳定性，结构简单、体积小，保证了整个系统集成于腿型内部的可行性。从机节点的硬件设计实现了体积小，功耗低，信号稳定的特点，从而保证分布式节点能集成于传感器附近，通过稳定的数字信号传输数据；主机节点通过小容量电池限制自身体积和重量，fpga保证系统处理多从机节点同步数据的能力。
35.基于上述硬件结构的描述，结合图6以下给出本实施例的高速同步数据采集方法。
36.本实施例的工作流程主要目的为：通过主机节点和各个从机节点通信把控每个采集周期的节拍，每个从机节点在单个采集周期内从微观上保证采集数据同步；同时每个采集周期主机节点都接收对应从机节点的数据，保证数据在主机节点接收的实时性(online要求)同时，简化了系统对从机节点的性能要求。
37.主机节点开机上电后，由电池供电，通过总线中的电源线给各个从机节点上电。每一路总线上，从机节点的地址为1,2,3
…
m(m最大为12，由每个腿型要求的采集速度决定，即腿型型号确定，该分布式总线的m值为确定值，数据采集速度也为确定值(20khz、50khz和100khz)
38.在某些实施例中，还包括前提步骤：
39.主机节点和从机节点上电后，主机节点的所有tx线和rx线和从机节点的tx线和rx线均为1.152mbits/s的串口模式(主机节点和从机节点普通指令通信速度)，主机节点所有总线给所有从机节点发送广播命令：进入采集模式；所有从机节点进入采集模式。
40.主机节点的所有tx线和rx线和从机节点的tx线和rx线均配置为4mbits/s的串口模式。
41.从机节点等待主机节点采集命令，主机节点等待10us后开始发送数据采集命令。
42.因为每个总线(1-n的操作都相同，以下就以单个总线为例介绍步骤)。
43.步骤1
44.主机节点发送4mbits/s波特率的串口数据，为广播命令，优选的实施例中数据形式如下：波特率为4mbits/s串口模式，1个开始位，8个数据位，1个停止位，从第1位到第4位作为发送的地址a(为1-m中一个数，m最大取12)。第5位到第8位保留。其中发送的地址为轮询，从1到m再从1到m不断循环。
45.所有从机节点接收主机节点广播命令，同时从机节点的cpu进入串口接收中断模式，并通过此中断信号开启模数转换模块的数据采集。因为所有从机节点都接收该广播命令，所以所有从机节点都在同一时间点进入串口接收中断，并和模数转换模块通信开启模数转换采集数据，所以此刻所有从机节点采集的传感器数据为同一时间点采集，即达到所述微观上的同步。
46.设此时间点为p*t(p代表第p个同步时间点，t代表采集周期：50us，20us和10us)，那么每个从机节点采集的数据为d
n_m_p*t
(其中n为1-n之间的数，代表具体某根总线上的从
机节点，m为1-m之间的数，代表具体总线上地址为m的从机节点)，d
n_m_p*t
代表具体某个总线节点p*t时刻采集的数据(一开始采集为0*t时刻，之前没有采集数据，0*t时刻之前这些数据默认为0)。
47.步骤2
48.主机节点发送完串口命令后，其tx线和rx线配置为脉冲捕获，等待rs-485总线脉冲。
49.每个从机节点在接收完串口命令后，耗费1us时间处理模数转换通信的同时，另外处理以下事件：
50.从机节点判断主机节点串口命令发送的地址a是否为自身地址a
51.情况1)如果不为自身地址，则该从机节点除耗费该1us时间外，跳过步骤3和步骤4，继续等待(16+8+m*16)*(1/10)us的时间。
52.情况2)如果发送的地址a为自身地址a(一根总线上只能有一个地址匹配，规定不能有两个相同地址)，那么该从机节点在此1us后，开始发送spi数据。
53.说明，在该1us时间内，总线静置，此时总线为高电平。
54.步骤3
55.对于情况2，存在步骤3和步骤4
56.从机节点在以上1us时间内还把tx线和rx线配置为10mbits/s速度的spi模式，1us时间后该从机节点先发送0x55f0的命令(16bits)，如图4所示。在图4中可以得出10mbits/s速度的0x55f0命令中，“55”在电平上可以理解为4个周期为0.2us的脉冲(在“55”之前静置的1us为高电平，主机节点从“55”开始捕获)，“f”为4个bits的高电平，“0”为4个bits低电平，“f”和“0”之间存在一个下降沿。
57.主机节点通过脉冲捕获模式捕获4个脉冲，计算脉冲时间，调整主机节点自身的锁相环频率，使得与当前访问的地址对应的从机节点时钟频率公差在通信允许范围。因为后续要进行当前地址从机节点m和主机节点的异步spi通信，所以必须在每一次主机节点访问对应地址的从机节点时，在该步骤3，主机节点根据当前从机节点的频率调整自身锁相环误差(每个从机节点之间的时钟存在微小的误差会影响高速异步spi多数据传输，步骤3传输m*16bits数据，而4mbits/s数据量较小，不影响)。
58.主机节点在“f”4个bits时间处理自身锁相环误差，然后在捕获下一个下降沿时，配置tx线和rx线为10mbits/s速度的spi模式，并经过“0”4个bits的时间开始与当前对应的从机节点进行异步spi通信。
59.从机节点在0x55f0后发送m*16bits的数据和8bits的校验码，主机节点通过高速spi异步接收这些数据。
60.本实施例中：m*16bits的数据相当于主机节点每一次访问一个从机节点都读取m个从机节点采集的数据，如当前为p*t时间点(p代表第一个同步时间点，t为采集周期)，那么这m个数据分别为(p-1-m)t,(p-m)t,(p+1-m)t
…
(p+m-2-m)t,一共m个时间点的数据。(当前时间点和(p-1)t前一个时间点的数据还没来得及处理，所以不给主机节点)
61.本实施例中：主机节点通过每个周期传输对应从机节点的数据包，相比较数据一直存储于从机节点，保证了主机节点接收数据的实时性，其滞后程度最多仅仅落后(m+1)*t个时间周期；即主机节点实现实时接收同步数据。
62.步骤4
63.主机节点在完成数据接收后，等待0.5us的时间。虽然除了一个从机节点，其他从机节点都处于等待(16+8+m*16)*(1/10)us的时间，但是每个从机节点时钟会有误差，主机节点为了保证这些从机节点都已经完全经历(16+8+m*16)*(1/10)us的时间，主机节点主导等待0.5us。
64.步骤5
65.所有从机节点在经历(16+8+m*16)*(1/10)us的时间后，并重新打包m个数据，剔除(p-1-m)t时间点数据，添加(p-1)t时间点数据，并更新添加校验。(即所有从机节点在这个时间点打包数据，以便下一次主机节点访问所有从机节点之一时，可以随时发送，步骤1，2,3来不及打包校验这些数据)。从机节点的tx线和rx线均配置为4mbits/s的串口模式，此过程最多需要1.5us时间。
66.主机节点先等待1.5us时间，保证所有从机节点处理完数据，主机节点的所有tx线和rx线配置为4mbits/s的串口模式，然后主机节点再等待t
wait
时间，这里t
wait
时间为保证整个采集周期准确，主机节点在这段时间内处理数据，包括给这包数据添加时间戳，添加对应从机节点信息，并存储数据，如表1。
67.表1单总线上从机节点数量和t
wait
时间及采集频率关系
[0068][0069][0070]
步骤6
[0071]
主机节点发送4mbits/s波特率的串口数据，再次广播命令，发送的地址a+1(为1-m中一个数，m最大取12)。重复步骤2-5的过程，除所有从机节点根据串口接收中断同步采集数据外，主机节点根据对应的a+1的从机节点校准自身锁相环，同时相互之间通过异步spi传输数据。本次循环的周期时间点为(p+1)*t，回复的数据为(p-m)t,(p+1-m)t,(p+2-m)t
…
(p+m-1-m)t,一共m个时间点的数据。
[0072]
然后在步骤5中，所有从机节点重新打包m个数据，剔除(p-m)t时间点数据，添加p*
t时间点数据，并更新添加校验。等待t
wait
时间后进入(p+2)*t时间点周期，主机节点读取从机地址也变为a+2,(当超过m时，重新变为地址1继续轮询)。
[0073]
直到主机节点根据通过上位机接收online或腿型冲击式时采集时间到达3分钟，结束数据采集，主机节点不再发送命令，所有从机节点在等待大于100us后，如没有广播命令收到，自动退出采集模式，停止采集模式。
[0074]
在某些实施例中，主机节点进行数据处理如下：
[0075]
如表2所示为各个时间周期点对应从机节点发送给主机节点的数据，可以看到p*t时间点和(p+m)*t时间点都是地址为1的从机节点传输数据给主机节点，可以看到p*t时间点最后一个数据和(p+m)*t时间点第一个数据为连续的，此传输方式不会丢失中间某个点的数据。同时，可以发现，每相邻地址之间相差一个数据采集周期传输数据，主机节点接收到的相邻地址从机节点的数据为前后时间周期，数据相差一个采样周期相位。
[0076]
主机节点可以把从每个从机节点采集上来的数据包添加对应的时间点(如表格中回复数据所示)作为时间戳，同时添加对应的总线n和从机节点地址来对应每包数据，保证数据为对应分布节点的同时，也保证所有数据同步。(本例中只介绍了一根总线上的数据处理，每根总线并行不干涉，总线和总线之间也同步)。
[0077]
表2数据流表
[0078][0079][0080]
主机节点在每个采集周期处理完数据后，online显示于上位机或者存储于存储器中，所有数据都有对应从机节点信息以及对应时间戳，保证了所有传感器的数据同步采集。从数据流表格可以看出，主机节点在每个采集周期接收到对应从机节点的数据包为两个采集周期前的数据，举例：如主机节点在p*t时间点接收地址为1的从机节点，那么其数据为(p-1-m)t到(p-2)t时间点的数据，此时地址为2的从机节点的数据还是在(m-1)t周期前采集的数据，那么地址为2的从机节点相位落后(m+1)*t个时间。主机节点接收的所有从机节点的数据最近的时间点并不相同，实时显示上最多仅落后(m+1)*t个时间，可认为在online时实时显示最新数据，可参见图5。
[0081]
通过上述实施例的描述，可见本发明基于rs-485总线的分布式数据采集系统，布线简单，占用空间小，可以很好的集成于腿型内部狭小的空间，同时不影响腿型内部的物理冲击特性。相比较类似的rs-485总线分布式数据采集系统，本发明通过主机节点和各个从机节点之间的通信把控每个采集周期的节拍，每个从机节点在单个采集周期内从微观上保
证采集数据同步，并且保证总线的采集速度在20khz-100khz之间，确保了分布式传感器的信号采集的高速同步；主机节点在每个采集周期内完成数据的接收，保证了数据在主机节点online和存储的实时性。相比较直接把数据存储于各个从机节点的另外一个优势在于降低了各个从机节点的硬件要求，不管是从cpu速度还是硬件结构框架上都简化了。
[0082]
另外，相比较使用直接数据采集设备采集传感器信号，分布式总线数据采集在传感器附近(从机节点)就通过信号调理和模数转换为数字信号，再通过rs-485总线传输数据，简化传感器及数据采集端布线的同时，数字信号传输相比模拟信号布线更加稳定。
[0083]
综上，本发明采用的分布式数据采集系统可达到高速同步数据采集的目的，相比较其他分布式总线，如can总线，485总线应用层协议灵活，can总线复杂的应用层，无法达到此传输速度和数据的同步性；网络总线也是如此，普通网络总线同步性差，而基于精准时间的网络生态较差，无法使用简单微小的电路实现在腿型内部的布线和集成。

技术特征：
1.一种基于rs-485总线的腿型冲击用高速同步数据采集方法，包括主机节点、以及与主机节点通过阵列网络连接的多个从机节点，每个从机节点配置有用于感知行人保护腿型受冲击时腿型变化的传感器；其特征在于该方法包括以下步骤：步骤1、主机节点发送广播命令；单根rs-485总线上的所有从机节点接收该广播命令，同时从机节点进入串口接收中断模式，并通过此中断信号开启模数转换模块的数据采集；步骤2、主机节点发送完广播命令后，其tx线和rx线配置为脉冲捕获，等待rs-485总线脉冲；每个从机节点用第一时长处理模数转换模块的通信；当从机节点匹配当前广播命令中的地址后，则先发送配置命令，再发送spi数据；步骤3、主机节点通过脉冲捕获模式捕获配置命令中的脉冲数，并计算脉冲时间，调整主机节点自身的锁相环频率；使得与当前访问的地址对应的从机节点时钟频率公差在通信允许范围；主机节点完成配置命令后，则异步接收所述从机节点发送的spi数据；步骤4、主机节点在完成spi数据接收后，等待设定第二时长；步骤5、所有从机节点在经历第三时长后，重新打包各自数据；从机节点的tx线和rx线均配置为串口模式；主机节点等待第四时长，保证所有从机节点处理完数据，并将自己的tx线和rx线也配置为串口模式；步骤6、主机节点再次广播命令，该广播命令中的地址位加1，重复步骤2-5的过程，直到达到设定采集时间。2.根据权利要求1所述的方法，其特征在于：所述主机节点挂载多根rs-485总线，每根rs-485总线上挂载有相同数量的从机节点，从而构成所述阵列网络。3.根据权利要求1所述的方法，其特征在于：当单根所述rs-485总线上只有1个从机节点时，则从机节点数据采集速度为100khz；当单根所述rs-485总线上只有2-7个从机节点时，则从机节点数据采集速度为50khz；当单根所述rs-485总线上只有8-12个从机节点时，则从机节点数据采集速度为20khz。4.根据权利要求1所述的方法，其特征在于：当从机节点判断广播命令中的地址不是自身地址时；则跳过步骤3和步骤4，继续等待设定第三时长。5.根据权利要求1所述的方法，其特征在于：所述的主机节点在4个bits时间内处理自身锁相环误差，在捕获下一个下降沿时，配置tx线和rx线为10mbits/s速度的spi模式，并经过4个bits的时间开始与当前对应的从机节点进行异步spi通信。6.根据权利要求1所述的方法，其特征在于：步骤6中，主机节点配置为串口模式后再等待t
wait
时间，用于保证整个采集周期准确；所述主机节点在这段时间内处理数据，包括给数据添加时间戳，添加对应从机节点信息，并存储数据。
7.根据权利要求1至6中任一项所述的方法，其特征在于：所述的主机节点的cpu为fpga，所述的从机为带有stm32g0系列单片机。8.根据权利要求7所述的方法，其特征在于：所述的模数转换模块采用德州仪器数模转换芯片ads8320。9.根据权利要求1中所述的方法，其特征在于：行人保护腿型受冲击时前，主机节点中的电池模块由外部充电并供电；冲击时，外部电源断开，电池模块给整个阵列网络中多个从机节点供电。10.根据权利要求7所述的方法，其特征在于：所述的第一时长为1us，第二时长为0.5us，第三时长为(16+8+m*16)*(1/10)us，第四时长为1.5us，其中m为从机节点的地址，取值范围为1至12。

技术总结
本发明公开了一种基于RS-485总线的腿型冲击用高速同步数据采集方法。本发明通过主机节点和各个从机节点通信把控每个采集周期的节拍，每个从机节点在单个采集周期内从微观上保证采集数据同步；而为了保证数据在online时的实时性，通过每个采集周期主机接收数据，保证了所有通道在online时实时数据显示，这种方式相比较直接把数据存储于各个从机节点的另外一个优势在于降低了各个从机节点的硬件要求，不管是从CPU速度还是硬件结构框架上都简化了。化了。化了。


技术研发人员：王建鸿 潘烨 陈志龙 杨建 梁彬 江泓澄
受保护的技术使用者：杭州集普科技有限公司
技术研发日：2023.02.24
技术公布日：2023/7/13