图形化版图、半导体结构及其形成方法与流程

1.本发明涉及半导体技术领域，具体涉及一种图形化版图、半导体结构及其形成方法。


背景技术：

2.随着半导体技术的发展，半导体器件的尺寸持续减小。近年来，鳍式场效应晶体管技术使晶体管逐渐从平面结构向三维立体式结构过渡，从而提升了器件集成度，并减少了漏电电流。
3.其中，自对准四重图形工艺(self-aligned quadruple patterning，saqp)是制备更小尺寸的半导体器件的重要手段。在半导体器件的制备过程中，通常需要形成多个平行排布的鳍部结构，各鳍部结构之间的间距相同。然而，由于半导体图形化版图中的图形尺寸不均匀，从而导致形成的鳍部结构存在间距缺陷(pitch walking)。
4.现有技术中，当半导体结构的间距缺陷产生时，通常需要将形成的半导体结构与图形化版图进行对比，从而定位有缺陷的版图图形。其中，由于半导体结构中的鳍部结构排布较为密集，因此通过对比版图与形成的鳍部结构来定位版图缺陷的方法难度较大；此外，需要在鳍部结构形成后再进行版图的缺陷定位，从而导致缺陷定位的效率较低、及时性较差。


技术实现要素：

5.本发明解决的技术问题是，提供一种图形化版图、半导体结构及其形成方法，以降低图形化版图的缺陷定位难度，并提升图形化版图的缺陷定位的效率和及时性。
6.为解决上述技术问题，本发明实施例提供一种图形化版图，包括：隔离区以及器件区；位于所述隔离区内和器件区内的若干第一图形以及若干第二图形，各所述第一图形与各所述第二图形不同，且各所述第二图形包括至少部分位于所述器件区内的第二器件图形、以及位于所述隔离区内的第二隔离图形，所述第二隔离图形与所述第二器件图形之间有间隙。
7.可选的，所述隔离区位于相邻器件区之间。
8.可选的，各所述第一图形平行排布，各所述第二图形相对于第一图形平行排布，所述第一图形之间的间距相等，且所述第一图形与所述第二图形的间距相等。
9.可选的，所述第二图形位于相邻第一图形之间。
10.相应的，本发明实施例还提供一种半导体结构，包括：基底，所述基底包括虚拟区以及功能区；位于所述虚拟区上和功能区上的若干第一鳍部结构以及若干第二鳍部结构，各所述第一鳍部结构与各所述第二鳍部结构不同，且各所述第二鳍部结构包括至少部分位于所述功能区内的第二鳍部器件结构、以及位于所述虚拟区内的第二鳍部虚拟结构，所述第二鳍部器件结构与所述第二鳍部虚拟结构之间有间隙。
11.可选的，所述虚拟区位于所述功能区之间。
12.可选的，各所述第一鳍部结构平行排布，各所述第二鳍部结构相对于第一鳍部结构平行排布，所述第一鳍部结构之间的间距相等，且所述第一鳍部结构与所述第二鳍部结构的间距相等。
13.可选的，所述第二鳍部结构位于相邻第一鳍部结构之间。
14.相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供衬底；采用图形化版图进行图形化，在所述衬底上形成掩膜层，所述图形化版图包括：隔离区以及器件区；位于所述隔离区内和器件区内的若干第一图形以及若干第二图形，各所述第一图形与各所述第二图形不同，且各所述第二图形包括至少部分位于所述器件区内的第二器件图形、以及位于所述隔离区内的第二隔离图形，所述第二隔离图形与所述第二器件图形之间有间隙；以所述掩膜层为掩膜蚀刻所述衬底，形成基底以及位于所述基底上的鳍部结构，所述基底包括虚拟区以及功能区，所述图形化版图的隔离区用于形成位于虚拟区上的鳍部结构，所述图形化版图的器件区用于形成位于功能区上的鳍部结构，所述鳍部结构包括：位于所述虚拟区上和功能区上的若干第一鳍部结构以及若干第二鳍部结构，各所述第一鳍部结构与各所述第二鳍部结构不同，且各所述第二鳍部结构包括至少部分位于所述功能区内的第二鳍部器件结构、以及位于所述虚拟区内的第二鳍部虚拟结构，所述第二鳍部器件结构与所述第二鳍部虚拟结构之间有间隙。
15.可选的，进行所述图形化的方法包括：以所述图形化版图进行图形化，在所述衬底上形成牺牲层。
16.可选的，进行所述图形化的方法还包括：在所述牺牲层侧壁表面形成第一侧墙；以所述第一侧墙为掩膜，去除所述牺牲层。
17.可选的，以所述第一侧墙作为所述掩膜层刻蚀所述衬底，形成基底以及位于所述基底上的鳍部结构。
18.可选的，进行所述图形化的方法还包括：去除所述牺牲层后，形成位于所述第一侧墙两侧的第二侧墙；在形成所述第二侧墙之后，去除所述第一侧墙。
19.可选的，以所述第二侧墙作为所述掩膜层刻蚀所述衬底，形成基底以及位于所述基底上的鳍部结构。
20.可选的，所述牺牲层和衬底之间还具有第一掩膜材料层；去除所述牺牲层后，以第一侧墙为掩膜刻蚀所述第一掩膜材料层，形成第一掩膜层；在所述第一掩膜层侧壁表面形成第二侧墙；在形成第二侧墙之后，去除所述第一掩膜层。
21.可选的，以所述第二侧墙作为所述掩膜层刻蚀所述衬底，形成基底以及位于所述基底上的鳍部结构。
22.可选的，所述第一掩膜材料层和衬底之间还具有第二掩膜材料层；去除所述第一掩膜层之后，以所述第二侧墙为掩膜刻蚀所述第二掩膜材料层，形成所述掩膜层。
23.可选的，在形成所述鳍部结构后，去除所述虚拟区上的鳍部结构。
24.与现有技术相比，本发明实施例的技术方案具有以下有益效果：
25.本发明的技术方案提供的图形化版图中，由于各所述第一图形与各所述第二图形不同，且各所述第二图形包括的所述第二隔离图形与所述第二器件图形之间有间隙，因此所述第二图形作为图形化版图中各图形的锚点，能够更方便地使所述图形化版图中的各图形与后续形成的半导体结构相互对应，从而在半导体结构产生间距缺陷时，能更容易的在
图形化版图中定位到具有相应缺陷的图形，降低了缺陷定位的难度，提升了缺陷定位的效率。
26.本发明的技术方案提供的半导体结构中，由于各所述第一鳍部结构与各所述第二鳍部结构不同，且各所述第二鳍部结构包括的所述第二鳍部器件结构与所述第二鳍部虚拟结构之间有间隙，因此所述第二鳍部结构更容易辨识，从而可以作为半导体结构中各鳍部结构的锚点，在半导体结构产生间距缺陷时，能更容易的定位到具有相应缺陷的图形，降低了缺陷定位的难度，提升了缺陷定位的效率。
27.本发明的技术方案提供的半导体结构的形成方法中，由于使用的图形化版图中，各所述第一图形与各所述第二图形不同，且各所述第二图形包括的所述第二隔离图形与所述第二器件图形之间有间隙，因此所述第二图形形成的第二鳍部结构更容易辨识，从而可以作为半导体结构中各鳍部结构的锚点，降低了图形化版图缺陷定位的难度，提升了缺陷定位的效率。
28.进一步，在半导体结构的形成过程中，形成的各第一侧墙以及各第二侧墙均与所述图形化版图中的各图形相对应，因此在形成鳍部结构之前，即可在所述第一侧墙或第二侧墙形成后进行图形化版图的缺陷定位，从而提升了缺陷定位的效率和及时性。
29.进一步，在半导体结构的形成过程中，由于各所述第二图形形成的鳍部结构中，位于所述虚拟区上的鳍部结构已被切断，因此在后续去除所述虚拟区上的各鳍部结构时，工艺步骤更简单。
附图说明
30.图1和图2为本发明一实施例中的图形化版图的结构示意图；
31.图3至图10是本发明一实施例中的半导体结构的形成过程的结构示意图。
具体实施方式
32.如背景技术所述，现有技术中，当半导体结构产生间距缺陷时，通常需要将形成的半导体结构与图形化版图进行对比，从而定位有缺陷的版图图形。其中，由于半导体结构中的鳍部结构排布较为密集，因此通过对比版图与形成的鳍部结构来定位版图缺陷的方法难度较大；此外，需要在鳍部结构形成后再进行版图的缺陷定位，从而导致缺陷定位的效率较低、及时性较差。
33.为解决上述技术问题，本发明的技术方案提供一种图形化版图，包括：若干第一图形以及若干第二图形，各所述第一图形与各所述第二图形不同，其中，各所述第二图形包括第二器件图形与第二隔离图形，且两者之间有间隙。因此，所述第二图形作为图形化版图中各图形的锚点，能够更方便地使所述图形化版图中的各图形与后续形成的半导体结构相互对应，从而在半导体结构产生间距缺陷时，能更容易的在图形化版图中定位到具有相应缺陷的图形，降低了缺陷定位的难度，提升了缺陷定位的效率。
34.为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
35.图1和图2为本发明一实施例中的图形化版图的结构示意图。
36.请参考图1和图2，图2为图1中区域c的放大图。所述图形化版图包括：隔离区b以及
器件区a；位于所述隔离区b内和器件区a内的若干第一图形101以及若干第二图形102，各所述第一图形101与各所述第二图形102不同，且各所述第二图形102包括至少部分位于所述器件区a内的第二器件图形103、以及位于所述隔离区b内的第二隔离图形104，所述第二隔离图形104与所述第二器件图形103之间有间隙。
37.在后续的半导体结构的形成过程中，所述图形化版图用于形成图形化层，从而根据图形化层形成相应的半导体结构。
38.具体的，所述第一图形101用于形成半导体结构中的第一鳍部结构，所述第二图形102用于形成半导体结构中的第二鳍部结构。
39.所述第二图形102作为图形化版图中各图形的锚点，能够更方便地使各图形与后续形成的各鳍部结构相互对应，从而提升图形化版图缺陷定位的效率。具体的，由于各所述第一图形101与各所述第二图形102不同，各所述第二图形102包括第二器件图形103以及第二隔离图形104，且所述第二隔离图形104与所述第二器件图形103之间有间隙，因此，根据所述第一图形101形成的第一鳍部结构与根据所述第二图形102形成的第二鳍部结构不同，所述第二鳍部结构中存在间隙，更易于辨认。当半导体结构中的部分鳍部结构产生间距缺陷时，在第二鳍部结构的辅助下，可以更容易地获取产生间距缺陷的鳍部结构与第二鳍部结构之间的相对位置；接着，通过所述相对位置，可以在图形化版图中结合第二图形102快速定位到具有相应缺陷的图形，从而降低了图形化版图缺陷定位的难度，提升了缺陷定位的效率。
40.在本实施例中，所述图形化版图的器件区a用于形成半导体结构的功能部分，所述图形化版图的隔离区b用于形成半导体结构的非功能部分。
41.请继续参考图2，各所述第二图形102包括至少部分位于所述器件区a内的第二器件图形103、以及位于所述隔离区b内的第二隔离图形104，所述第二隔离图形104与所述第二器件图形103之间有间隙。
42.具体的，所述第二隔离图形104与所述第二器件图形103之间的间隙位于所述隔离区b内，而所述器件区a内的第二器件图形103不受所述间隙的影响。由于所述图形化版图的隔离区b用于形成半导体结构的非功能部分，因此，所述第二隔离图形104与所述第二器件图形103之间的间隙对后续形成的半导体结构的功能无影响。通过使所述第二图形102具有位于所述隔离区b上的间隙，可以在不影响后续形成的半导体结构的功能的情况下，使所述第二图形102与第一图形101有明显的区别。由此，所述第二图形102能够作为图形化版图中各图形的锚点，以提升图形化版图缺陷定位的效率。
43.在本实施例中，各所述第一图形101位于所述隔离区b以及器件区a内，且各所述第一图形101内无间隙，从而使所述第二图形102与各第一图形101有明显的区别。
44.在本实施例中，所述隔离区b位于相邻器件区a之间。
45.在其他实施例中，所述图形化版图包括的器件区的数量和隔离区的数量相同，所述器件区和隔离区相邻排布。
46.请继续参考图1和图2，在本实施例中，各所述第一图形101平行排布，各所述第二图形102相对于第一图形101平行排布，所述第一图形101之间的间距相等，所述第一图形101与所述第二图形102的间距相等。所述第二图形102位于相邻第一图形101之间，且相邻第一图形101与所述第二图形102的间距与各所述第一图形101之间的间距相等。
47.所述第二图形102的位置与半导体结构中相应各鳍部结构的工艺可靠性有关。通过在较容易产生间距缺陷的鳍部结构对应的图形周围设置第二图形102，使后续的半导体结构的形成过程中，所述第二图形102形成的第二鳍部结构与产生间距缺陷的鳍部结构距离较近，从而使所述缺陷定位的效率更高。
48.在本实施例中，所述第二图形102的数量等于1。
49.在其他实施例中，所述第二图形的数量大于1。优选的，所述第二图形与所述第一图形的数量之比小于或等于1:5。由于在图形化版图中增加了充当锚点的第二图形的数量，从而进一步提升了定位图形化版图中图形缺陷的效率。
50.本实施例中，在任一个第二图形102中，所述第二隔离图形104的数量大于1，且各所述第二隔离图形104相互分立。
51.由于所述第二图形102具有位于各第二隔离图形104之间的间隙、以及位于所述第二隔离图形104和所述第二器件图形103之间的间隙，因此使所述第二图形102与所述第一图形101的差异更明显，从而使所述第二图形102形成的第二鳍部结构更容易辨认，提升了定位图形化版图中图形缺陷的效率。
52.在另一实施例中，任一个第二图形中的第二隔离图形的数量等于1。
53.相应的，本发明技术方案还提供一种半导体结构的形成方法。以下结合附图进行详细说明。
54.图3至图10是本发明一实施例中的半导体结构的形成过程的结构示意图。
55.其中，图3为图4沿dd’方向的剖面示意图，图4为图3沿x方向的俯视图，图9为图10沿ss’方向的剖面示意图，图10为图9沿y方向的俯视图。
56.请参考图3和图4，提供衬底200、位于所述衬底200上的第二掩膜材料层202、以及位于所述第二掩膜材料层202上的第一掩膜材料层201；采用图形化版图进行图形化，在所述第一掩膜材料层201上形成牺牲层203。
57.在本实施例中，所述图形化版图如图1和图2所述，在此不作赘述。
58.各所述牺牲层203与所述图形化版图中的各图形相对应。具体的，所述牺牲层203具有一区i和二区ii，所述图形化版图的隔离区用于形成位于二区ii的牺牲层203，所述图形化版图的器件区用于形成位于一区i的牺牲层203。所述牺牲层203包括位于所述一区i和二区ii内的若干第一牺牲结构221以及若干第二牺牲结构222，各所述第一牺牲结构221与各所述第二牺牲结构222不同，且各所述第二牺牲结构222包括至少部分位于所述一区i内的第一子结构224、以及位于所述二区ii内的第二子结构223，所述第一子结构224与所述第二子结构223之间有间隙。
59.在本实施例中，所述第二子结构223的长度l大于或等于最小鳍部长度，所述最小鳍部长度是半导体结构的形成工艺允许的鳍部结构的最小尺寸。
60.在本实施例中，各所述第二子结构223的间距n大于或等于最小鳍部间距，所述最小鳍部间距是不引入缺陷的情况下，半导体结构的形成工艺允许的各鳍部结构之间的最小间距。
61.在本实施例中，各所述第一子结构224超出所述一区i部分的长度z记为第二牺牲结构222功能长度，所述第二牺牲结构222功能长度大于或等于最小鳍部功能长度，所述最小鳍部功能长度用于保证后续形成的鳍部结构的功能不受影响。
62.所述衬底200的材料包括硅、硅锗、碳化硅、绝缘体上硅(soi)、绝缘体上锗(goi)等。在本实施例中，所述衬底200的材料为硅。
63.所述牺牲层203作为第一芯轴结构，使后续形成的第一侧墙能够以自对准的方式形成于所述牺牲层203的两侧。
64.请参考图5，在所述牺牲层203侧壁表面形成第一侧墙204；以所述第一侧墙204为掩膜，去除所述牺牲层203。
65.所述第一侧墙204的形成方法包括：在所述第一掩膜材料层201以及所述牺牲层203上形成第一侧墙材料层(未图示)；回刻蚀所述第一侧墙材料层，直至暴露出所述牺牲层203顶部表面以及所述第一掩膜材料层201表面，从而形成位于所述牺牲层203两侧的第一侧墙204。
66.由于所述第一侧墙204以自对准的方式形成于所述牺牲层203两侧，因此，各第一侧墙204的结构与相应的牺牲层203的结构相对应，各第一侧墙204之间的间距与相应牺牲层203的尺寸、位置有关。
67.请参考图6，去除所述牺牲层203后，以第一侧墙204为掩膜刻蚀所述第一掩膜材料层201，形成第一掩膜层205。
68.通过形成第一掩膜层205，从而将所述第一侧墙204的结构传递至所述第一掩膜材料层201，因此使半导体结构的形成方法能够与更多的半导体器件的形成工艺相兼容。
69.请参考图7，在所述第一掩膜层205侧壁表面形成第二侧墙206；在形成第二侧墙206之后，去除所述第一掩膜层205。
70.所述第二侧墙206的形成方法与所述第一侧墙204的形成方法相同，在此不作赘述。
71.由于所述第二侧墙206以自对准的方式形成于所述第一掩膜层205两侧，而第一掩膜层205的结构与所述第一侧墙204相对应，因此，各第二侧墙206的结构与各第一侧墙204的结构相对应，各第二侧墙206之间的间距与相应第一侧墙204的尺寸、位置有关。
72.请参考图8，去除所述第一掩膜层205之后，以所述第二侧墙206为掩膜刻蚀所述第二掩膜材料层202，形成所述掩膜层207。
73.通过形成掩膜层207，从而将所述第二侧墙206的结构传递至所述第二掩膜材料层202，因此实现了图形在多层结构中的传递，使半导体结构的形成方法的适用范围更广。
74.请参考图9和图10，以所述掩膜层207为掩膜蚀刻所述衬底200，形成基底210以及位于所述基底210上的鳍部结构208。
75.在本实施例中，各所述鳍部结构208根据所述掩膜层207形成，而所述掩膜层207的结构与各所述第二侧墙206的结构相对应，从而各所述鳍部结构208与各第二侧墙206的结构相对应；其次，所述第二侧墙206以自对准的方式形成于所述第一掩膜层205两侧，而第一掩膜层205的结构与所述第一侧墙204的结构相对应，因此，各第二侧墙206的结构与各第一侧墙204的结构相对应；再次，所述第一侧墙204以自对准的方式形成于所述牺牲层203两侧，各第一侧墙204的结构与相应的牺牲层203的结构相对应；最后，各所述牺牲层203与所述图形化版图中的各图形相对应。因此，各鳍部结构208与各图形化版图中的各图形相对应，且各鳍部结构208之间的间距与相应各图形的尺寸、位置有关；此外，各第二侧墙206、各第一侧墙204均与各图形化版图中的各图形相对应，各第二侧墙206之间的间距与相应各图
形的尺寸、位置有关，各第一侧墙204之间的间距与相应各图形的尺寸、位置有关。
76.请继续参考图10，所述基底210包括虚拟区q以及功能区p，所述图形化版图的隔离区用于形成位于虚拟区q上的鳍部结构208，所述图形化版图的器件区用于形成位于功能区p上的鳍部结构208。
77.具体的，基底210上的鳍部结构208包括：位于所述虚拟区q上和功能区p上的若干第一鳍部结构211以及若干第二鳍部结构212，各所述第一鳍部结构211与各所述第二鳍部结构212不同，且各所述第二鳍部结构212包括至少部分位于所述功能区p内的第二鳍部器件结构214、以及位于所述虚拟区q内的第二鳍部虚拟结构213，所述第二鳍部器件结构214与所述第二鳍部虚拟结构213之间有间隙。
78.所述第一鳍部结构211根据所述图形化版图中的第一图形形成，所述第二鳍部结构212根据所述图形化版图中的第二图形形成。
79.由于使用的图形化版图中，各所述第一图形与各所述第二图形不同，且各所述第二图形包括的所述第二隔离图形与所述第二器件图形之间有间隙，因此根据所述第二图形形成的第二鳍部结构212更容易辨识，从而可以作为半导体结构中各鳍部结构208的锚点，降低了图形化版图缺陷定位的难度，提升了缺陷定位的效率。
80.此外，在所述半导体结构的形成过程中，由于各第二侧墙206与所述图形化版图中的各图形相对应，因此，在各第二侧墙206中也具有与所述第二图形相对应的第二侧墙锚点结构(未图示)。从而，在形成所述鳍部结构208之前，在形成所述第二侧墙206形成之后，即可在所述第二侧墙锚点结构的辅助下，获取产生间距缺陷的第二侧墙206与第二侧墙锚点结构之间的相对位置，从而在图形化版图中快速定位到具有相应缺陷的图形。因而，在所述鳍部结构208形成之前，即可提前定位到图形化版图中具有缺陷的图形，从而提升了缺陷定位的效率和及时性。
81.同样的，由于各第一侧墙204也与所述图形化版图中的各图形相对应，因此在各第一侧墙204形成后，即可提前定位到图形化版图中具有缺陷的图形，进一步提升了缺陷定位的及时性。
82.在另一实施例中，所述衬底上仅包括第一掩膜材料层。所述半导体结构的形成过程包括：提供衬底；以所述图形化版图进行图形化，在所述第一掩膜材料层上形成牺牲层；在所述牺牲层侧壁表面形成第一侧墙；以所述第一侧墙为掩膜，去除所述牺牲层；去除所述牺牲层后，以第一侧墙为掩膜刻蚀所述第一掩膜材料层，形成第一掩膜层；在所述第一掩膜层侧壁表面形成第二侧墙；在形成第二侧墙之后，去除所述第一掩膜层；以所述第二侧墙作为所述掩膜层刻蚀所述衬底，形成基底以及位于所述基底上的鳍部结构。
83.在另一实施例中，所述半导体结构的形成过程包括：提供衬底；以所述图形化版图进行图形化，在所述衬底上形成牺牲层；在所述牺牲层侧壁表面形成第一侧墙；以所述第一侧墙为掩膜，去除所述牺牲层；去除所述牺牲层后，形成位于所述第一侧墙两侧的第二侧墙；在形成所述第二侧墙之后，去除所述第一侧墙；以所述第二侧墙作为所述掩膜层刻蚀所述衬底，形成基底以及位于所述基底上的鳍部结构。
84.在另一实施例中，在形成所述第一侧墙后，以所述第一侧墙作为所述掩膜层刻蚀所述衬底，形成基底以及位于所述基底上的鳍部结构。
85.在本实施例中，在形成所述鳍部结构208后，去除所述虚拟区q上的鳍部结构208，
以形成位于基底210上的鳍部器件层。
86.其中，由于根据各第二图形形成的鳍部结构208中，位于所述虚拟区q上的鳍部结构208已被切断，因此在后续去除所述虚拟区q上的各鳍部结构208时，工艺步骤更简单。
87.相应的，本发明技术方案还提供一种半导体结构。以下结合附图进行详细说明。
88.请继续参考图9和图10，图9为图10沿ss’方向的剖面示意图，图10为图9沿y方向的俯视图。所述半导体结构包括：基底210，所述基底210包括虚拟区q以及功能区p；位于所述虚拟区q上和功能区p上的若干第一鳍部结构211以及若干第二鳍部结构212，各所述第一鳍部结构211与各所述第二鳍部结构212不同，且各所述第二鳍部结构212包括至少部分位于所述功能区p内的第二鳍部器件结构214、以及位于所述虚拟区q内的第二鳍部虚拟结构213，所述第二鳍部器件结构214与所述第二鳍部虚拟结构213之间有间隙。
89.由于各所述第一鳍部结构211与各所述第二鳍部结构212不同，且各所述第二鳍部结构212包括的所述第二鳍部器件结构214与所述第二鳍部虚拟结构213之间有间隙，因此所述第二鳍部结构212更容易辨识，从而可以作为半导体结构中各鳍部结构208的锚点。在半导体结构中的部分鳍部结构208产生间距缺陷时，在第二鳍部结构212的辅助下，可以更容易地获取产生间距缺陷的鳍部结构208与第二鳍部结构212之间的相对位置，从而能够在相应的图形化版图中快速定位到具有对应缺陷的图形，降低了图形化版图缺陷定位的难度，提升了缺陷定位的效率。
90.在本实施例中，各所述第一鳍部结构211位于所述虚拟区q以及功能区p内，且各所述第一鳍部结构211内无间隙，从而使所述第二鳍部结构212与各第一鳍部结构211有明显的区别。
91.请继续参考图10，在本实施例中，所述基底210的虚拟区q位于所述功能区p之间。
92.在本实施例中，各所述第一鳍部结构211平行排布，各所述第二鳍部结构212相对于第一鳍部结构211平行排布，所述第一鳍部结构211之间的间距相等，且所述第一鳍部结构211与所述第二鳍部结构212的间距相等。所述第二鳍部结构212位于相邻第一鳍部结构211之间，且相邻第一鳍部结构211与第二鳍部结构212的间距与各所述第一鳍部结构211之间的间距相等。
93.在本实施例中，所述第二鳍部结构212的数量等于4。
94.在另一实施例中，所述第二鳍部结构的数量大于4。优选的，所述第二鳍部结构与所述第一鳍部结构的数量之比小于或等于1:5。由于半导体结构中充当锚点的第二鳍部结构的数量更多，从而进一步提升了定位对应图形缺陷的效率。
95.在另一实施例中，所述第二鳍部结构的数量小于4，且大于或等于1。
96.在本实施例中，在任一个第二鳍部结构212中，所述第二鳍部虚拟结构213的数量大于1。各所述第二鳍部虚拟结构213相互分立。
97.由于所述第二鳍部结构212具有位于各第二鳍部虚拟结构213之间的间隙、以及位于所述各第二鳍部虚拟结构213和所述第二鳍部器件结构214之间的间隙，因此使所述第二鳍部结构212与所述第一鳍部结构211的差异更明显，从而使所述第二鳍部结构212更容易辨认。
98.在另一实施例中，任一个第二鳍部结构中的第二鳍部虚拟结构的数量等于1。
99.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本
发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

技术特征：
1.一种图形化版图，其特征在于，包括：隔离区以及器件区；位于所述隔离区内和器件区内的若干第一图形以及若干第二图形，各所述第一图形与各所述第二图形不同，且各所述第二图形包括至少部分位于所述器件区内的第二器件图形、以及位于所述隔离区内的第二隔离图形，所述第二隔离图形与所述第二器件图形之间有间隙。2.如权利要求1所述的图形化版图，其特征在于，所述隔离区位于相邻器件区之间。3.如权利要求1所述的图形化版图，其特征在于，各所述第一图形平行排布，各所述第二图形相对于第一图形平行排布，所述第一图形之间的间距相等，且所述第一图形与所述第二图形的间距相等。4.如权利要求1所述的图形化版图，其特征在于，所述第二图形位于相邻第一图形之间。5.一种半导体结构，其特征在于，包括：基底，所述基底包括虚拟区以及功能区；位于所述虚拟区上和功能区上的若干第一鳍部结构以及若干第二鳍部结构，各所述第一鳍部结构与各所述第二鳍部结构不同，且各所述第二鳍部结构包括至少部分位于所述功能区内的第二鳍部器件结构、以及位于所述虚拟区内的第二鳍部虚拟结构，所述第二鳍部器件结构与所述第二鳍部虚拟结构之间有间隙。6.如权利要求5所述的半导体结构，其特征在于，所述虚拟区位于所述功能区之间。7.如权利要求5所述的半导体结构，其特征在于，各所述第一鳍部结构平行排布，各所述第二鳍部结构相对于第一鳍部结构平行排布，所述第一鳍部结构之间的间距相等，且所述第一鳍部结构与所述第二鳍部结构的间距相等。8.如权利要求5所述的半导体结构，其特征在于，所述第二鳍部结构位于相邻第一鳍部结构之间。9.一种半导体结构的形成方法，其特征在于，包括：提供衬底；采用图形化版图进行图形化，在所述衬底上形成掩膜层，所述图形化版图包括：隔离区以及器件区；位于所述隔离区内和器件区内的若干第一图形以及若干第二图形，各所述第一图形与各所述第二图形不同，且各所述第二图形包括至少部分位于所述器件区内的第二器件图形、以及位于所述隔离区内的第二隔离图形，所述第二隔离图形与所述第二器件图形之间有间隙；以所述掩膜层为掩膜蚀刻所述衬底，形成基底以及位于所述基底上的鳍部结构，所述基底包括虚拟区以及功能区，所述图形化版图的隔离区用于形成位于虚拟区上的鳍部结构，所述图形化版图的器件区用于形成位于功能区上的鳍部结构，所述鳍部结构包括：位于所述虚拟区上和功能区上的若干第一鳍部结构以及若干第二鳍部结构，各所述第一鳍部结构与各所述第二鳍部结构不同，且各所述第二鳍部结构包括至少部分位于所述功能区内的第二鳍部器件结构、以及位于所述虚拟区内的第二鳍部虚拟结构，所述第二鳍部器件结构与所述第二鳍部虚拟结构之间有间隙。10.如权利要求9所述的半导体结构的形成方法，其特征在于，进行所述图形化的方法
包括：以所述图形化版图进行图形化，在所述衬底上形成牺牲层。11.如权利要求10所述的半导体结构的形成方法，其特征在于，进行所述图形化的方法还包括：在所述牺牲层侧壁表面形成第一侧墙；以所述第一侧墙为掩膜，去除所述牺牲层。12.如权利要求11所述的半导体结构的形成方法，其特征在于，以所述第一侧墙作为所述掩膜层刻蚀所述衬底，形成基底以及位于所述基底上的鳍部结构。13.如权利要求11所述的半导体结构的形成方法，其特征在于，进行所述图形化的方法还包括：去除所述牺牲层后，形成位于所述第一侧墙两侧的第二侧墙；在形成所述第二侧墙之后，去除所述第一侧墙。14.如权利要求13所述的半导体结构的形成方法，其特征在于，以所述第二侧墙作为所述掩膜层刻蚀所述衬底，形成基底以及位于所述基底上的鳍部结构。15.如权利要求11所述的半导体结构的形成方法，其特征在于，所述牺牲层和衬底之间还具有第一掩膜材料层；去除所述牺牲层后，以第一侧墙为掩膜刻蚀所述第一掩膜材料层，形成第一掩膜层；在所述第一掩膜层侧壁表面形成第二侧墙；在形成第二侧墙之后，去除所述第一掩膜层。16.如权利要求15所述的半导体结构的形成方法，其特征在于，以所述第二侧墙作为所述掩膜层刻蚀所述衬底，形成基底以及位于所述基底上的鳍部结构。17.如权利要求15所述的半导体结构的形成方法，其特征在于，所述第一掩膜材料层和衬底之间还具有第二掩膜材料层；去除所述第一掩膜层之后，以所述第二侧墙为掩膜刻蚀所述第二掩膜材料层，形成所述掩膜层。18.如权利要求9所述的半导体结构的形成方法，其特征在于，在形成所述鳍部结构后，去除所述虚拟区上的鳍部结构。

技术总结
一种图形化版图、半导体结构及其形成方法，其中，图形化版图包括：隔离区以及器件区；位于所述隔离区内和器件区内的若干第一图形以及若干第二图形，各所述第一图形与各所述第二图形不同，且各所述第二图形包括至少部分位于所述器件区内的第二器件图形、以及位于所述隔离区内的第二隔离图形，所述第二隔离图形与所述第二器件图形之间有间隙。所述图形化版图能够降低图形的缺陷定位难度，并提升图形的缺陷定位效率和及时性。陷定位效率和及时性。陷定位效率和及时性。


技术研发人员：孙卫 王兴荣 方周
受保护的技术使用者：中芯国际集成电路制造(北京)有限公司
技术研发日：2021.12.31
技术公布日：2023/7/13