宽频带捷变源及信号模拟器的制作方法

1.本发明属于微波技术领域，涉及一种宽频带捷变源及信号模拟器，尤其涉及一种宽频带快速频率锁定的锁相源模块及信号模拟器。


背景技术：

2.频率合成器是产生一个或者多个稳定频率的信号源。频率合成技术于20世纪30年代提出，它作为现代无线通信系统、雷达系统、电子对抗、精密测量仪器等领域的核心器件，发挥着十分重要的作用。频率合成技术在国外发展较早。目前，国外的频率合成技术发展的比较成熟，在频率合成器的产品种类和技术指标上比国内技术好得多，相比之下，我国对频率合成技术的研究比较晚，技术较为落后，并且受加工工艺影响，器件指标、稳定性、体积等都有待提高。
3.频率合成器分为直接式频率合成器和间接式频率合成器两种。目前产生宽带捷变频信号的方式有三种，即直接模拟频率合成方式、直接数字频率合成方式和基于锁相环的间接频率合成方式。这三种频率合成器根据其各自的优点与不足，进行选择应用，以适应技术指标。
4.频率合成技术广泛应用于通信系统中，是现代通信和信息处理系统的重要组成部分。频率合成器作为通信系统的本地振荡器，其性能指标对整个系统的性能起着至关重要的作用。在移动通信的应用中，系统的响应时间非常重要，数据传输的速度是系统的重要指标，因为在变频过程中，系统处于等待过程，在等待过程中，系统无法传输数据，只有当系统的频率锁定后才能进行数据的收发，变频过程系统依然工作，增加了系统的功耗。频率锁定时间的减小，一方面减小系统的功耗，另一方面减小系统的响应时间，使更多的时间进行数据处理。在跳频扩频通信系统中，锁定时间短，有利于提高通信质量，降低误码率。超宽带、快速锁定、低相位噪声、低杂散、小型化、全集成的频率合成器设计始终是现代无线通信系统的一个挑战。


技术实现要素：

5.本发明旨在至少解决现有技术中存在的技术问题之一。
6.为此，本发明提供了一种宽频带捷变源及信号模拟器。
7.本发明的技术解决方案如下：
8.根据一方面，提供一种宽频带捷变源，所述宽频带捷变源用于输出频率为10ghz～15ghz的信号，该宽频带捷变源包括控制系统、直接数字频率合成器dds、锁相环路和电压预置单元，其中，所述控制系统分别与dds和电压预置单元连接，所述锁相环路包括依次相连接的鉴频鉴相器、有源环路滤波器、电压加法器、压控振荡器vco和8分频器，所述8分频器的输出端还与鉴频鉴相器连接，所述dds的输出端与所述鉴频鉴相器连接，所述电压阈值单元的输出端与电压加法器连接，
9.其中，所述控制系统根据所选的输出频率输出相应的预置电压数据至电压预置单
元，电压预置单元产生相应的预置电压并输出至电压加法器，同时所述dds根据控制系统发出的指令输出频率为62.5mhz～93.75mhz的参考信号至鉴频鉴相器，鉴频鉴相器对dds输入的参考信号和压控振荡器经8分频器的输出信号进行相位比较，鉴频鉴相器鉴相后产生的鉴相脉冲经有源环路滤波器产生参考电压并输出至电压加法器，电压加法器将所述预置电压和参考电压叠加后输出至vco以使vco输出频率为所需频率。
10.进一步地，所述宽频带捷变源还可包括功分器，所述vco还通过所述功分器与所述8分频器连接，所述功分器用于将所述vco的输出信号分成两路。
11.进一步地，所述宽频带捷变源还包括放大器，所述放大器还与所述功分器连接。
12.进一步地，所述电压预置单元为d/a控制器。
13.进一步地，所述电压加法器通过下式将预置电压与参考电压进行叠加：
[0014][0015]
其中，rf、r1、r2、r3均为调节电阻，v1为由fpga提供的预置电压；v2为锁相环路输出的参考电压。
[0016]
进一步地，所述dds的输出功率大于-5dbm。
[0017]
根据另一方面，提供一种信号模拟器，该信号模拟器包括上述的宽频带捷变源。
[0018]
上述技术方案通过dds与锁相环相结合的方式，得到了一种输出频率范围宽，频率跳变快，相位噪声低的宽频带捷变源，其主要方法dds激励pll，具体实现方法是直接数字频率合成器dds产生参考信号，固定相频比，利用dds参考信号的跳频实现整个捷变源的跳频，由于dds的快速跳频，捷变源的跳频时间主要取决于锁相环的锁定时间，重点解决锁相环路的频率锁定时间。本发明中，采用快速鉴频鉴相器，鉴相频率比较高的，因此，可以提高pll的带宽，从而减少锁定时间，同时，在频率改变时，利用电压预置技术将频率直接拉入锁相环的快速捕获频带，减少整个捷变源的锁定时间，该频率源在10ghz～15ghz的捷变时间可达到10微秒内。
附图说明
[0019]
所包括的附图用来提供对本发明实施例的进一步的理解，其构成了说明书的一部分，用于例示本发明的实施例，并与文字描述一起来阐释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0020]
图1为本发明提供的一种宽频带捷变源的构成示意图；
[0021]
图2为本发明提供的pll及电压预置原理示意图。
具体实施方式
[0022]
下面将结合附图对本发明技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本发明的技术方案，因此只作为示例，而不能以此来限制本发明的保护范围。
[0023]
需要注意的是，除非另有说明，本技术使用的技术术语或者科学术语应当为本发明所属领域技术人员所理解的通常意义。
[0024]
在本技术的描述中，需要理解的是，术语“水平”、“垂直”、“上”、“下”、“正面”、“背面”、“x轴”、“y轴”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
[0025]
此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。在本发明的描述中，“多个”的含义是两个以上，除非另有明确具体的限定；
[0026]
在本技术中，除非另有明确的规定和限定，术语“相连”、“连接”、“直插”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
[0027]
如图1-2所示，在本发明的一个实施例中，提供一种宽频带捷变源，所述宽频带捷变源用于输出频率为10ghz～15ghz的信号，该宽频带捷变源包括控制系统、直接数字频率合成器dds、锁相环路和电压预置单元，其中，所述控制系统分别与dds和电压预置单元连接，所述锁相环路包括依次相连接的鉴频鉴相器、有源环路滤波器、电压加法器、压控振荡器vco和8分频器，所述8分频器的输出端还与鉴频鉴相器连接，所述dds的输出端与所述鉴频鉴相器连接，所述电压阈值单元的输出端与电压加法器连接，其中，所述控制系统根据所选的输出频率输出相应的预置电压数据至电压预置单元，电压预置单元产生相应的预置电压并输出至电压加法器，同时所述dds根据控制系统发出的指令输出频率为62.5mhz～93.75mhz的参考信号至鉴频鉴相器，鉴频鉴相器对dds输入的参考信号和压控振荡器经8分频器的输出信号进行相位比较，鉴频鉴相器鉴相后产生的鉴相脉冲经有源环路滤波器产生参考电压并输出至电压加法器，电压加法器将所述预置电压和参考电压叠加后输出至vco以使vco输出频率为所需频率。
[0028]
也即，输入信号由dds提供，并且由反馈支路将vco输出信号经过处理后反馈给鉴相器，鉴相器对两路信号鉴相后输出电压信号，经过环路的低通滤波器后，再通过加法器输入给vco，调节vco的输出频率。
[0029]
本发明实施例中，所述电压预置单元可以为d/a控制器。
[0030]
可见，上述技术方案通过dds与锁相环相结合的方式，得到了一种输出频率范围宽，频率跳变快，相位噪声低的宽频带捷变源，其主要方法dds激励pll，具体实现方法是直接数字频率合成器dds产生参考信号，固定相频比，利用dds参考信号的跳频实现整个捷变源的跳频，由于dds的快速跳频，捷变源的跳频时间主要取决于锁相环的锁定时间，重点解决锁相环路的频率锁定时间。本发明中，采用快速鉴频鉴相器，鉴相频率比较高的，因此，可以提高pll的带宽，从而减少锁定时间，同时，在频率改变时，利用电压预置技术将频率直接拉入锁相环的快速捕获频带，减少整个捷变源的锁定时间，该频率源在10ghz～15ghz的捷变时间可达到10微秒内。
[0031]
如图1所示，该宽频带捷变源由100mhz晶振作为参考频率，分别提供给控制系统和dds，由于vco的输出频率为10ghz～15ghz，经过八分频后，输出频率为1.25mhz～1.875mhz，再经过鉴频鉴相器内部集成的分频器进行20分频，最终以62.5mhz～93.75mhz的频率进行
鉴相比较，即dds的输入到鉴相器的频率为62.5mhz～93.75mhz，经过环路滤波器后输出控制电压提供给vco，当频率进行跳变时，由控制系统控制d/a变换器给出预置电压输出，同时改变dds的输出频率，d/a控制器输出的预置电压通过加法器与锁相环路中环路滤波器的输出电压也即参考电压相加后输出给vco，实现vco输出频率的跳变，vco输出频率经过8分频反馈回路与dds的输出频率进行鉴相比较，实现目标频率的再次锁定。
[0032]
其中，dds模块实现的功能是提供pll模块的参考信号，通过改变dds的信号频率的输出，实现整个频率源的频率跳变。
[0033]
本发明实施例中，dds选用的是ad公司的dds芯片ad9914，ad9914具有12位的d/a转换器、频率调谐分辨率可以达到190phz、最高输出频率可以达到1.4ghz。
[0034]
较佳地，所述dds的输出功率大于-5dbm。
[0035]
所述八分频器也即八分频模块是在锁相环路反馈分频方案中将pll模块输出的信号，即压控振荡器的输出信号经八分频处理后，再反馈给pll模块的鉴频鉴相器，进行频率相位的鉴别。
[0036]
本发明实施例选用的是adi公司的adf5002芯片来实现八分频功能，能够避免器件本身带来的相噪恶化，该芯片的可输入信号的频率范围为4ghz～18ghz，输入信号的功率范围为-10dbm～+10dbm，输出信号的功率范围为-7dbm～-2dbm，并且具有很低的单边带噪声，约为-153dbc/hz。滤波器选用的是mini公司的lfcn-3000，频率范围是dc～3ghz，插入损耗在3ghz时损耗最大，最大值为0.7。
[0037]
本发明实施例中，所述鉴频鉴相器同时具有鉴别频率和相位的能力。当环路输出频率偏移的时候，鉴频鉴相器可以进行鉴频，改变环路的频率，实现频率的捕获功能，当环路的处于锁定状态时，环路起到鉴相的作用。鉴频鉴相器由数字电路和电荷泵组成，数字逻辑电路是一个相位比较器，数字逻辑电路对相位进行比较，输出高低电平，电荷泵在该数字逻辑电路的控制下，对环路滤波器进行充电和放电，改变对压控振荡器的控制电压。
[0038]
本发明采用的是有源滤波电路，因为压控振荡器在输出频率为10ghz～15ghz时要求的控制电压为0.6v～7.1v，压控振荡器所需控制电压比较高，而锁相环鉴相器的电荷泵电压为+5v，如果通过无源环路滤波电路的积分作用后，输出的最大电压约为+5v，小于压控振荡器的需求电压，不能驱动压控振荡器正常工作，因此需要有源环路滤波器增加鉴频鉴相器的调谐电压，使压控振荡器输出频率在所需的范围内。本发明中选用的放大器是adi公司的ad797，其具有良好的噪声特性。环路滤波器是锁相环很重要的组成部件，决定着环路输出信号的相位噪声和杂散。为了使环路输出具有良好的相位噪声，需要选择合适的环路带宽，这是因为，环路滤波对带内噪声呈低通特性，而对压控振荡器的噪声是高通的。环路滤波器选用三阶低通滤波器，确定其环路带宽，确定合适的电阻电容值，使频率锁定的速度和相位噪声指标达到最优。
[0039]
本发明压控振荡器选用的是hittite公司的压控振荡器芯片，该芯片是一款内部集成谐振器、负阻器件和变容二极管的低噪宽带mmic压控振荡器，功耗极低。芯片工作频率为10ghz～20ghz，调谐电压范围为0v～+22v。
[0040]
本发明实施例中，由于在锁相环路中加入了电压预置，为了使外加的控制电压和环路本身的鉴相产生的控制电压一起对压控振荡器进行控制，需要在锁相环的低通滤波器和压控振荡器之间加入一个加法器。该加法电路采用正相放大接法，电压输出与两个电压
输入的关系如式
[0041][0042]
在实际操作中可根据情况配置合适的系数。
[0043]
该加法器选用ti公司的放大器ths3091，ths3091是高电压、低失真电流反馈型运算放大器，具有高的转换速度和高的增益带宽，其转换速率高达7300v/μs。
[0044]
此外，所述宽频带捷变源还可包括功分器，所述vco还通过所述功分器与所述8分频器连接，所述功分器用于将所述vco的输出信号分成两路。
[0045]
所述宽频带捷变源还可包括放大器，所述放大器还与所述功分器连接。
[0046]
根据另一实施例，提供一种信号模拟器，该信号模拟器包括上述的宽频带捷变源。
[0047]
举例来说，所述模拟器可以为雷达信号模拟器。
[0048]
综上，本发明实现了具有高分辨率和杂散较少的高速宽带频率合成，该方法的基本方案是利用dds的频率输出作为pll的参考频率，通过控制单元控制dds的输出频率从而控制pll的输出频率，这样的方案很好的解决了dds本身输出频率低，杂散大的缺点，同时克服了pll的固有矛盾，也就是跳频速度与频率分辨率的矛盾，从而使系统达到很高的频率分辨率。同时，对实现快速锁定的原理和方法进行了分析，设计了一种快速捷变频的方案，即采用电压预置的辅助捕获方式，减小跳频的起始频差，可以极大地提高锁相跳频速度。本发明提出的一种宽频带捷变源，频率源输出频率在10ghz～15ghz，在频带内的捷变时间可达到10微秒内，具有输出频率范围宽，频率跳变快，相位噪声低等优势。
[0049]
如上针对一种实施例描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施例中使用，和/或与其它实施例中的特征相结合或替代其它实施例中的特征使用。
[0050]
应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤、组件或其组合的存在或附加。
[0051]
本发明以上的方法可以由硬件实现，也可以由硬件结合软件实现。本发明涉及这样的计算机可读程序，当该程序被逻辑部件所执行时，能够使该逻辑部件实现上文所述的装置或构成部件，或使该逻辑部件实现上文所述的各种方法或步骤。本发明还涉及用于存储以上程序的存储介质，如硬盘、磁盘、光盘、dvd、flash存储器等。
[0052]
这些实施例的许多特征和优点根据该详细描述是清楚的，因此所附权利要求旨在覆盖这些实施例的落入其真实精神和范围内的所有这些特征和优点。此外，由于本领域的技术人员容易想到很多修改和改变，因此不是要将本发明的实施例限于所例示和描述的精确结构和操作，而是可以涵盖落入其范围内的所有合适修改和等同物。
[0053]
本发明未详细说明部分为本领域技术人员公知技术。

技术特征：
1.一种宽频带捷变源，其特征在于，所述宽频带捷变源用于输出频率为10ghz～15ghz的信号，该宽频带捷变源包括控制系统、直接数字频率合成器dds、锁相环路和电压预置单元，其中，所述控制系统分别与dds和电压预置单元连接，所述锁相环路包括依次相连接的鉴频鉴相器、有源环路滤波器、电压加法器、压控振荡器vco和8分频器，所述8分频器的输出端还与鉴频鉴相器连接，所述dds的输出端与所述鉴频鉴相器连接，所述电压阈值单元的输出端与电压加法器连接，其中，所述控制系统根据所选的输出频率输出相应的预置电压数据至电压预置单元，电压预置单元产生相应的预置电压并输出至电压加法器，同时所述dds根据控制系统发出的指令输出频率为62.5mhz～93.75mhz的参考信号至鉴频鉴相器，鉴频鉴相器对dds输入的参考信号和压控振荡器经8分频器的输出信号进行相位比较，鉴频鉴相器鉴相后产生的鉴相脉冲经有源环路滤波器产生参考电压并输出至电压加法器，电压加法器将所述预置电压和参考电压叠加后输出至vco以使vco输出频率为所需频率。2.根据权利要求1所述的一种宽频带捷变源，其特征在于，所述宽频带捷变源还可包括功分器，所述vco还通过所述功分器与所述8分频器连接，所述功分器用于将所述vco的输出信号分成两路。3.根据权利要求2所述的一种宽频带捷变源，其特征在于，所述宽频带捷变源还包括放大器，所述放大器还与所述功分器连接。4.根据权利要求1-3任一项所述的一种宽频带捷变源，其特征在于，所述电压预置单元为d/a控制器。5.根据权利要求4所述的一种宽频带捷变源，其特征在于，所述电压加法器通过下式将预置电压与参考电压进行叠加：其中，r
f
、r1、r2、r3均为调节电阻，v1为由fpga提供的预置电压；v2为锁相环路输出的参考电压。6.根据权利要求1所述的一种宽频带捷变源，其特征在于，所述dds的输出功率大于-5dbm。7.一种信号模拟器，其特征在于，所述信号模拟器包括权利要求1-6所述的的宽频带捷变源。

技术总结
本发明提供一种宽频带捷变源及信号模拟器，所述宽频带捷变源用于输出频率为10GHz～15GHz的信号，该宽频带捷变源包括控制系统、直接数字频率合成器DDS、锁相环路和电压预置单元，其中，所述控制系统分别与DDS和电压预置单元连接，所述锁相环路包括依次相连接的鉴频鉴相器、有源环路滤波器、电压加法器、压控振荡器VCO和8分频器，所述8分频器的输出端还与鉴频鉴相器连接，所述DDS的输出端与所述鉴频鉴相器连接，所述电压阈值单元的输出端与电压加法器连接。该频率源输出频率在10GHz～15GHz，在频带内的捷变时间可达到10微秒内。频带内的捷变时间可达到10微秒内。频带内的捷变时间可达到10微秒内。


技术研发人员：刘瑜现 闫道广
受保护的技术使用者：北京振兴计量测试研究所
技术研发日：2021.12.30
技术公布日：2023/7/13