晶体管的制作方法

1.本公开涉及晶体管。


背景技术：

2.在专利文献1中公开了多指晶体管。该多指晶体管具备：在半导体基板之上的活性区域排列的多个栅极指、和在活性区域隔着栅极指交替排列的多个源极指及多个漏极指。在活性区域的外侧配置栅极焊盘。栅极焊盘经由栅极总线与栅极指连接。在活性区域的外侧且相对于活性区域靠栅极焊盘侧的区域配置源极焊盘。源极焊盘与源极指连接。在活性区域的外侧且隔着活性区域而与栅极焊盘相反一侧的区域配置漏极焊盘。漏极焊盘与漏极指连接。源极焊盘通过源极过孔接地。该多指晶体管在活性区域的外侧且漏极焊盘侧的区域具备抑制电压电流分布的电路。该电路连接栅极指或源极指。
3.专利文献1：日本专利第6067151号公报
4.gan hemt(high electron mobility transistor：高电子迁移率晶体管)那样的放大高频信号的晶体管正被推进高速动作及高增益化。伴随着该高增益化，有时在晶体管芯片单体中仅施加偏置电压就会产生振荡。在专利文献1的多指晶体管中，源极指被作为配线的源极总线汇集而连接。另外，为了避免与源极总线的接触，漏极指与漏极焊盘经由漏极空气桥而连接。由此，能够降低在源极指间产生的电压电流分布，抑制环路振荡。
5.这里，在源极总线与漏极空气桥交叉的部位形成平行平板电容器。因此存在高频晶体管的漏极-源极间电容增加的担忧。


技术实现要素：

6.本公开的目的在于，得到一种能够抑制振荡并抑制漏极-源极间电容的晶体管。
7.第一公开所涉及的晶体管具备：半导体基板；源极焊盘，设置于该半导体基板的上表面；多个源极电极，设置于该半导体基板的该上表面，具有与该源极焊盘连接的第一端和与该源极焊盘相反的一侧的第二端，并沿与该半导体基板的该上表面平行的排列方向排列；多个漏极电极，设置于该半导体基板的该上表面，并在该排列方向上与该多个源极电极交替配置；栅极电极，设置于该半导体基板的该上表面；以及第一配线，将该多个源极电极中的、设置于该半导体基板的在该排列方向上的中央部的多个中央部电极的该第二端连接起来，不与该多个源极电极中的除该多个中央部电极以外的源极电极的该第二端连接。
8.第二公开所涉及的晶体管具备：半导体基板；源极焊盘，设置于该半导体基板的上表面；多个源极电极，设置于该半导体基板的该上表面，具有与该源极焊盘连接的第一端和与该源极焊盘相反的一侧的第二端，并沿与该半导体基板的该上表面平行的排列方向排列；多个漏极电极，设置于该半导体基板的该上表面，并在该排列方向上与该多个源极电极交替配置；栅极电极，设置于该半导体基板的该上表面；以及连接路径，将该多个源极电极中的设置于该排列方向的两端的一对外侧电极的该第二端连接起来，不与该多个源极电极中的除该一对外侧电极以外的源极电极的该第二端连接。
9.在本公开所涉及的晶体管中，在强烈影响驻波的抑制的部位选择性地设置第一配线或连接路径。因此，能够抑制振荡并抑制漏极-源极间电容。
附图说明
10.图1是实施方式1所涉及的晶体管的俯视图。
11.图2是实施方式1所涉及的空气桥的剖视图。
12.图3是实施方式1所涉及的通孔的剖视图。
13.图4是表示源极电极的位置与源极电极的第二端的电位的关系的图。
14.图5是表示并联合成晶体管芯片而得的放大器的图。
15.图6是比较例所涉及的晶体管的俯视图。
16.图7是表示源极电极的连接位置与谐振频率的关系的图。
17.图8是表示源极电极的连接状态与谐振频率的关系的图。
18.图9是表示向晶体管输入的输入功率与功率附加效率的关系的图。
19.图10是实施方式2所涉及的晶体管的俯视图。
20.图11是实施方式3所涉及的晶体管的俯视图。
21.图12是实施方式4所涉及的晶体管的俯视图。
22.图13是实施方式5所涉及的晶体管的俯视图。
具体实施方式
23.参照附图对各实施方式所涉及的晶体管进行说明。对相同或者对应的构成要素，标注相同的附图标记，有时省略重复说明。以下称为连接的情况包括电连接。
24.实施方式1
25.图1是实施方式1所涉及的晶体管100的俯视图。晶体管100是高频用晶体管芯片。晶体管100也被称为多指晶体管。晶体管100具备半导体基板10。作为半导体基板10的材料，使用硅、碳化硅、砷化镓、氮化镓等。在半导体基板10之上形成高电子迁移率晶体管或者金属-氧化物-半导体场效应晶体管等。这里，以使用了氮化镓基板的高电子迁移率晶体管(gan hemt)为例。
26.在半导体基板10的上表面设置源极焊盘12、漏极焊盘16、栅极焊盘34。源极焊盘12和栅极焊盘34在半导体基板10的上表面设置在第一方向的一侧。漏极焊盘16在半导体基板10的上表面设置在第一方向的另一侧。另外，在半导体基板10的上表面，在第一方向的另一侧设置电极焊盘20。
27.漏极焊盘16、栅极焊盘34为了接合引线而设置。另外，在源极焊盘12的正下方设置通孔22。通孔22将源极焊盘12和设置于半导体基板10的与上表面相反的一侧的背面的背面金属连接来使它们导通。通孔22由设置于形成在半导体基板10的贯通孔的金属层形成。另外，在电极焊盘20的正下方设置通孔24。
28.在半导体基板10的上表面，在第一方向上在被源极焊盘12与漏极焊盘16夹着的区域设置多个源极电极14、多个漏极电极18、多个栅极电极36。源极电极14、漏极电极18、栅极电极36还分别被称为源极指、漏极指、栅极指。源极焊盘12、漏极焊盘16、栅极焊盘34、电极焊盘20、源极电极14、漏极电极18、栅极电极36由金属形成。
29.多个源极电极14具有：与源极焊盘12连接的第一端、和与源极焊盘12相反的一侧的第二端14a。源极电极14沿第一方向延伸。多个源极电极14沿与半导体基板10的上表面平行的排列方向排列。排列方向例如是与第一方向垂直的第二方向。
30.多个漏极电极18具有：与漏极焊盘16连接的第一端、和与漏极焊盘16相反的一侧的第二端。漏极电极18沿第一方向延伸。多个漏极电极18沿排列方向排列。多个漏极电极18在排列方向上与多个源极电极14交替配置。
31.多个栅极电极36具有：与栅极焊盘34连接的第一端、和与栅极焊盘34相反的一侧的第二端。栅极电极36沿第一方向延伸。多个栅极电极36沿排列方向排列。多个栅极电极36分别设置在邻接的源极电极14与漏极电极18之间。
32.在半导体基板10的上表面设置由金属形成的配线26。配线26连接多个源极电极14中的、设置于半导体基板10的在排列方向上的中央部的多个中央部电极s3、s4的第二端14a。在本实施方式中，多个中央部电极s3、s4为设置于半导体基板10的在排列方向上的中央部的邻接的一对源极电极14。
33.在晶体管100中，作为多个源极电极14而设置偶数个源极电极s1～s6。此时，包括多个源极电极14、多个漏极电极18、多个栅极电极36的沿第二方向排列的多个电极中的、设置于中央的电极成为漏极电极18。即，设置在芯片的沿第一方向延伸的中心线上的电极成为漏极电极18。在这样的结构中，例如夹着中央的漏极电极18的两个源极电极s3、s4成为通过配线26连接的中央部电极。
34.另外，配线26选择性地设置为仅与多个源极电极14中的中央部电极s3、s4的第二端14a接触。即，配线26不与除了多个中央部电极s3、s4以外的源极电极14的第二端14a连接。
35.配线26在俯视观察时与设置在多个中央部电极s3、s4之间的漏极电极18交叉。在漏极电极18中的与配线26交叉的部分形成空气桥28。图2是实施方式1所涉及的空气桥28的剖视图。漏极电极18通过空气桥28而跨越配线26。由此，能够连接漏极电极18与漏极焊盘16。
36.图3是实施方式1所涉及的通孔24的剖视图。在半导体基板10的背面设置背面金属32。通孔24从半导体基板10的上表面贯通至背面。通孔24由设置于形成在半导体基板10的贯通孔的金属层形成。通孔24连接电极焊盘20与背面金属32来使它们导通。另外，图1所示的多个通孔24在半导体基板10的背面侧通过背面金属32而连接。
37.多个源极电极14中的设置在排列方向的两端的一对外侧电极s1、s6的第二端14a通过由金属形成的配线30与电极焊盘20连接。由此，一对外侧电极s1、s6的第二端14a通过配线30、电极焊盘20、通孔24及背面金属32而连接。
38.在本实施方式中，连接一对外侧电极s1、s6的第二端14a的连接路径由配线30、电极焊盘20、通孔24及背面金属32构成。另外，该连接路径不与除了一对外侧电极s1、s6以外的源极电极14的第二端14a连接。
39.源极电极14通过与通孔22连接而成为接地电位。对栅极电极36和漏极电极18施加适当的偏置电压。另外，对栅极电极36输入高频信号。由此，在漏极电极18产生大功率的高频信号，得到放大作用。从外部向晶体管芯片的偏置电压的施加以及高频信号的输入和输出，经由与栅极焊盘34及漏极焊盘16接合的引线来进行。
40.接下来，对在没有配线26、30的情况下在晶体管100有可能产生的振荡进行说明。图4是表示源极电极14的位置与源极电极14的第二端14a的电位的关系的图。图4的纵轴示出未设置配线26、30时的6个源极电极s1～s6的第二端14a的电位。横轴表示源极电极s1～s6的芯片内的位置。
41.图4示出了谐振频率即可引起振荡的频率下的、晶体管芯片内部的电位的驻波。由于源极电极14与通孔22连接，因此直流的电位被固定为接地电位。但是，由于源极电极14具有电感，因此前端部的电位在毫米波段或准毫米波段能够变动。特别是在晶体管芯片的谐振频率下，前端部的电位有可能形成图4所示那样的驻波。
42.图4中作为一个例子示出了源极电极s1的第二端14a的电位变高、源极电极s6的第二端14a的电位变低的瞬间的波形。随着时间的经过，源极电极s1的电位下降，源极电极s6的电位上升，电位反转。周期性地重复这样的电位变化。该周期性的电位的变化频率与晶体管芯片的谐振频率对应。若晶体管在毫米波段或准毫米波段的谐振频率下具有增益，则可引起电压变化的振幅持续放大的情况。其结果，有可能产生大的电压振幅而产生振荡及晶体管的损伤。这样的晶体管芯片单体的振荡易在毫米波段或准毫米波段产生。
43.图5是表示并联合成晶体管芯片而得的放大器的图。上述的振荡以与在并联合成多个晶体管芯片而得的放大器中产生的被称为奇模振荡的现象相同的原理产生。奇模振荡是因并联连接的芯片的电压vds以相互相反的相位变化而产生的振荡。
44.作为抑制图4所示的振荡的手段的一个例子，可以考虑减少晶体管的增益。但是，这违背晶体管的高增益化的要求。作为抑制振荡的其他方法，可以考虑使源极电极14的第二端14a的电位的驻波无法产生。
45.图6是比较例所涉及的晶体管800的俯视图。晶体管800与晶体管100的不同点在于，配线826连接了所有源极电极14的第二端14a。另外，在晶体管800中未设置配线30。在晶体管800中，将源极电极14的第二端14a彼此用配线826连接来使其短路。由此，抑制源极电极14间的电位差，能够抑制驻波的产生。
46.实际上，由于配线826的电感，而无法理想地使源极电极14间短路。但是，通过配线826抑制驻波的产生，而大幅增加晶体管芯片的谐振频率。一般地，频率越高，晶体管的增益越下降。因此，能够抑制振荡。
47.但是，配线826与空气桥28形成平行平板电容器。因此，漏极-源极间电容增加。漏极-源极间电容的增加例如有可能带来使具备高频晶体管的放大器的工作频率成为窄带等的不良情况。特别是，若为了提高耐湿性而用电介质填充高频晶体管的周围，则配线826与空气桥28所交叉的部分的静电电容进一步增加。
48.另外，在为了得到高功率附加效率而形成了对高频晶体管适当设计的匹配电路的情况下，若在之后进行电介质的填充，则有可能漏极-源极间电容发生变化。由此，高频晶体管的特性发生改变，存在无法得到充分的功率附加效率的担忧。
49.因此，优选减小配线826与空气桥28所重叠的部分的面积。但是，若削减配线826则有可能导致振荡，而高频晶体管的使用本身变得不可能。
50.对此，通过选择性地仅连接具有大的电位差的源极电极14的组，能够期待抑制漏极-源极间电容并得到高振荡抑制效果。图4所示的驻波的波形为正弦曲线。因此，在邻接的源极电极14的组中电位差最大的是设置于芯片中央部的源极电极s3、s4的组。另外，在所有
源极电极14的组中电位差最大的是芯片两端的源极电极s1、s6的组。
51.图7是表示源极电极14的连接位置与谐振频率的关系的图。图7示出通过电磁场解析而对未设置配线30且邻接的源极电极14仅1组被配线26连接时的谐振频率进行模拟而得的结果。
52.图7所示的虚线表示不进行源极电极14的第二端14a的连接而是所有源极电极14的第二端14a为释放状态的情况下的谐振频率的计算结果。通过模拟发现了在五个连接部位的候补中通过连接源极电极s3、s4间而得到高谐振频率。
53.另外，通过电磁场解析计算出了未设置配线26且将源极电极s1、s6间连接时的谐振频率。即，假定图12所示那样的结构来进行了电磁场解析。此时，源极电极s1的第二端14a通过配线30、通孔24、背面金属32、通孔24、配线30的连接路径而与源极电极s6的第二端14a连接。
54.在两端的源极电极s1、s6没有连接的情况下即所有源极电极14的第二端14a为释放状态的情况下的谐振频率，如图7的虚线所示为28.3ghz。相对于此，连接了两端的源极电极s1、s6的第二端14a时的谐振频率被计算为32.1ghz。像这样，发现了通过图12所示的结构而提高谐振频率。
55.图8是表示源极电极14的连接状态与谐振频率的关系的图。在图8中，源极前端连接表示源极电极14的第二端14a的基于配线26的连接状态。在图8中，芯片两端的v/h连接表示两端的源极电极s1、s6的第二端14a的经由通孔24的连接的有无。
56.在连接了所有源极电极14的第二端14a的晶体管800的结构中，谐振频率估算为46.2ghz，得到了最高的谐振频率。在使所有源极电极14的第二端14a成为释放状态的结构的谐振频率为28.3ghz。相对于此，在连接芯片中央部的源极电极14的第二端14a且没有芯片两端的v/h连接的情况下，谐振频率为34.5ghz。另外，在没有源极前端连接且有芯片两端的v/h连接的情况下，谐振频率为32.1ghz。即，通过芯片中央部的源极电极14的第二端14a的连接、或者芯片两端的源极电极14的第二端14a的连接，而提高谐振频率。
57.另外，如晶体管100那样，通过并用芯片中央部的源极电极14的第二端14a的连接、以及芯片两端的源极电极14的第二端14a的连接，可得到约40ghz的谐振频率。
58.值得注意的是，在连接了所有源极电极14的前端时，即使进一步将两端的源极电极14的前端与通孔24连接，谐振频率也不变化。若从图6所示的状态进一步将两端的源极电极s1、s6的第二端14a与通孔24连接，则与源极电极14连接的通孔的数量增加，源极电感降低，这已通过实验和计算双方得到确认。但是，尽管源极电感减少，但谐振频率及振荡的产生容易度也不变化。这是因为在连接了所有源极电极14的前端彼此时，两端的源极电极s1、s6的前端也已经在半导体基板10的上表面连接。意味着即使从该状态进一步通过通孔24和背面金属32连接两端的源极电极s1、s6，也不出现有意义的效果。
59.另一方面，在所有源极电极14的前端为释放状态的结构、或者源极电极14的前端彼此仅一部分连接的结构中，发现了通过将两端的源极电极s1、s6的前端与通孔24连接而提高谐振频率。
60.对所有源极电极14的第二端14a为释放状态的状态，通过电磁场解析估算了设置配线26、826所带来的漏极-源极间电容的增加量。这里，假定了晶体管周边被通常的电介质材料填充的状态。在图6所示的晶体管800的情况下，得到了通过配线826而使漏极-源极间
电容增加49毫微微法拉(femtofarad)的计算结果。相对于此，在本实施方式的晶体管100的情况下，基于配线26的漏极-源极间电容的增加量为8毫微微法拉。
61.像这样，通过减少配线26与空气桥28所交叉的部分的面积，能够抑制漏极-源极间电容。如以上那样，在本实施方式的晶体管100中，能够提高谐振频率抑制振荡并抑制漏极-源极间电容。
62.图9是表示向晶体管100输入的输入功率与功率附加效率的关系的图。图9的纵轴表示晶体管的pae(power-added efficiency：功率附加效率)，横轴表示向晶体管输入的高频信号的功率pin。图9的虚线表示晶体管800的计算结果，实线表示晶体管100的计算结果。在晶体管800中即使适当设计及制作匹配电路，若在之后填充电介质材料，则晶体管800的特性也发生变化，功率附加效率的最大值下降至约75％。相对于此，在本实施方式的晶体管100中，通过抑制漏极-源极间电容，从而抑制因电介质材料的填充而引起的特性变化，能够维持80％的高功率附加效率。因此，能够抑制晶体管100的性能的下降。
63.图1～图3所示的晶体管100的结构为一个例子。例如，源极电极14、漏极电极18、栅极电极36的数量并不限定于图1所示的数量。另外，源极焊盘12、漏极焊盘16、栅极焊盘34、电极焊盘20的形状、位置、数量并不限定。另外，如后述那样，多个中央部电极只要是多个源极电极14中的设置于半导体基板10的在排列方向上的中央部的多个电极即可，也可以为三个以上。
64.这些变形能够对以下实施方式所涉及的晶体管适当应用。此外，关于以下实施方式所涉及的晶体管，由于与实施方式1的共同点多，因此围绕与实施方式1的不同点进行说明。
65.实施方式2
66.图10是实施方式2所涉及的晶体管200的俯视图。晶体管200作为多个源极电极14具有源极电极s1～s11。此外，在图10中省略了栅极电极36。在本实施方式的晶体管200中，包括多个源极电极14、多个漏极电极18、多个栅极电极36的沿第二方向排列的多个电极中的、设置于中央的电极为源极电极s6。因此，中央的源极电极s6与两旁的源极电极s5、s7的第二端14a通过配线26连接。
67.在本实施方式中，源极电极14的第二端14a的电位的驻波也如图4所示那样为正弦曲线。因此，与实施方式1同样地，使设置于半导体基板10的在第二方向上的中央部的多个源极电极s5、s6、s7的第二端14a通过配线26连接，由此能够提高谐振频率来抑制振荡。
68.实施方式3
69.图11是实施方式3所涉及的晶体管300的俯视图。晶体管300与晶体管100的不同点在于，没有设置配线30。如图7、图8所示，即使不将两端的源极电极s1、s6与通孔24连接，也能够通过连接中央部的源极电极14的第二端14a彼此，而提高谐振频率来抑制振荡。
70.在晶体管300的增益低、仅通过基于配线26的谐振频率的提高便能够抑制振荡的情况下，能够采用这样的构造。另外，在由于在芯片两端的源极电极14附近没有通孔等原因而与通孔的连接困难的情况下，本实施方式的构造有效。
71.另外，如实施方式2那样，在沿第二方向排列的多个电极中的、设置于中央的电极为源极电极14的情况下，如图10所示，也可以连接包括中央的源极电极14和两旁的源极电极的三个源极电极14的第二端14a。
72.实施方式4
73.图12是实施方式4所涉及的晶体管400的俯视图。晶体管400与晶体管100的不同点在于，没有设置配线26。如图12所示，即使不将芯片中央部的源极电极14的第二端14a彼此连接，也能够通过将两端的源极电极14的第二端14a与通孔24连接，而提高谐振频率来抑制振荡。在晶体管400的增益低、仅通过将两端的源极电极14与通孔24连接便能够抑制振荡的情况下，能够采用这样的构造。
74.特别是在因配线26与空气桥28的交叉而引起的漏极-源极间电容的增加成为问题时，可以采用本实施方式。
75.实施方式5
76.图13是实施方式5所涉及的晶体管500的俯视图。晶体管500与晶体管400的不同点在于，连接多个源极电极14中的设置于第二方向的两端的一对外侧电极s1、s6的第二端14a的连接路径。晶体管500具备设置于半导体基板10的上表面且连接一对外侧电极s1、s6的第二端14a的配线530。配线530由金属形成。
77.配线530绕开设置于半导体基板10的上表面的其他金属层而连接一对外侧电极s1、s6的第二端14a。这里，其他金属层包括源极焊盘12、漏极焊盘16、栅极焊盘34、电极焊盘20、源极电极14、漏极电极18、栅极电极36。即使在这样的结构中，也能够提高谐振频率，抑制振荡。
78.另外，配线530不与除一对外侧电极s1、s6以外的源极电极14的第二端14a连接。另外，配线530在芯片外周通过。因此，能够避免与漏极电极18的交叉，能够避免平行平板电容器的形成。由此，能够抑制振荡并抑制漏极-源极间电容。本实施方式例如能够在晶体管芯片的面积的制约宽松的情况下采用。
79.在晶体管500中，也可以进一步设置配线26。
80.在各实施方式说明的技术特征也可以适当组合来使用。
81.附图标记说明
82.10
…
半导体基板；12
…
源极焊盘；14
…
源极电极；14a
…
第二端；16
…
漏极焊盘；18
…
漏极电极；20
…
电极焊盘；22
…
通孔；24
…
通孔；26
…
配线；28
…
空气桥；30
…
配线；32
…
背面金属；34
…
栅极焊盘；36
…
栅极电极；100、200、300、400、500
…
晶体管；530
…
配线；800
…
晶体管；26
…
配线；s1～s11
…
源极电极。

技术特征：
1.一种晶体管，其特征在于，具备：半导体基板；源极焊盘，设置于所述半导体基板的上表面；多个源极电极，设置于所述半导体基板的所述上表面，具有与所述源极焊盘连接的第一端和与所述源极焊盘相反的一侧的第二端，并沿与所述半导体基板的所述上表面平行的排列方向排列；多个漏极电极，设置于所述半导体基板的所述上表面，并在所述排列方向上与所述多个源极电极交替配置；栅极电极，设置于所述半导体基板的所述上表面；以及第一配线，将所述多个源极电极中的设置于所述半导体基板的在所述排列方向上的中央部的多个中央部电极的所述第二端连接起来，不与所述多个源极电极中的除所述多个中央部电极以外的源极电极的所述第二端连接。2.根据权利要求1所述的晶体管，其特征在于，所述多个中央部电极为所述多个源极电极中的设置于所述半导体基板的在所述排列方向上的中央部的邻接的一对源极电极。3.根据权利要求1或2所述的晶体管，其特征在于，所述第一配线在俯视观察时与所述多个漏极电极中的设置在所述多个中央部电极之间的漏极电极交叉。4.根据权利要求1～3中任一项所述的晶体管，其特征在于，具备将所述多个源极电极中的设置于所述排列方向的两端的一对外侧电极的所述第二端连接起来的连接路径，所述连接路径不与所述多个源极电极中的除所述一对外侧电极以外的源极电极的所述第二端连接。5.根据权利要求4所述的晶体管，其特征在于，具备：背面金属，设置于所述半导体基板的与所述上表面相反的一侧的背面；和多个第一通孔，从所述半导体基板的所述上表面贯通至所述背面，并在所述半导体基板的所述背面侧通过所述背面金属而连接，所述一对外侧电极的所述第二端通过所述背面金属和所述多个第一通孔而连接。6.根据权利要求4所述的晶体管，其特征在于，具备第二配线，所述第二配线设置于所述半导体基板的所述上表面，并连接所述一对外侧电极的所述第二端。7.根据权利要求6所述的晶体管，其特征在于，所述第二配线绕开设置于所述半导体基板的所述上表面的其他金属层而连接所述一对外侧电极的所述第二端。8.根据权利要求1～7中任一项所述的晶体管，其特征在于，具备第二通孔，所述第二通孔将所述源极焊盘和设置于所述半导体基板的与所述上表面相反的一侧的背面的背面金属连接起来。
9.一种晶体管，其特征在于，具备：半导体基板；源极焊盘，设置于所述半导体基板的上表面；多个源极电极，设置于所述半导体基板的所述上表面，具有与所述源极焊盘连接的第一端和与所述源极焊盘相反的一侧的第二端，并沿与所述半导体基板的所述上表面平行的排列方向排列；多个漏极电极，设置于所述半导体基板的所述上表面，并在所述排列方向上与所述多个源极电极交替配置；栅极电极，设置于所述半导体基板的所述上表面；以及连接路径，将所述多个源极电极中的设置于所述排列方向的两端的一对外侧电极的所述第二端连接起来，不与所述多个源极电极中的除所述一对外侧电极以外的源极电极的所述第二端连接。10.根据权利要求9所述的晶体管，其特征在于，具备：背面金属，设置于所述半导体基板的与所述上表面相反的一侧的背面；和多个第一通孔，从所述半导体基板的所述上表面贯通至所述背面，并在所述半导体基板的所述背面侧通过所述背面金属而连接，所述一对外侧电极的所述第二端通过所述背面金属和所述多个第一通孔而连接。11.根据权利要求9所述的晶体管，其特征在于，具备第二配线，所述第二配线设置于所述半导体基板的所述上表面，并连接所述一对外侧电极的所述第二端。12.根据权利要求11所述的晶体管，其特征在于，所述第二配线绕开设置于所述半导体基板的所述上表面的其他金属层而连接所述一对外侧电极的所述第二端。13.根据权利要求9～12中任一项所述的晶体管，其特征在于，具备第二通孔，所述第二通孔将所述源极焊盘和设置于所述半导体基板的与所述上表面相反的一侧的背面的背面金属连接起来。

技术总结
本公开所涉及的晶体管具备：半导体基板；源极焊盘，设置于半导体基板的上表面；多个源极电极，设置于半导体基板的上表面，具有与源极焊盘连接的第一端和与源极焊盘相反的一侧的第二端，并沿与半导体基板的上表面平行的排列方向排列；多个漏极电极，设置于半导体基板的上表面，并在排列方向上与多个源极电极交替配置；栅极电极，设置于半导体基板的上表面；以及第一配线，将多个源极电极中的设置于半导体基板的在排列方向上的中央部的多个中央部电极的第二端连接起来，不与多个源极电极中的除多个中央部电极以外的源极电极的第二端连接。多个中央部电极以外的源极电极的第二端连接。多个中央部电极以外的源极电极的第二端连接。


技术研发人员：渡边伸介
受保护的技术使用者：三菱电机株式会社
技术研发日：2020.11.16
技术公布日：2023/7/12