半导体结构的制造方法与流程

1.本公开实施例涉及半导体制造技术领域，特别涉及一种半导体结构的制造方法。


背景技术：

2.随着半导体制造工艺的发展，要求特征尺寸(critical dimension，简称cd)越来越小，而自对准双重图形(self-aligned double patterning，sadp)技术是可以实现更小尺寸的图形的关键技术。自对准双重图形技术由于可以实现优异线宽和节距控制效果而被广泛应用于半导体结构的制造中。为了相对于自对准双重图形技术更进一步缩小特征尺寸，来满足更高密度的半导体集成电路的要求，自对准四次图形(self-aligned quadruple patterning，saqp)技术被提出。
3.然而，间距倍增工艺存在其不足，例如必须引入复杂的膜层叠层来实现图案的转移，复杂的膜层叠层会导致套刻(overlay)误差增大和工艺的复杂程度增加，而且图形转移的过程中容易导致形成的目标图案失真以及节距出现偏差，使得半导体结构的可靠性降低。因此，相关技术存在缺陷，有待改进与发展。


技术实现要素：

4.本公开实施例提供一种半导体结构的制造方法，旨在降低间距倍增工艺中的套刻误差和工艺复杂程度，并提升半导体结构的可靠性。
5.根据本公开一些实施例，本公开实施例提供一种半导体结构的制造方法，包括：提供基底，所述基底上具有目标层；在所述目标层上形成相互间隔的多个第一核心部；在所述第一核心部的顶部和侧壁以及所述目标层上形成第一侧墙层，位于相邻两个所述第一核心部之间的所述第一侧墙层围成凹槽；至少在所述凹槽中形成第一牺牲层；通过控制所述第一侧墙层分别与所述第一牺牲层、所述第一核心部以及所述目标层的刻蚀选择比，刻蚀去除位于所述第一核心部的顶部上的所述第一侧墙层、所述第一核心部以及作为所述凹槽的底部的所述第一侧墙层，以形成相互间隔的多个第一侧墙结构；以所述第一侧墙结构为掩膜，刻蚀所述目标层。
6.在一些实施例中，形成所述第一侧墙结构的步骤包括：采用第一刻蚀工艺，所述第一刻蚀工艺对所述第一侧墙层与所述第一牺牲层的刻蚀选择比为第一比例，去除位于所述第一核心部的顶部上的所述第一侧墙层；采用第二刻蚀工艺，所述第二刻蚀工艺对所述第一侧墙层与所述第一核心部的刻蚀选择比为第二比例，去除所述第一核心部；采用第三刻蚀工艺，所述第三刻蚀工艺对所述第一侧墙层与所述第一牺牲层的刻蚀选择比为第三比例，去除所述第一牺牲层；采用第四刻蚀工艺，所述第四刻蚀工艺对所述第一侧墙层与所述目标层的刻蚀选择比为第四比例，去除作为所述凹槽的底部的所述第一侧墙层，剩余的所述第一侧墙层作为所述第一侧墙结构。
7.在一些实施例中，所述第一牺牲层还形成于位于所述凹槽外的所述第一侧墙层上；在进行所述第一刻蚀工艺之前，还包括以下步骤：对所述第一牺牲层进行回刻蚀，去除
位于所述凹槽外的所述第一牺牲层。
8.在一些实施例中，形成所述第一核心部的步骤，包括：在所述目标层上依次形成第二牺牲层和第三牺牲层；图形化所述第二牺牲层和所述第三牺牲层，剩余的所述第二牺牲层和所述第三牺牲层作为所述核心部。
9.在一些实施例中，所述第一牺牲层和所述第二牺牲层的材料相同，在形成所述第一侧墙结构的过程中，所述第一牺牲层与所述第二牺牲层被同步去除。
10.在一些实施例中，图形化所述第二牺牲层和所述第三牺牲层的步骤包括：在所述第三牺牲层上形成相互间隔的多个第二核心部；在所述第二核心部的两侧上形成第二侧墙结构，并去除所述第二核心部；以所述第二侧墙结构为掩膜，刻蚀贯穿所述第三牺牲层和所述第二牺牲层。
11.在一些实施例中，形成所述第二侧墙结构并去除所述第二核心部的步骤包括：在所述第二核心部的顶部和侧壁以及所述第三牺牲层上形成第二侧墙层，位于相邻两个所述第二核心部之间的所述第二侧墙层围成开口；至少在所述开口中形成第四牺牲层；通过控制所述第二侧墙层分别与所述第四牺牲层、所述第二核心部以及所述第三牺牲层的刻蚀选择比，刻蚀去除位于所述第二核心部的顶部上的所述第二侧墙层、所述第二核心部、所述第四牺牲层以及作为所述开口的底部的所述第二侧墙层，剩余的所述第二侧墙层作为所述第二侧墙结构。
12.在一些实施例中，形成所述第二核心部的步骤包括：在所述第三牺牲层上依次形成第五牺牲层和第六牺牲层；在所述第六牺牲层上形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀贯穿所述第六牺牲层和所述第五牺牲层，剩余的所述第六牺牲层和所述第五牺牲层作为所述第二核心部。
13.在一些实施例中，所述第一侧墙层的材料包括多晶硅。
14.在一些实施例中，在形成所述第一侧墙层之后或者在形成所述第一侧墙层的过程中，对所述第一侧墙层进行硼掺杂。
15.本公开实施例提供的技术方案至少具有以下优点：
16.通过控制第一侧墙层分别与第一牺牲层、第一核心部以及目标层的刻蚀选择比，刻蚀去除位于第一核心部的顶部上的第一侧墙层、第一核心部以及作为凹槽的底部的第一侧墙层，以形成相互间隔的多个第一侧墙结构。由于是直接在目标层上形成多个第一核心部，并以第一核心部为基础形成多个第一侧墙结构，可以避免多次的图形转移以及多次图形转移所需的复杂的膜层叠层，从而降低套刻(overlay)误差和工艺的复杂程度，并且由于是通过在相邻两个第一核心部之间的第一侧墙层围成的凹槽中形成第一牺牲层，再进行刻蚀，因此可以保持凹槽的宽度，以保证多个第一侧墙结构具有良好的节距，从而提高特征尺寸一致性，有利于提高半导体结构的可靠性。
附图说明
17.一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术
人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
18.图1至图5是一示例性实施例提出的一种saqp工艺中各步骤对应的剖面结构示意图；
19.图6至图20是本公开一实施例提供的一种半导体结构的制造方法对应的各个步骤的结构示意图。
具体实施方式
20.由背景技术可知间距倍增技术存在其不足，导致套刻(overlay)误差增大和工艺的复杂程度增加，并且导致形成的目标图案失真以及节距出现偏差，使得半导体结构的可靠性降低。
21.分析发现，导致上述问题的原是由于存在以下过程：如图1所示，在相关saqp制作工艺过程中，需要在基底100上的介质层101上引入复杂的膜层叠层来实现图案的转移，复杂的膜层叠层包括第一图案层110、第二图案层120、第三图案层130、第四图案层140、第五图案层150、第六图案层160以及第七图案层170，接着在膜层叠层上形成图形化的光阻层180。之后如图2所示，将图形化的光阻层180上的图形转移到第六图案层106以及第七图案层107上。之后如图3所示，以图形化后的第六图案层106和第七图案层107为心轴(core)进行第一次sadp工艺，将第六图案层106和第七图案层107侧壁上形成的图形转移到第四图案层140和第五图案层150上。之后，如图4所示，以图形化后的第四图案层140和第五图案层150进行第二次sadp工艺，将第四图案层140和第五图案层150侧壁上形成的图形转移到第三图案层130上。之后，如图5所示，将第三图案层130上的图形依次通过第二图案层120和第一图案层110，并最终转移到介质层101上。
22.在上述saqp制作工艺中，由于引入复杂的膜层叠层来实现图案的转移，而复杂的膜层叠层总体上会具有较高介电常数以及较差的透光性，会增加套刻的残留值(residue)，导致套刻的误差增大。另外如图1至5所示，多次图案的转移会显著增加工艺的复杂程度，而且在多次的图形转移过程中容易出现形成的目标图案失真以及节距出现偏差，使得半导体结构的可靠性降低。
23.本公开实施例提供一种半导体结构的制造方法，通过控制第一侧墙层分别与第一牺牲层、第一核心部以及目标层的刻蚀选择比，刻蚀去除位于第一核心部的顶部上的第一侧墙层、第一核心部以及作为凹槽的底部的第一侧墙层，以形成相互间隔的多个第一侧墙结构。由于是直接在目标层上形成多个第一核心部，并以第一核心部为基础形成多个第一侧墙结构，可以避免多次的图形转移以及多次图形转移所需的复杂的膜层叠层，从而降低套刻(overlay)误差和工艺的复杂程度，并且由于是通过在相邻两个第一核心部之间的第一侧墙层围成的凹槽中形成第一牺牲层，再进行刻蚀，因此可以保持凹槽的宽度，以保证多个第一侧墙结构具有良好的节距，从而提高特征尺寸一致性，有利于提高半导体结构的可靠性。
24.下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。
25.图6-图18为本公开一实施例提供的一种半导体结构的制造方法对应的各个步骤的结构示意图。
26.参考图6，提供基底200，基底200上具有目标层210。具体地，基底200包括半导体衬底201，半导体衬底201的材料可以为硅、锗或绝缘体上硅(silicon-on-insulator，soi)等半导体材料。基底200还可以进一步包括有源区202，有源区202中还设置有字线结构203和隔离结构204，隔离结构204将相邻的字线结构进行电隔离。基底200还包括盖层205，盖层205位于基底200的表面。其中，盖层203的材料可以为氧化硅、氮化硅、氮氧化硅、碳氧化硅、氮碳化硅中的一种或几种。目标层201的材料可以是电绝缘材料，如氧化物和氮化物材料，例如氧化硅和氮化硅。在一种实施方式中，目标层201可以通过沉积地方式在该基底200上形成。
27.参考图11，在目标层210上形成相互间隔的多个第一核心部220。一种实施例中，形成第一核心部220的步骤，参考图7-图11，包括：在目标层210上依次形成第二牺牲层221和第三牺牲层222；图形化第二牺牲层221和第三牺牲层222，剩余的第二牺牲层221和第三牺牲层222作为核心部220。
28.一种实施例方式中，第二牺牲层221的厚度可以大于第三牺牲层222的厚度。一种实施方式中，第三牺牲层222的硬度可以大于第二牺牲层221的硬度。通过设置第二牺牲层221的厚度大于第三牺牲层222的厚度，第三牺牲层222的硬度可以大于第二牺牲层221的硬度，使得在图形化第二牺牲层221和第三牺牲层222的过程中，保持第二牺牲层221和第三牺牲层222的形貌，有利于提高图形化的精度。
29.对于第二牺牲层221，第二牺牲层221的材料可以包括碳(可以是无定形碳)、氧化硅、氮化硅中的任意一种。在一些实施例中，第二牺牲层221可以通过旋转涂布工艺形成。
30.对于第三牺牲层222，第三牺牲层222的材料包括氮氧化硅、多晶硅、氧化物或者非晶型碳材料中的任一种。
31.一种实施例中，图形化第二牺牲层221和第三牺牲层222的步骤包括：参考图8，在第三牺牲层222上形成相互间隔的多个第二核心部230；参考图9-图11，在第二核心部230的两侧上形成第二侧墙结构，并去除第二核心部230；以第二侧墙结构为掩膜，刻蚀贯穿第三牺牲层222和第二牺牲层221。具体地，多个第一核心部220相对于多个第二核心部230实现了第一次间距倍增，也即第一核心部220的数量是第二核心部230的数量的两倍。
32.其中，形成第二核心部230的步骤包括：参考图7-图8，在第三牺牲层222上依次形成第五牺牲层231和第六牺牲层232；在第六牺牲层232上形成图形化的光刻胶层240；以图形化的光刻胶层240为掩膜，刻蚀贯穿第六牺牲层232和第五牺牲层231，剩余的第六牺牲层231和第五牺牲层232作为第二核心部230。
33.一种实施例方式中，第五牺牲层231的厚度可以大于第六牺牲层232的厚度。一种实施方式中，第六牺牲层232的硬度可以大于第五牺牲层231的硬度。通过设置第五牺牲层231的厚度大于第六牺牲层232的厚度，第六牺牲层232的硬度大于第五牺牲层231的硬度，使得在图形化第六牺牲层232和第五牺牲层231的过程中，保持第六牺牲层232和第五牺牲层231的形貌，有利于提高图形化的精度。
34.对于第五牺牲层231，第五牺牲层231的材料可以包括碳(可以是无定形碳)、氧化硅、氮化硅中的任意一种。在一些实施例中，第五牺牲层231可以通过旋转涂布工艺形成。
[0035][0036]
对于第六牺牲层232，第六牺牲层232的材料包括氮氧化硅、多晶硅、氧化物或者非晶型碳材料中的任一种。
[0037]
一种实施例中，形成第二侧墙结构并去除第二核心部230的步骤包括：
[0038]
参考图9，在第二核心部230的顶部和侧壁以及第三牺牲层22上形成第二侧墙层250，位于相邻两个第二核心部230之间的第二侧墙层250围成开口251；参考图10，至少在开口251中形成第四牺牲层260；通过控制第二侧墙层250分别与第四牺牲层260、第二核心部230以及第三牺牲层222的刻蚀选择比，刻蚀去除位于第二核心部23的顶部上的第二侧墙层250、第二核心部230、第四牺牲层260以及作为开口251的底部的第二侧墙层250，剩余的第二侧墙层250作为第二侧墙结构。
[0039]
需要说明的是，刻蚀去除位于第二核心部23的顶部上的第二侧墙层250、第二核心部230、第四牺牲层260以及作为开口251的底部的第二侧墙层250的过程具体如下：
[0040]
首先，通过控制第四牺牲层260的刻蚀速度大于第二侧墙层250的刻蚀速度，刻蚀去除位于第二核心部230的顶部上的第二侧墙层250。如果第四牺牲层260还位于开口251以外，则在刻蚀去除位于第二核心部230的顶部上的第二侧墙层250之前，还对第二侧墙层250进行回刻蚀，只保留位于开口251中的第四牺牲层260。
[0041]
之后，通过控制第二核心部230的刻蚀速度大于第二侧墙层250的刻蚀速度，刻蚀去除第二核心部230。之后，通过控制第四牺牲层260的刻蚀速度大于第二侧墙层250的刻蚀速度，去除位于开口251中的第四牺牲层260。最后，通过控制第二侧墙层250的刻蚀速度大于第三牺牲层222的刻蚀速度，去除作为开口251的底部的第二侧墙层250，剩余的第二侧墙层250只位于第二核心部230的侧壁上，作为第二侧墙结构。
[0042]
参考图12，在第一核心部220的顶部和侧壁以及目标层210上形成第一侧墙层270，位于相邻两个第一核心部220之间的第一侧墙层270围成凹槽271。
[0043]
具体地，第一侧墙层270可以通过沉积的方式形成，例如通过原子层沉积(atomic layer deposition，ald)工艺的方式形成。在一种实施例中，第一侧墙层270的材料包括多晶硅。在其他实施例中，第一侧墙层270还可以是氧化物材料，例如氧化硅。当第一侧墙层270的材料包括多晶硅，而第二牺牲层21的材料为无定形碳的材料时，由于多晶硅材料与碳材料具有较好的结合性，可以减少第一侧墙层270在沉积过程中对于碳材料的消耗。
[0044]
参考图14，至少在凹槽271中形成第一牺牲层280。
[0045]
对于第一牺牲层280，第一牺牲层280的材料可以包括碳(可以是无定形碳)、氧化硅、氮化硅中的任意一种。在一些实施例中，第一牺牲层280可以通过旋转涂布工艺形成。
[0046][0047]
由于是通过在相邻两个第一核心部220之间的第一侧墙层270围成的凹槽271中形成第一牺牲层280，再进行后续的刻蚀，因此可以第一牺牲层280可以保持凹槽271的宽度，避免凹槽271与刻蚀气体接触而在横向上存在刻蚀损失，以避免凹槽271的宽度增大，影响后续节距的增大。
[0048]
参考图19，通过控制第一侧墙层270分别与第一牺牲层280、第一核心部220以及目标层210的刻蚀选择比，刻蚀去除位于第一核心部220的顶部上的第一侧墙层270、第一核心部220以及作为凹槽271的底部的第一侧墙层270，以形成相互间隔的多个第一侧墙结构
270’。
[0049]
一种实施例中，形成第一侧墙结构270’的步骤包括：
[0050]
参考图15，采用第一刻蚀工艺，第一刻蚀工艺对第一侧墙层270与第一牺牲层280的刻蚀选择比为第一比例，去除位于第一核心部220的顶部上的第一侧墙层270；
[0051]
参考图17，采用第二刻蚀工艺，第二刻蚀工艺对第一侧墙层270与第一核心部220的刻蚀选择比为第二比例，去除第一核心部220；
[0052]
参考图18，采用第三刻蚀工艺，第三刻蚀工艺对第一侧墙层270与第一牺牲层280的刻蚀选择比为第三比例，去除第一牺牲层280；
[0053]
参考图19，采用第四刻蚀工艺，第四刻蚀工艺对第一侧墙层270与目标层210的刻蚀选择比为第四比例，去除作为凹槽271的底部的第一侧墙层210，剩余的第一侧墙层210作为第一侧墙结构270’。
[0054]
对于第一刻蚀工艺，控制第一侧墙层270的刻蚀速度大于第一牺牲层280的刻蚀速度。具体地，第一比例可以小于或者等于1：100。当第一侧墙层270选择为多晶硅材料时，而第一牺牲层280选择碳材料，所采用的刻蚀条件包括：主要利用so2和o2等气体，功率为800～1000w,压力为4～6mtorr，刻蚀时间为6～10s。
[0055]
对于第二刻蚀工艺，控制第一侧墙层270的刻蚀速度小于第一核心部220的刻蚀速度。具体地，第二比例可以介于1：200和1：120之间。当第一核心部220包括第二牺牲层221和第三牺牲层222时，第二刻蚀工艺可以包括刻蚀第三牺牲层222的第一阶段(图15至图16所示)和刻蚀第二牺牲层221的第二阶段(图16至图17所示)，在第一阶段，第二比例可以是1：100，在第二阶段，第二比例可以是1：100。当第一侧墙层270选择为多晶硅材料时，而第三牺牲层222选择氮氧化硅材料时，在第一阶段所采用的刻蚀条件包括：主要利用sf6和ar等气体，功率为800～1000w,压力为8～12mtorr，刻蚀时间为4～8s。
[0056]
对于第三刻蚀工艺，控制第一牺牲层280的刻蚀速度大于第一侧墙层270的刻蚀速度。具体地，第三比例可以小于或者等于1：200。当第一侧墙层270选择为多晶硅材料时，而第一牺牲层280选择无定形碳材料，所采用的刻蚀条件包括：主要利用so2和o2等气体，功率为800～1100w,压力为4～6mtorr，刻蚀时间为15～25s。
[0057]
需要说明的是，当第一牺牲层280和第二牺牲层221的材料相同时，例如第一牺牲层280和第二牺牲层221都包括碳材料时，二者可以同步被去除。
[0058]
对于第四刻蚀工艺，控制第一侧墙层270的刻蚀速度大于目标层210的刻蚀速度。具体地，第四比例可以小于或者等于1：150。当第一侧墙层270选择为多晶硅材料时，而目标层210选择氧化硅材料时，所采用的刻蚀条件包括：主要利用cl2/hbr/he等气体，功率为500～800w,压力为5～8mtorr，刻蚀时间为8～10s。
[0059]
一种实施例中，第一牺牲层280还形成于位于凹槽271外的第一侧墙层270上；在进行第一刻蚀工艺之前，还包括以下步骤：对第一牺牲层280进行回刻蚀，去除位于凹槽271外的第一牺牲层280。
[0060]
其中，当第一牺牲层280选择碳材料，回刻蚀的刻蚀工艺条件包括：主要利用so2和o2等气体，功率为800～1000w,压力为4～6mtorr，刻蚀时间为6～10s。
[0061]
在一种实施例中，在形成第一侧墙层270之后或者在形成第一侧墙层270的过程中，对第一侧墙层270进行硼掺杂。通过对第一侧墙层270进行掺杂，从而提高第一侧墙层
270相对于其他膜层的刻蚀选择比。
[0062]
通过上述第一、第二、第三以及第四刻蚀工艺，使得在第一侧墙层272中具有目标图案272，形成了多个第一侧墙结构270’，相对于多个第一核心部220实现了第二次间距倍增，也即第一侧墙结构270’的数量是第二核心部230的数量的四倍。
[0063]
参考图20，以第一侧墙结构270’为掩膜，刻蚀目标层210。
[0064]
通过以第一侧墙结构270’为掩膜，刻蚀目标层210，以将目标图案272转移到目标层210中，从而形成通孔211。具体地，通孔211与有源区202中的字线结构203一一对应，通过该通孔211可以进一步刻穿盖层205，使得通孔211中可以用于形成金属接触，从而与字线结构203电连接。
[0065]
在本实施例中，由于是直接在目标层210上形成多个第一核心部220，并以第一核心部220为基础形成多个第一侧墙结构210’，可以避免多次的图形转移以及多次图形转移所需的复杂的膜层叠层，从而降低套刻(overlay)误差和工艺的复杂程度，并且由于是通过在相邻两个第一核心部220之间的第一侧墙层270围成的凹槽271中形成第一牺牲层280，再进行刻蚀，因此可以保持凹槽271的宽度，以保证多个第一侧墙结构270’具有良好的节距，从而提高特征尺寸一致性，有利于提高半导体结构的可靠性。
[0066]
本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。任何本领域技术人员，在不脱离本公开的精神和范围内，均可作各自更动与修改，因此本公开的保护范围应当以权利要求限定的范围为准。

技术特征：
1.一种半导体结构的制造方法，其特征在于，包括：提供基底，所述基底上具有目标层；在所述目标层上形成相互间隔的多个第一核心部；在所述第一核心部的顶部和侧壁以及所述目标层上形成第一侧墙层，位于相邻两个所述第一核心部之间的所述第一侧墙层围成凹槽；至少在所述凹槽中形成第一牺牲层；通过控制所述第一侧墙层分别与所述第一牺牲层、所述第一核心部以及所述目标层的刻蚀选择比，刻蚀去除位于所述第一核心部的顶部上的所述第一侧墙层、所述第一核心部以及作为所述凹槽的底部的所述第一侧墙层，以形成相互间隔的多个第一侧墙结构；以所述第一侧墙结构为掩膜，刻蚀所述目标层。2.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成所述第一侧墙结构的步骤包括：采用第一刻蚀工艺，所述第一刻蚀工艺对所述第一侧墙层与所述第一牺牲层的刻蚀选择比为第一比例，去除位于所述第一核心部的顶部上的所述第一侧墙层；采用第二刻蚀工艺，所述第二刻蚀工艺对所述第一侧墙层与所述第一核心部的刻蚀选择比为第二比例，去除所述第一核心部；采用第三刻蚀工艺，所述第三刻蚀工艺对所述第一侧墙层与所述第一牺牲层的刻蚀选择比为第三比例，去除所述第一牺牲层；采用第四刻蚀工艺，所述第四刻蚀工艺对所述第一侧墙层与所述目标层的刻蚀选择比为第四比例，去除作为所述凹槽的底部的所述第一侧墙层，剩余的所述第一侧墙层作为所述第一侧墙结构。3.根据权利要求2所述的半导体结构的制造方法，其特征在于，所述第一牺牲层还形成于位于所述凹槽外的所述第一侧墙层上；在进行所述第一刻蚀工艺之前，还包括以下步骤：对所述第一牺牲层进行回刻蚀，去除位于所述凹槽外的所述第一牺牲层。4.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成所述第一核心部的步骤，包括：在所述目标层上依次形成第二牺牲层和第三牺牲层；图形化所述第二牺牲层和所述第三牺牲层，剩余的所述第二牺牲层和所述第三牺牲层作为所述核心部。5.根据权利要求4所述的半导体结构的制造方法，其特征在于，所述第一牺牲层和所述第二牺牲层的材料相同，在形成所述第一侧墙结构的过程中，所述第一牺牲层与所述第二牺牲层被同步去除。6.根据权利要求4所述的半导体结构的制造方法，其特征在于，图形化所述第二牺牲层和所述第三牺牲层的步骤包括：在所述第三牺牲层上形成相互间隔的多个第二核心部；在所述第二核心部的两侧上形成第二侧墙结构，并去除所述第二核心部；以所述第二侧墙结构为掩膜，刻蚀贯穿所述第三牺牲层和所述第二牺牲层。7.根据权利要求6所述的半导体结构的制造方法，其特征在于，形成所述第二侧墙结构并去除所述第二核心部的步骤包括：
在所述第二核心部的顶部和侧壁以及所述第三牺牲层上形成第二侧墙层，位于相邻两个所述第二核心部之间的所述第二侧墙层围成开口；至少在所述开口中形成第四牺牲层；通过控制所述第二侧墙层分别与所述第四牺牲层、所述第二核心部以及所述第三牺牲层的刻蚀选择比，刻蚀去除位于所述第二核心部的顶部上的所述第二侧墙层、所述第二核心部、所述第四牺牲层以及作为所述开口的底部的所述第二侧墙层，剩余的所述第二侧墙层作为所述第二侧墙结构。8.根据权利要求6所述的半导体结构的制造方法，其特征在于，形成所述第二核心部的步骤包括：在所述第三牺牲层上依次形成第五牺牲层和第六牺牲层；在所述第六牺牲层上形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀贯穿所述第六牺牲层和所述第五牺牲层，剩余的所述第六牺牲层和所述第五牺牲层作为所述第二核心部。9.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述第一侧墙层的材料包括多晶硅。10.根据权利要求9所述的半导体结构的制造方法，其特征在于，在形成所述第一侧墙层之后或者在形成所述第一侧墙层的过程中，对所述第一侧墙层进行硼掺杂。

技术总结
本公开实施例涉及半导体制造技术领域，提供一种半导体结构的制造方法，包括：提供基底，基底上具有目标层；在目标层上形成相互间隔的多个第一核心部；在第一核心部的顶部和侧壁以及目标层上形成第一侧墙层，位于相邻两个第一核心部之间的第一侧墙层围成凹槽；至少在凹槽中形成第一牺牲层；通过控制第一侧墙层分别与第一牺牲层、第一核心部以及目标层的刻蚀选择比，以形成相互间隔的多个第一侧墙结构；以第一侧墙结构为掩膜，刻蚀目标层。由于是直接在目标层上形成多个第一核心部，并以此基础形成第一侧墙结构，可以避免多次的图形转移以及多次图形转移所需的复杂的膜层叠层，从而降低套刻误差和工艺的复杂程度。刻误差和工艺的复杂程度。刻误差和工艺的复杂程度。


技术研发人员：陈天明 陈龙阳 王恩波 刘玉飞
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2023.03.30
技术公布日：2023/7/12