半导体装置的制作方法与流程

1.本发明涉及半导体技术领域，尤其涉及一种半导体装置的制作方法。


背景技术：

2.随着集成电路的集成密度增加，mosfet（以下称为mos器件）的特征尺寸越来越小，随之尺寸效应如短沟道效应、反短沟道效应、窄沟道效应以及反窄沟道效应等对器件性能的影响越来越大，而且，在小尺寸器件中，这些尺寸效应的相互耦合现象也较为严重。
3.现有技术在衬底上常同时设置多种尺寸的mos器件，为了节约工艺流程及成本，常采用同步工艺形成不同尺寸mos器件中的组件，但是，由于不同尺寸的mos器件受尺寸效应的影响不同，在衬底上制作多种尺寸的mos器件时，调节尺寸效应对于不同mos器件的影响以使各个mos器件满足各自性能要求的难度越来越大，需要提供相应的解决方案。


技术实现要素：

4.为了有效调节尺寸效应对于衬底上不同mos器件的影响，确保各mos器件的性能，本发明提供一种半导体装置的制作方法。
5.本发明提供的半导体装置的制作方法包括：形成多晶硅层于一衬底上；刻蚀所述多晶硅层以形成至少两个多晶硅栅极，并且，还对所述多晶硅层的部分区域进行栅极离子注入，使得每个所述多晶硅栅极具有通过所述栅极离子注入形成的离子注入区，在每个所述多晶硅栅极的范围内，所述离子注入区的面积占比小于或等于1，并且，至少两个所述多晶硅栅极对应的所述面积占比不同；以及进行退火，以激活各所述多晶硅栅极内的掺杂离子，使所述面积占比不同的所述多晶硅栅极形成不同的掺杂离子浓度。
6.可选地，所述对所述多晶硅层的部分区域进行栅极离子注入在刻蚀所述多晶硅层之前进行。
7.可选地，所述对所述多晶硅层的部分区域进行栅极离子注入在刻蚀所述多晶硅层之后进行。
8.可选地，在进行所述栅极离子注入之前，所述多晶硅层未掺杂。
9.可选地，至少两个所述多晶硅栅极的面积相同而其中的所述离子注入区的面积不同。
10.可选地，至少两个所述多晶硅栅极的面积不同而其中的所述离子注入区的面积相同。
11.可选地，至少两个所述多晶硅栅极的宽度相同且长度相同；并且，所述至少两个所述多晶硅栅极中的所述离子注入区在所在的所述多晶硅栅极的宽度方向上的尺寸相同而在所在的所述多晶硅栅极的长度方向上的尺寸不同，或者，所述至少两个所述多晶硅栅极中的所述离子注入区在所在的所述多晶硅栅极的长度方向上的尺寸相同而在所在的所述
多晶硅栅极的宽度方向上的尺寸不同。
12.可选地，所述衬底包括隔离区和被所述隔离区限定而成的多个有源区，其中，每个所述有源区上形成有至少一个所述多晶硅栅极。
13.可选地，在刻蚀所述多晶硅层后，由所述多晶硅层形成至少一个多晶硅条，每个所述多晶硅条横跨至少一个所述有源区并在每个所述有源区的范围内形成一所述多晶硅栅极。
14.可选地，所述制作方法还包括：对每个所述多晶硅栅极所在的所述有源区进行源漏离子注入，在所述多晶硅栅极两侧分别形成源区和漏区。
15.本发明提供的半导体装置的制作方法中，对多晶硅层进行选择性地栅极离子注入，并在由多晶硅层刻蚀形成的多晶硅栅极中形成离子注入区，每个多晶硅栅极内的离子注入区的面积占比小于或等于1，并且，至少两个多晶硅栅极对应的所述面积占比不同，在退火以使得各所述离子注入区的掺杂离子在相应的所述多晶硅栅极内扩散激活后，至少两个所述多晶硅栅极由于所述面积占比不同而具有不同的掺杂离子浓度。该制作方法通过一次栅极离子注入使得多晶硅栅极的掺杂离子浓度形成差异，衬底上不同多晶硅栅极的功函数可得到调整，可用于不同mos器件的阈值电压的调节，有助于调整尺寸效应对于衬底上不同mos器件的影响，确保各mos器件的性能。
附图说明
16.图1是本发明一实施例的半导体装置的制作方法的流程示意图。
17.图2是本发明一实施例的半导体装置的制作方法中衬底的平面结构示意图。
18.图3是本发明一实施例的半导体装置的制作方法中形成多晶硅层于衬底上后的平面结构示意图。
19.图4是本发明一实施例的半导体装置的制作方法中对多晶硅层的部分区域进行栅极离子注入后的平面结构示意图。
20.图5是本发明一实施例的半导体装置的制作方法中刻蚀所述多晶硅层而形成多晶硅栅极后的平面结构示意图。
21.图6是本发明一实施例的半导体装置的制作方法中退火后的平面结构示意图。
22.图7是本发明一实施例的半导体装置的制作方法中形成源区和漏区后的平面结构示意图。
具体实施方式
23.以下结合附图和具体的实施例对本发明的半导体装置的制作方法作进一步详细说明。根据下面的说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明的实施例，本发明的实施例不应该被认为仅限于图中所示区域的特定形状。
24.由于不同尺寸的mos器件受尺寸效应的影响不同，在衬底上制作多种尺寸的mos器件时，调节尺寸效应对于不同mos器件的影响以使各个mos器件满足各自性能要求的难度很大，为此，本发明实施例涉及一种半导体装置的制作方法，所述制作方法可利用一次栅极离
子注入调节不同尺寸mos器件的多晶硅栅极内离子掺杂总量，在退火后，可使得相应多晶硅栅极的掺杂离子浓度产生差异。通过调节多晶硅栅极的掺杂离子浓度，使得栅极的功函数得到调整，便于调节各个mos器件的阈值电压，从而有助于调整尺寸效应对于衬底上不同mos器件的影响，确保各mos器件的性能。具体说明如下。
25.图1是本发明一实施例的半导体装置的制作方法的流程示意图。参照图1，本发明一实施例的半导体装置的制作方法包括：步骤s1，形成多晶硅层于一衬底上。
26.所述衬底可以采用硅、锗、硅锗、碳化硅、氧化镓、砷化镓、磷化镓、磷化铟、砷化铟或锑化铟等，也可以采用绝缘体上覆硅（soi）或者绝缘体上覆锗（goi），或者还可以采用其它的材料，例如gaasp、alinas、algaas、gainas、gainp或gainasp 等，或者还可以采用上述材料的组合。所述衬底可以包括掺杂的外延层、梯度半导体层和位于不同类型的其它半导体层上面的半导体层（例如锗硅层上的硅层）。衬底中还可以根据设计需求注入一定的掺杂离子以改变电学参数。所述衬底作为制作半导体装置的底材，通过半导体工艺，可在所述衬底上形成有源和/或无源的电路元件，例如存储单元和/或逻辑电路。本实施例中，所述衬底上至少要形成两个mos器件，不同mos器件分布于衬底表面的不同区域。
27.图2示出了本发明一实施例中形成于衬底内的隔离区110和有源区。参照图2，所述衬底可包括隔离区110和被所述隔离区110限定而成的多个有源区。所述衬底的隔离区110例如形成有浅沟槽隔离（sti）或者深沟槽隔离（dti）。每个所述有源区可用于形成至少一个mos器件。作为示例，图2中示出衬底中的两个有源区，分别记为有源区a1和有源区a2，有源区a1和有源区a2可以相邻，也可以不相邻。有源区a1和有源区a2的面积例如相同，但一些实施例中，有源区a1和有源区a2的面积可以不同。
28.在图2所示的平面结构的基础上，图3示出了形成于所述衬底上的多晶硅层120。参照图3，多晶硅层120可通过化学气相沉积形成于所述衬底上，多晶硅层120的厚度可根据mos器件的栅极的厚度要求设置。示例性地，在进行后续的栅极离子注入之前，所述多晶硅层未掺杂，但不限于此，在进行后续的栅极离子注入之前，所述多晶硅层也可形成均匀掺杂。在沉积多晶硅层120之前，可通过热氧化工艺或者原位水汽氧化（issg）工艺等方法在所述衬底表面形成栅介质层（图未示）。
29.参照图1，本发明一实施例的半导体装置的制作方法包括：步骤s2，刻蚀所述多晶硅层120以形成至少两个多晶硅栅极，并且，还对多晶硅层120的部分区域进行栅极离子注入，使得每个所述多晶硅栅极具有通过所述栅极离子注入形成的离子注入区，在每个多晶硅栅极120的范围内，所述离子注入区的面积占比小于或等于1，并且，至少两个所述多晶硅栅极对应的所述面积占比不同。
30.对多晶硅层120的部分区域进行栅极离子注入可以在刻蚀多晶硅层120即形成多晶硅栅极之前进行，也可以在刻蚀多晶硅层120之后即形成多晶硅栅极之后进行。在进行所述栅极离子注入时，可在所述衬底上先形成阻挡层（如光阻），使所述阻挡层露出要注入离子的多晶硅层120区域，而覆盖不注入离子的多晶硅层120区域以及衬底上的其它区域。以下以先进行所述栅极离子注入再刻蚀多晶硅层120为例进行说明。
31.图4示出了对多晶硅层120进行栅极离子注入后的平面结构。参照图4，本实施例中，步骤s2首先对多晶硅层120进行具有区域选择性的离子注入，该离子注入用于使多晶硅栅极具有一定的掺杂浓度，称为栅极离子注入。
32.所述栅极离子注入注入到多晶硅层120中，所述栅极离子注入的注入区域至少位于多晶硅层120的要形成多晶硅栅极的至少部分区域。如图4所示，所述栅极离子注入的第一注入区域imp1与有源区a1重叠，从而在位于有源区a1的多晶硅层120中形成离子掺杂，以便于制作位于有源区a1的mos器件的栅极，第二注入区域imp2与有源区a2重叠，从而在位于有源区a2的多晶硅层120中形成离子掺杂，以便于制作位于有源区a2的mos器件的栅极。在不影响后续刻蚀多晶硅层120而形成的多晶硅栅极内的离子注入区的范围的情况下，第一注入区域imp1和第二注入区域imp2也可延伸到相应的有源区外部。
33.所述栅极离子注入的注入区域在至少两个要形成的多晶硅栅极内的面积占比不相同。如图4所示，示例性地，本实施例中，第一注入区域imp1穿过有源区a1要形成的多晶硅栅极，第二注入区域imp2穿过有源区a2要形成的多晶硅栅极，第一注入区域imp1和第二注入区域imp2分别纵跨有源区a1和有源区a2，第一注入区域imp1和第二注入区域imp2的长度相同而宽度不相同，第一注入区域imp1的宽度大于第二注入区域imp2的宽度。为便于理解，图4中示出了相互垂直的ox方向和oy方向，第一注入区域imp1和第二注入区域imp2的长度方向例如平行于oy方向，宽度方向例如平行于ox方向。
34.所述栅极离子注入的注入离子可根据要形成的多晶硅栅极的掺杂类型选择，例如，要形成的多晶硅栅极的掺杂类型为n型，则可以注入磷或砷，要形成的多晶硅栅极的掺杂类型为p型，则可以注入硼或镓。所述栅极离子注入的能量和注入剂量可根据具体需要设置。
35.图5示出了刻蚀多晶硅层120而形成多晶硅栅极后的平面结构。参照图5，在步骤s2，接着刻蚀多晶硅层120，以形成至少两个多晶硅栅极，如图5所示，所述至少两个多晶硅栅极例如包括第一多晶硅栅极121和第二多晶硅栅极122。在形成所述多晶硅栅极时，可先在多晶硅层120表面形成图形化的掩模层，使所述掩模层覆盖在要形成多晶硅栅极的多晶硅层120区域。刻蚀多晶硅层120可采用干法蚀刻或湿法蚀刻。由于刻蚀多晶硅层120过程中的温度较低（通常低于600摄氏度），所述栅极离子注入的注入离子的扩散较少，尚未完成激活。
36.每个所述多晶硅栅极位于相应的有源区的范围内，每个所述多晶硅栅极的具体尺寸可根据mos器件的尺寸设置。作为示例，经过刻蚀，可由所述多晶硅层120形成至少一个多晶硅条，每个所述多晶硅条横跨至少一个所述有源区并在每个所述有源区的范围内形成一个多晶硅栅极。参照图5，形成于有源区a1上的多晶硅条与形成于有源区a1上的多晶硅条可以各自独立也可以相互连接。
37.示例性地，第一多晶硅栅极121的长度方向平行于图5所示的ox方向，第一多晶硅栅极121的长度例如与ox方向上的有源区a1的尺寸相同，第一多晶硅栅极121的宽度方向平行于图5所示的oy方向，第一多晶硅栅极121的宽度可根据相应mos器件的设计确定；第二多晶硅栅极122的长度方向平行于图5所示的ox方向，第二多晶硅栅极122的长度例如与ox方向的有源区a2的尺寸相同，第二多晶硅栅极122的宽度方向平行于图5所示的oy方向，第二多晶硅栅极122的宽度可根据相应mos器件的设计确定。
38.在形成所述多晶硅栅极后，由于上述栅极离子注入，在多晶硅栅极内形成离子注入区，如图5所示，经过刻蚀，第一注入区域imp1的一部分形成位于第一多晶硅栅极121内的第一离子注入区121a，第二注入区域imp2的一部分形成位于第二多晶硅栅极122内的第二
离子注入区122a。
39.本实施例中，在每个多晶硅栅极的范围内，所述离子注入区的面积占比小于或等于1，即，每个所述多晶硅栅极的部分或全部顶表面由于上述栅极离子注入而形成离子注入区。此外，至少两个所述多晶硅栅极对应的所述离子注入区的面积占比不同，例如，一所述多晶硅栅极中离子注入区的面积占比为1，另一所述多晶硅栅极中离子注入区的面积占比小于1，则这两个多晶硅栅极对应的所述面积占比不同，再例如，一所述多晶硅栅极中离子注入区的面积占比为1/2，另一所述多晶硅栅极中离子注入区的面积占比为1/3，则这两个多晶硅栅极对应的所述离子注入区的面积占比不同。
40.示例性地，至少两个所述多晶硅栅极的宽度相同且长度相同；并且，该至少两个多晶硅栅极中所述离子注入区在所在的所述多晶硅栅极的宽度方向上的尺寸相同而在所在的所述多晶硅栅极的长度方向上的尺寸不同，或者，该至少两个多晶硅栅极中所述离子注入区在所在的所述多晶硅栅极的长度方向上的尺寸相同而在所在的所述多晶硅栅极的宽度方向上的尺寸不同，如此使得该至少两个多晶硅栅极对应的所述离子注入区的面积占比不同。本实施例中，对应于有源区a1形成的第一多晶硅栅极121与对应于有源区a2形成的第二多晶硅栅极122的长度相同且宽度相同，并且，第一多晶硅栅极121中的第一离子注入区121a和第二多晶硅栅极122中的第二离子注入区122a沿oy方向的尺寸相同，而沿ox方向的尺寸不同，使得第一离子注入区121a在第一多晶硅栅极121中的面积占比大于第二离子注入区122a在第二多晶硅栅极122中的面积占比，从而，第一多晶硅栅极121中的离子掺杂总量大于第二多晶硅栅极122中的离子掺杂总量。
41.需要说明的是，图5所示的多晶硅栅极以及其中的离子注入区的范围设置仅是示例，在本发明另一些实施例中，衬底上的各多晶硅栅极以及其中的离子注入区的范围设置可以采用其它方式，也可以使得在每个所述多晶硅栅极范围内，所述离子注入区的面积占比小于或等于1，且至少两个所述多晶硅栅极对应的所述面积占比不同。例如，一实施例中，至少两个所述多晶硅栅极的面积相同而其中所述离子注入区的面积不同。另一实施例中，至少两个所述多晶硅栅极的面积不同而其中所述离子注入区的面积相同。
42.参照图1，本发明一实施例的半导体装置的制作方法包括：步骤s3，进行退火，以激活各所述多晶硅栅极内的掺杂离子，使所述面积占比不同的所述多晶硅栅极形成不同的掺杂离子浓度。
43.所述退火用于使各所述多晶硅栅极中所述离子注入区的掺杂离子激活。本实施例例如采用快速热退火，但本发明不限于此，在另一些实施例中，也可以采用其它退火方式。所述退火的具体条件可根据实际情况设置，例如，退火温度可大于等于600摄氏度且小于等于1000摄氏度，且退火时间的设置足以使各所述离子注入区的掺杂离子被激活。
44.在退火过程中，各所述多晶硅栅极内的离子注入区的掺杂离子在所在的多晶硅栅极内扩散，如在多晶硅栅极的厚度方向上扩散以及垂直于厚度方向的横向上扩散，从而能够扩散到离子注入区原本未覆盖的多晶硅栅极区域。由于至少两个所述多晶硅栅极对应的所述离子注入区的面积占比不同，对于该面积占比不同的多晶硅栅极，经过退火之后，面积占比较大的多晶硅栅极的掺杂离子浓度会大于面积占比较小的多晶硅栅极的掺杂离子浓度。可选地，在进行所述退火后，位于不同所述有源区上的至少两个所述多晶硅栅极的掺杂离子浓度不同。
45.图6示出了退火后的平面结构。参照图6，本实施例中，由于第一离子注入区121a在第一多晶硅栅极121中的面积占比大于第二离子注入区122a在第二多晶硅栅极122中的面积占比，经过退火后，对应于有源区a1形成的第一多晶硅栅极121和对应于有源区a2形成的第二多晶硅栅极122中的掺杂离子较均匀，从多晶硅栅极整体的掺杂浓度来看，第一多晶硅栅极121的掺杂离子浓度大于第二多晶硅栅极122的掺杂离子浓度。
46.图7示出了形成源区s和漏区d后的平面结构。参照图7，在退火之后，可以进一步形成mos器件的源区和漏区。具体地，所述制作方法还可包括：对每个所述多晶硅栅极所在的所述有源区进行源漏离子注入，在所述多晶硅栅极两侧分别形成源区s和漏区d。在进行所述源漏离子注入之前，可进行ldd注入以在各所述多晶硅栅极两侧形成ldd区，然后去除所述多晶硅栅极两侧的栅介质层，并形成侧墙（spacer），使所述侧墙覆盖位于所述多晶硅栅极下方的栅介质层的侧壁和所述多晶硅栅极的侧壁，之后进行所述源漏离子注入，并退火以激活所述源漏离子注入的注入离子，在各所述多晶硅栅极两侧分别形成源区s和漏区d。所述源区s和漏区d以及位于它们之间的多晶硅栅极构成mos晶体管。
47.在进行所述源漏离子注入时，可在各多晶硅栅极的顶表面形成掩模以避免注入离子，但不限于此，各所述多晶硅栅极的顶表面也可以被暴露，从而所述源漏离子注入的注入离子还被注入到各多晶硅栅极内，并在退火之后被激活，该次注入针对于各多晶硅栅极的整个顶表面注入，对于在此之前所产生的多晶硅栅极的掺杂离子浓度的差异不产生影响，即在形成源区s和漏区d后，上述面积占比不同的所述多晶硅栅极具有不同的掺杂离子浓度。
48.本发明实施例的半导体装置的制作方法中，对多晶硅层进行选择性地栅极离子注入，并在由所述多晶硅层刻蚀形成的所述多晶硅栅极中形成离子注入区，在每个所述多晶硅栅极内，离子注入区的面积占比小于或等于1，并且，至少两个所述多晶硅栅极对应的所述面积占比不同，在退火以使得各所述离子注入区的掺杂离子在相应的所述多晶硅栅极内扩散激活后，至少两个所述多晶硅栅极由于所述面积占比不同而具有不同的掺杂离子浓度。该制作方法通过一次栅极离子注入使得多晶硅栅极的掺杂离子浓度形成差异，工艺简便，而且，通过形成不同的掺杂离子浓度，衬底上的不同多晶硅栅极的功函数得到调整，可用于对不同mos器件的阈值电压进行调节，有助于调整尺寸效应对于衬底上不同mos器件的影响，确保各mos器件的性能。
49.上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

技术特征：
1.一种半导体装置的制作方法，其特征在于，包括：形成多晶硅层于一衬底上；刻蚀所述多晶硅层以形成至少两个多晶硅栅极，并且，还对所述多晶硅层的部分区域进行栅极离子注入，使得每个所述多晶硅栅极具有通过所述栅极离子注入形成的离子注入区，在每个所述多晶硅栅极的范围内，所述离子注入区的面积占比小于或等于1，并且，至少两个所述多晶硅栅极对应的所述面积占比不同；以及进行退火，以激活各所述多晶硅栅极内的掺杂离子，使所述面积占比不同的所述多晶硅栅极形成不同的掺杂离子浓度。2.如权利要求1所述的制作方法，其特征在于，所述对所述多晶硅层的部分区域进行栅极离子注入在刻蚀所述多晶硅层之前进行。3.如权利要求1所述的制作方法，其特征在于，所述对所述多晶硅层的部分区域进行栅极离子注入在刻蚀所述多晶硅层之后进行。4.如权利要求1所述的制作方法，其特征在于，在进行所述栅极离子注入之前，所述多晶硅层未掺杂。5.如权利要求1所述的制作方法，其特征在于，至少两个所述多晶硅栅极的面积相同而其中的所述离子注入区的面积不同。6.如权利要求1所述的制作方法，其特征在于，至少两个所述多晶硅栅极的面积不同而其中的所述离子注入区的面积相同。7.如权利要求1所述的制作方法，其特征在于，至少两个所述多晶硅栅极的宽度相同且长度相同；并且，所述至少两个所述多晶硅栅极中的所述离子注入区在所在的所述多晶硅栅极的宽度方向上的尺寸相同而在所在的所述多晶硅栅极的长度方向上的尺寸不同，或者，所述至少两个所述多晶硅栅极中的所述离子注入区在所在的所述多晶硅栅极的长度方向上的尺寸相同而在所在的所述多晶硅栅极的宽度方向上的尺寸不同。8.如权利要求1至7任一项所述的制作方法，其特征在于，所述衬底包括隔离区和被所述隔离区限定而成的多个有源区，其中，每个所述有源区上形成有至少一个所述多晶硅栅极。9.如权利要求8所述的制作方法，其特征在于，在刻蚀所述多晶硅层后，由所述多晶硅层形成至少一个多晶硅条，每个所述多晶硅条横跨至少一个所述有源区并在每个所述有源区的范围内形成一所述多晶硅栅极。10.如权利要求8所述的制作方法，其特征在于，还包括：对每个所述多晶硅栅极所在的所述有源区进行源漏离子注入，在所述多晶硅栅极两侧分别形成源区和漏区。

技术总结
本发明提供一种半导体装置的制作方法。所述制作方法对多晶硅层进行选择性地栅极离子注入，并在由多晶硅层刻蚀形成的多晶硅栅极中形成离子注入区，每个多晶硅栅极内的离子注入区的面积占比小于或等于1，并且，至少两个多晶硅栅极对应的所述面积占比不同，在退火以使得各所述离子注入区的掺杂离子在相应的所述多晶硅栅极内扩散激活后，至少两个所述多晶硅栅极由于所述面积占比不同而具有不同的掺杂离子浓度。该制作方法通过一次栅极离子注入使得多晶硅栅极的掺杂离子浓度形成差异，衬底上不同多晶硅栅极的功函数可得到调整，可用于不同MOS器件的阈值电压的调节，有助于调整尺寸效应对于衬底上不同MOS器件的影响，确保各MOS器件的性能。件的性能。件的性能。


技术研发人员：陈兴 黄普嵩
受保护的技术使用者：合肥晶合集成电路股份有限公司
技术研发日：2023.06.12
技术公布日：2023/7/17