一种耦合器结构的制作方法

1.本技术涉及耦合器技术领域，特别涉及一种耦合器结构。


背景技术：

2.对于静态或移动中的接收设备，希望全方位(360度)接收信号，为了达到全方位接收，即0度相位、90度相位、180度相位和270度相位的接收，需要四个移相器或多个耦合器，其成本高，体积大，目前出现了四相位耦合器，虽然比多个耦合器的体积小，但是其相位精度不高。


技术实现要素：

3.本技术实施例提供一种耦合器结构，解决了现有四相位耦合器无法同时满足体积小和相位精度高的要求的问题。
4.本实用新型是这样实现的，一种耦合器结构，包括顶层芯板、底层芯板以及分别通过介质层与所述顶层芯板和所述底层芯板层叠设置的中间层，所述顶层芯板相背两表面上分别印刷有顶层线路层和第一接地金属层，所述顶层线路层包括三个负载；所述底层芯板相背两表面上分别印刷有底层线路层和第二接地金属层，所述底层线路层包括输入端、四个输出端和接地端，相邻两个所述输出端的相位相差90度，所述接地端、所述第一接地金属层和所述第二接地金属层连接；所述中间层包括通过介质层依次层叠的第一芯板、支撑板和第二芯板，所述第一芯板上设有三个耦合器的一部分线路和第一信号线，所述第二芯板上设有三个耦合器的另一部分线路和第二信号线，所述第一信号线和所述第二信号线连接形成四分之一波长线。
5.在其中一个实施例中，所述三个耦合器的一部分线路包括分别设置于所述第一芯板相背两表面上的第一线路和第二线路，所述第一信号线与所述第二线路设置于所述第一芯板的同一表面且相连接；
6.所述三个耦合器的另一部分线路包括分别设置于所述第二芯板相背两表面上的第三线路和第四线路，所述第二信号线与所述第三线路设置于所述第二芯板的同一表面且相连接；
7.所述第一芯板、所述第二芯板和所述支撑板上均设置有信号连接孔，所述第一线路、所述第二线路、所述第三线路和所述第四线路通过所述信号连接孔连接形成三个耦合器，所述第一信号线和所述第二信号线通过所述信号连接孔连接形成四分之一波长线。
8.在其中一个实施例中，所述三个耦合器的一部分线路和所述三个耦合器的另一部分线路均为三个耦合器的二分之一线路。
9.在其中一个实施例中，所述第一芯板设置所述第一信号线的表面与所述第二芯板设置所述第二信号线的表面相对。
10.在其中一个实施例中，三个所述耦合器中的其中一个所述耦合器的耦合线宽度为0.065mm，另外两个所述耦合器的耦合线宽度为0.08mm；
11.所述第一信号线和所述第二信号线的宽度均为0.1mm。
12.在其中一个实施例中，所述第一芯板和所述第二芯板上设置的所述信号连接孔边缘设有金属环。
13.在其中一个实施例中，所述支撑板由铁镍合金材料制成；
14.所述支撑板上开设有填充孔，所述填充孔内填充有树脂，所述树脂上开设有所述信号连接孔。
15.在其中一个实施例中，所述填充孔的直径为0.3mm，所述信号连接孔的直径为0.1mm。
16.在其中一个实施例中，所述底层芯板上开设有所述信号连接孔、以及与所述信号连接孔通过连接线连接的移位孔，所述第二接地金属层上设有位于所述信号连接孔、所述连接线以及所述移位孔周围的绝缘片。
17.在其中一个实施例中，所述顶层芯板印刷所述顶层线路层的一侧表面上设置有标识符，所述标识符用于识别所述耦合器结构的正面、反面以及编带方向。
18.在其中一个实施例中，所述顶层芯板印刷所述顶层线路层的一侧表面上设置有输入端标识和输出相位标识。
19.在其中一个实施例中，所述耦合器结构的尺寸为5.3mm*3.4mm*0.8mm。
20.在其中一个实施例中，所述顶层芯板的厚度为0.05mm，所述顶层芯板与所述中间层之间的所述介质层的厚度为0.07mm，所述第一芯板的厚度为0.01mm，所述第一芯板和所述支撑板之间的所述介质层的厚度为0.09mm，所述支撑板的厚度为0.06mm，所述支撑板和所述第二芯板之间的所述介质层的厚度为0.09mm，所述第二芯板的厚度为0.01mm，所述中间层和所述底层芯板之间的所述介质层的厚度为0.07mm，所述底层芯板的厚度为0.05mm。
21.本技术提供的耦合器结构的有益效果在于：与现有技术相比，本技术采用层叠的方式设置耦合器结构，且将耦合器的负载印制在耦合器结构的顶面，这样不仅可以减小耦合器结构的体积，而且负载占用的空间也能得到减小，在进一步减小耦合器结构的体积的同时还可以缩短耦合器连接负载的长度，从而提高移相精度。
附图说明
22.图1是本技术实施例提供的耦合器结构的电路原理图；
23.图2是本技术实施例提供的耦合器结构的截面图；
24.图3是本技术实施例提供的耦合器结构的顶层线路层的俯视图；
25.图4是本技术实施例提供的耦合器结构的第一接地金属层的俯视图；
26.图5是本技术实施例提供的耦合器结构的第一芯板靠近顶层芯板的一侧表面的俯视图；
27.图6是本技术实施例提供的耦合器结构的第一芯板远离顶层芯板的一侧表面的俯视图；
28.图7是本技术实施例提供的耦合器结构的支撑板的俯视图；
29.图8是本技术实施例提供的耦合器结构的第二芯板靠近支撑板的一侧表面的俯视图；
30.图9是本技术实施例提供的耦合器结构的第二芯板远离支撑板的一侧表面的俯视
图；
31.图10是本技术实施例提供的耦合器结构的第二接地金属层的俯视图；
32.图11是本技术实施例提供的耦合器结构的底层线路层的俯视图。
33.附图标记：1、顶层芯板；11、顶层线路层；12、第一接地金属层；110、负载；
34.2、底层芯板；21、底层线路层；22、第二接地金属层；211、输入端；222、输出端；223、接地端；20、移位孔；201、连接线；202、绝缘片；
35.3、中间层；31、第一芯板；311、第一线路；312、第二线路；32、支撑板；33、第二芯板；331、第三线路；332、第四线路；310、第一信号线；330、第二信号线；
36.4、介质层；5、金属环；6、标识符；71、输入端标识；72、输出相位标识。
具体实施方式
37.为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
38.需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
39.需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
40.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
41.还需说明的是，本技术实施例中以同一附图标记表示同一组成部分或同一零部件，对于本技术实施例中相同的零部件，图中可能仅以其中一个零件或部件为例标注了附图标记，应理解的是，对于其他相同的零件或部件，附图标记同样适用。
42.本技术实施例提供一种耦合器结构，解决了现有四相位耦合器无法同时满足体积小和相位精度高的要求的问题。
43.参考图1，本技术实施例提供的耦合器结构为四相位耦合器，该四相位耦合器能够分别输出相位为0
°
、-90
°
、-180
°
和-270
°
的信号。该四相位耦合器包括三个耦合器(图1所示的c1、c2、c3)、三个自置负载(图1所示的r1、r2、r3)和一个四分之一波长线(图1所示的m)，图1中耦合器c1的输入端c1-1作为该四相位耦合器的输入端211，耦合器c1的耦合端与耦合器c2的输入端c2-1相连接，耦合器c1的直通端与该四分之一波长线m的一端相连接，耦合器c1的隔离端与自置负载r1的一端相连接，该自置负载r1的另一端接地；耦合器c2的耦合端c2-2作为该四相位耦合器的0
°
的输出端222、耦合器c2的直通端c2-3作为该四相位耦合器的-90
°
的输出端222，耦合器c2的隔离端与自置负载r2的一端相连接，该自置负载r2的另一端接地；四分之一波长线m的另一端与耦合器c3的输入端c3-1相连接，耦合器c3的耦合端
c3-2作为该四相位耦合器的-180
°
的输出端222，耦合器c3的直通端c3-3作为该四相位耦合器的-270
°
的输出端222，耦合器c3的隔离端与自置负载r3的一端相连接，该自置负载r3的另一端接地。
44.参考图2，本技术实施例提供的耦合器结构包括顶层芯板1、底层芯板2以及分别通过介质层4与顶层芯板1和底层芯板2层叠设置的中间层3，顶层芯板1相背两表面上分别印刷有顶层线路层11和第一接地金属层12，顶层线路层11包括三个负载110；底层芯板2相背两表面上分别印刷有底层线路层21和第二接地金属层22，底层线路层21包括输入端211、四个输出端222和接地端223，相邻两个输出端222的相位相差90度，接地端223、第一接地金属层12和第二接地金属层22连接；中间层3包括通过介质层4依次层叠的第一芯板31、支撑板32和第二芯板33，第一芯板31上设有三个耦合器的一部分线路和第一信号线310，第二芯板33上设有三个耦合器的另一部分线路和第二信号线330，第一信号线310和第二信号线330连接形成四分之一波长线。
45.本技术实施例中，采用层叠的方式设置耦合器结构，能够减小耦合器结构的体积，而且将耦合器的负载110也就是r1、r2、r3均印制在耦合器结构的顶面，这样可以减小负载110占用的空间，进一步减小耦合器结构的体积，同时还可以缩短耦合器连接负载110的长度，从而提高移相精度。
46.需要说明的是，顶层芯板1、底层芯板2、第一芯板31、支撑板32、第二芯板33的两侧表面上均设有电路层，也就是将图1中的电路分为10层进行连接制作，这样可以合理布置电路的各个器件，使得耦合器结构的体积极大的减小。具体的，按照顶层芯板1、第一芯板31、支撑板32、第二芯板33、底层芯板2的顺序排列的各层电路分别称为l1层、l2层、l3层、l4层、l5层、l6层、l7层、l8层、l9层、l10层。在耦合器结构内部设置有盲埋孔将各层电信号连接起来，通过金属接地孔gh将不同层的地g连接到底层线路层21的接地端223，其中，金属接地孔gh的直径为0.2mm。将耦合器c1、c2、c3的一部分制作在第一芯板31上，即耦合器c1、c2、c3的一部分为l3层和l4层；耦合器c1、c2、c3的另一部分制作在第二芯板33上，即耦合器c1、c2、c3的另一部分为l7层和l8层。这样的电路构造易于耦合器c1、c2、c3的两部分的对位，保证了相位的设计精度。
47.在一些实施例中，顶层芯板1的厚度为0.05mm，顶层芯板1与中间层3之间的介质层4的厚度为0.07mm，第一芯板31的厚度为0.01mm，第一芯板31和支撑板32之间的介质层4的厚度为0.09mm，支撑板32的厚度为0.06mm，支撑板32和第二芯板33之间的介质层4的厚度为0.09mm，第二芯板33的厚度为0.01mm，中间层3和底层芯板2之间的介质层4的厚度为0.07mm，底层芯板2的厚度为0.05mm。这样可以最大程度的减小耦合器结构的体积，本技术实施例的耦合器结构的外形尺寸可以达到5.3mm*3.4mm*0.8mm。
48.其中，第一芯板31的厚度为耦合器c1、c2、c3的一部分的上线圈和下线圈的耦合介质的厚度，第二芯板33的厚度为耦合器c1、c2、c3的另一部分的上线圈和下线圈的耦合介质的厚度。
49.本技术实施例中，顶层芯板1、底层芯板2、第一芯板31、支撑板32、第二芯板33可以选用不同介电常数的材料制作，具体可以选用高介电常数的材料制作耦合器的线路，这样制作的耦合器线厚度很薄，可以将耦合器的线圈做的很窄，从而可以缩小耦合器结构的尺寸。
50.参考图3，图3所示为顶层线路层11，也就是l1层，在顶层线路层11上印刷制作有3个自置负载r1、r2、r3；由于收发信号工作频率很高，一般工作在900mhz、1400mhz-1600mhz或2500mhz等频段，为了提高耦合器的相位精度、减小器件尺寸，将自置负载r1、r2、r3设置在耦合器结构的顶层能够缩短负载110的焊接路径，提高四相位耦合器的移相精度，从而可以提高定位精度，相较于耦合器外接负载，本技术的负载110印制在顶层可以减小3个负载110占用的外部尺寸，节省器件的占用空间；此外，印制自置负载r1、r2、r3后，经激光调组为50欧姆，再用树脂覆盖自置负载r1、r2、r3。
51.参考图3，顶层芯板1印刷顶层线路层11的一侧表面上设置有标识符6，标识符6用于识别耦合器结构的正面、反面以及编带方向。也就是在耦合器结构的顶面上设置有标识符6，这样可以便于用户识别耦合器结构的正面、反面以及编带方向。
52.具体的，标识符6可以印制在顶层芯板1印刷顶层线路层11的一侧表面上，这样不会增大耦合器结构的体积，本技术实施例中的标识符6设置在四相位耦合器顶面的中间线x的上部，该标识符6的目的是为了识别四相位耦合器的正面、反面以及编带方向，便于用户将四相位耦合器按照正确的编带方向放置，便于自动编带。其中，标识符6可以设置一个或多个，设置一个时可以是在四相位耦合器顶面的中间线x的上部的平行于中间线x的一条黑色条带，设置多个时可以是在四相位耦合器顶面的中间线x的上部的平行于中间线x的多个间隔设置的黑色条带，标识符6的具体数目可以根据实际需要进行设置，本技术实施例不做限定。
53.参考图3，顶层芯板1印刷顶层线路层11的一侧表面上设置有输入端标识71和输出相位标识72。这样便于用户快速的在四相位耦合器的输入端211和输出端222连接外部器件。
54.具体的，输入端211的标识为圆点in-m，也就是底层线路层21上与该圆点in-m对应的电极是信号输入端电极，即四相位耦合器的输入端211。此外，输出相位标识72可以为丝印在顶层芯板1上的四个数值0、90、180和270，分别对应四个相位：0
°
、-90
°
、-180
°
和-270
°
，一般为了印刷方便，将
“‑”
号省略。底层线路层21上的四个输出端222的电极分别对应着这四个相位，图3中的四个相位的位置设计为相位左旋(即相位逆时针旋转)，一般用于接收天线；当然也可以将相位设计为右旋(即相位顺时针旋转)，一般用于发射天线。具体的相位位置设置可以根据耦合器结构的实际应用场合进行设计，本技术实施例不做具体限定。
55.参考图4，图4所示为第一接地金属层12，也就是l2层，第一接地金属层12整层均为地端g，通过金属接地孔gh与底层线路层21的接地端223相连接。
56.参考图5-图6，图5所示为l3层，图6所示为l4层。三个耦合器的一部分线路包括分别设置于第一芯板31相背两表面上的第一线路311和第二线路312，第一信号线310与第二线路312设置于第一芯板31的同一表面且相连接。也就是第一线路311为四相位耦合器的耦合器c1、c2、c3的一部分耦合线的顶层电路c11、c21、c31，即l3层；第二线路312为四相位耦合器的耦合器c1、c2、c3的一部分耦合线的底层电路c’11、c’21、c’31，第一信号线310为四分之一波长线m的一部分，即m1，第一信号线310与第二线路312连接的电路为l4层。
57.参考图8-图9，图8所示为l7层，图9所示为l8层。三个耦合器的另一部分线路包括分别设置于第二芯板33相背两表面上的第三线路331和第四线路332，第二信号线330与第三线路331设置于第二芯板33的同一表面且相连接。也就是第三线路331为四相位耦合器的
耦合器c1、c2、c3的另一部分耦合线的顶层电路c12、c22、c32，第二信号线330为四分之一波长线m的另一部分，即m2，第二信号线330与第三线路331连接的电路为l7层；第四线路332为四相位耦合器的耦合器c1、c2、c3的另一部分耦合线的底层电路c’12、c’22、c’32，即l8层。
58.在一些实施例中，为了减小四相位耦合器的尺寸，三个耦合器中的其中一个耦合器的耦合线宽度为0.065mm，另外两个耦合器的耦合线宽度为0.08mm。具体的，可以将c11的耦合线宽度k1设计为0.065mm，将c21的宽度k2和c31的宽度k3均设计为0.08mm。c’11的耦合线宽度k’1设计为0.065mm，c’21的宽度k’2以及c’31的宽度k’3均设计为0.08mm。同时，将c12的耦合线宽度k1也设计为0.065mm，将耦合器c22的宽度k2以及c32的宽度k3也均设计为0.08mm，耦合器c’12的耦合线宽度k1设计为0.065mm，耦合器c’22的宽度k2以及c’32的宽度k3均设计为0.08mm。
59.在一些实施例中，第一信号线310和第二信号线330的宽度均为0.1mm。具体的，m1的宽度mk和m2的宽度mk均设计为0.1mm。这样可以减小四分之一波长线m占用的面积，从而减小四相位耦合器的尺寸。
60.在一些实施例中，第一芯板31、第二芯板33和支撑板32上均设置有信号连接孔，第一线路311、第二线路312、第三线路331和第四线路332通过信号连接孔连接形成三个耦合器，第一信号线310和第二信号线330通过信号连接孔连接形成四分之一波长线。
61.通过以上设置，相当于将四相位耦合器的耦合器电路分为了四部分且分别设置在不同层，并且四分之一波长线分为了两部分设置在不同层，这样能够有效的减小四相位耦合器的体积。
62.需要说明的是，耦合器c1的耦合器线的总长度为c11的耦合器线长度、c’11的耦合器线长度、c12的耦合器线长度以及c’12的耦合器线长度之和，耦合器c2的耦合器线的总长度为c21的耦合器线长度、c’21的耦合器线长度、c22的耦合器线长度以及c’22的耦合器线长度之和，耦合器c3的耦合器线的总长度为c31的耦合器线长度、c’31的耦合器线长度、c32的耦合器线长度以及c’32的耦合器线长度之和；四分之一波长线m的总长度为第一信号线310的长度和第二信号线330的长度之和。
63.在一些实施例中，三个耦合器的一部分线路和三个耦合器的另一部分线路均为三个耦合器的二分之一线路。也就是第一线路311和第二线路312连接在一起组成三个耦合器的二分之一线路，第三线路331和第四线路332连接在一起组成三个耦合器的另外二分之一线路，这样三个耦合器的线路就会均匀分布在第一芯板31和第二芯板33上，使得第一芯板31和第二芯板33上的线路占用的面积大小一致，不仅能够减小四相位耦合器的体积，而且还能提高三个耦合器的二分之一线路和三个耦合器的另外二分之一线路的对位精度，使得连接路径变短。
64.需要说明的是，由于耦合器的线路为线圈式线条，因此三个耦合器的二分之一线路可以分为相同长度的两部分，即第一线路311和第二线路312，同样的，三个耦合器的另外二分之一线路也可以分为相同长度的两部分，即第三线路331和第四线路332，这样第一线路311、第二线路312、第三线路331和第四线路332就是相同长度的耦合线，占用的面积也大致相同，有利于将第一芯板31和第二芯板33设置为相同大小，使四相位耦合器的电路分布的更加均匀紧凑，从而减小四相位耦合器的体积。
65.在一些实施例中，参考图2，第一芯板31设置第一信号线310的表面与第二芯板33
设置第二信号线330的表面相对。也就是l4层与l7层相对设置，这样可以使第一信号线310和第二信号线330之间的连接距离更短，方便第一信号线310和第二信号线330连接形成四分之一波长线，其中，第一信号线310和第二信号线330的长度可以设置为一致，这样能够使第一信号线310和第二信号线330占用的面积相同，而且第一信号线310和第二信号线330相对设置，有利于减小四相位耦合器的体积。
66.在本技术实施例中，信号连接孔是用于连接各层信号端的金属孔，信号连接孔的直径为0.1mm。本技术实施例中的信号连接孔设置有15个，分别为h1、h2、h3、h4、h5、h6、h7、h8、h9、h10、h11、h12、h13、h14、h15。
67.在一些实施例中，第一芯板31和第二芯板33上设置的信号连接孔边缘设有金属环5。这样可以便于加工信号连接孔，而且也能使各层关联的电路通过信号连接孔连接的更加牢固，导电性更好。
68.具体的，图5中的信号连接孔h1、h2、h3、h4、h5、h6、h7、h8、h12、h14、h15的外圈均有一个金属环5，图6中的信号连接孔h1、h2、h3、h4、h5、h6、h10、h12、h14的外圈均有一个金属环5，图8中的信号连接孔h1、h2、h3、h4、h5、h6、h10、h12、h14的外圈均有一个金属环5，图9中的信号连接孔h1、h2、h3、h4、h5、h6、h11、h13、h15的外圈均有一个金属环5。
69.参考图7，图7所示为l5-l6层，支撑板32由铁镍合金材料制成；支撑板32上开设有填充孔，填充孔内填充有树脂，树脂上开设有信号连接孔。这样支撑板32不仅可以起到增强耦合器结构的整体刚性的作用，而且还能起到金属屏蔽的作用，避免信号连接孔与支撑板32接触发生短路。
70.具体的，在支撑板32上钻有9个填充孔p，该填充孔p的直径为0.3mm，该支撑板32上下两侧表面有树脂，经过压合加热处理，该填充孔p内有流胶填充，信号连接孔h1、h2、h3、h4、h5、h6、h10、h12、h14经极高的精密加工，穿过填充孔p，信号连接孔h1、h2、h3、h4、h5、h6、h10、h12、h14不与支撑板32相连接。支撑板32的作用有确保四相位耦合器在加工的过程中不变形，还起到固定的作用，同时还起到四相位耦合器上下部分的电路不相互耦合和影响的作用，需要注意的是，9个填充孔p只在支撑板32上设置，在耦合器结构的其他芯板上不设置。
71.参考图10-图11，图10所示为l9层，图11所示为l10层。底层芯板2上开设有信号连接孔、以及与信号连接孔通过连接线201连接的移位孔20，第二接地金属层22上设有位于信号连接孔、连接线201以及移位孔20周围的绝缘片202。这样就可以将各信号线、接地孔或接地线引到四相位耦合器的底层的所需的位置上，完成四相位耦合器的底层管脚的布线。
72.需要说明的是，上述第二接地金属层22整层为接地层，因此在信号连接孔和移位孔20周围设置绝缘片202可以有效的防止信号连接孔和移位孔20与第二接地金属层22连接，避免各层电路在电连接时接地。
73.本技术实施例中，底层芯板2上印刷的底层线路层21即l10层具有四相位耦合器的输入端211，四相位耦合器的0
°
输出端、-90
°
输出端、-180
°
输出端以及-270
°
输出端，四相位耦合器的接地端223。底层芯板2上还开设有金属接地孔gh，金属接地孔gh与四相位耦合器的底层的接地端223相连接。
74.具体的，参考图10-图11，信号连接孔h15引线到四相位耦合器的输入端211，即信号输入端c1-1的位置，信号连接孔h11引线到0
°
输出端，即耦合器c2的耦合端c2-2，信号连
接孔h12引线到-90
°
输出端，即耦合器c2的直通端c2-3，信号连接孔h13引线到-180
°
输出端，即耦合器c3的耦合端c3-2，信号连接孔h14引线到-270
°
输出端，即耦合器c3的直通端c3-3。
75.以上所述，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以所述权利要求的保护范围为准。

技术特征：
1.一种耦合器结构，其特征在于，包括：顶层芯板(1)，所述顶层芯板(1)相背两表面上分别印刷有顶层线路层(11)和第一接地金属层(12)，所述顶层线路层(11)包括三个负载(110)；底层芯板(2)，所述底层芯板(2)相背两表面上分别印刷有底层线路层(21)和第二接地金属层(22)，所述底层线路层(21)包括输入端(211)、四个输出端(222)和接地端(223)，相邻两个所述输出端(222)的相位相差90度，所述接地端(223)、所述第一接地金属层(12)和所述第二接地金属层(22)连接；中间层(3)，分别通过介质层(4)与所述顶层芯板(1)和所述底层芯板(2)层叠设置，所述中间层(3)包括通过介质层(4)依次层叠的第一芯板(31)、支撑板(32)和第二芯板(33)，所述第一芯板(31)上设有三个耦合器的一部分线路和第一信号线(310)，所述第二芯板(33)上设有三个耦合器的另一部分线路和第二信号线(330)，所述第一信号线(310)和所述第二信号线(330)连接形成四分之一波长线。2.根据权利要求1所述的耦合器结构，其特征在于，所述三个耦合器的一部分线路包括分别设置于所述第一芯板(31)相背两表面上的第一线路(311)和第二线路(312)，所述第一信号线(310)与所述第二线路(312)设置于所述第一芯板(31)的同一表面且相连接；所述三个耦合器的另一部分线路包括分别设置于所述第二芯板(33)相背两表面上的第三线路(331)和第四线路(332)，所述第二信号线(330)与所述第三线路(331)设置于所述第二芯板(33)的同一表面且相连接；所述第一芯板(31)、所述第二芯板(33)和所述支撑板(32)上均设置有信号连接孔，所述第一线路(311)、所述第二线路(312)、所述第三线路(331)和所述第四线路(332)通过所述信号连接孔连接形成三个耦合器，所述第一信号线(310)和所述第二信号线(330)通过所述信号连接孔连接形成四分之一波长线。3.根据权利要求2所述的耦合器结构，其特征在于，所述三个耦合器的一部分线路和所述三个耦合器的另一部分线路均为三个耦合器的二分之一线路；和/或，所述第一芯板(31)设置所述第一信号线(310)的表面与所述第二芯板(33)设置所述第二信号线(330)的表面相对。4.根据权利要求1-3任一项所述的耦合器结构，其特征在于，三个所述耦合器中的其中一个所述耦合器的耦合线宽度为0.065mm，另外两个所述耦合器的耦合线宽度为0.08mm；所述第一信号线(310)和所述第二信号线(330)的宽度均为0.1mm。5.根据权利要求2或3所述的耦合器结构，其特征在于，所述第一芯板(31)和所述第二芯板(33)上设置的所述信号连接孔边缘设有金属环(5)。6.根据权利要求2或3所述的耦合器结构，其特征在于，所述支撑板(32)由铁镍合金材料制成；所述支撑板(32)上开设有填充孔，所述填充孔内填充有树脂，所述树脂上开设有所述信号连接孔。
7.根据权利要求6所述的耦合器结构，其特征在于，所述填充孔的直径为0.3mm，所述信号连接孔的直径为0.1mm。8.根据权利要求2或3所述的耦合器结构，其特征在于，所述底层芯板(2)上开设有所述信号连接孔、以及与所述信号连接孔通过连接线(201)连接的移位孔(20)，所述第二接地金属层(22)上设有位于所述信号连接孔、所述连接线以及所述移位孔周围的绝缘片(202)。9.根据权利要求1-3任一项所述的耦合器结构，其特征在于，所述顶层芯板(1)印刷所述顶层线路层(11)的一侧表面上设置有标识符(6)，所述标识符(6)用于识别所述耦合器结构的正面、反面以及编带方向；和/或，所述顶层芯板(1)印刷所述顶层线路层(11)的一侧表面上设置有输入端标识(71)和输出相位标识(72)。10.根据权利要求1-3任一项所述的耦合器结构，其特征在于，所述耦合器结构的尺寸为5.3mm*3.4mm*0.8mm；和/或，所述顶层芯板(1)的厚度为0.05mm，所述顶层芯板(1)与所述中间层(3)之间的所述介质层(4)的厚度为0.07mm，所述第一芯板(31)的厚度为0.01mm，所述第一芯板(31)和所述支撑板(32)之间的所述介质层(4)的厚度为0.09mm，所述支撑板(32)的厚度为0.06mm，所述支撑板(32)和所述第二芯板(33)之间的所述介质层(4)的厚度为0.09mm，所述第二芯板(33)的厚度为0.01mm，所述中间层(3)和所述底层芯板(2)之间的所述介质层(4)的厚度为0.07mm，所述底层芯板(2)的厚度为0.05mm。

技术总结
本申请提供了一种耦合器结构，包括依次层叠设置的顶层芯板、中间层和底层芯板，顶层芯板相背两表面上分别印刷有包括三个负载的顶层线路层和第一接地金属层；底层芯板相背两表面上分别印刷有底层线路层和第二接地金属层，底层线路层包括输入端、四个输出端和接地端，相邻两个输出端的相位相差90度，接地端、第一接地金属层和第二接地金属层连接；中间层包括通过介质层依次层叠的第一芯板、支撑板和第二芯板，第一芯板上设有三个耦合器的一部分线路和第一信号线，第二芯板上设有三个耦合器的另一部分线路和第二信号线，第一信号线和第二信号线连接形成四分之一波长线。本申请解决了现有四相位耦合器无法同时满足体积小和相位精度高的要求的问题。度高的要求的问题。度高的要求的问题。


技术研发人员：彭志珊 阎跃军
受保护的技术使用者：深圳市研通高频技术有限公司
技术研发日：2023.03.09
技术公布日：2023/7/17