一种可变阈值的检测电路及方法、电子设备及存储介质与流程

1.本发明属于集成电路芯片技术领域，尤其涉及一种可变阈值的检测电路及方法、电子设备及存储介质。


背景技术：

2.阈值电压是指若在一定的偏置电压下，沟道内的载流子浓度与衬底载流子浓度相等，则认为此时的偏置电压为阈值电压。通常将传输特性曲线中输出电流随输入电压改变而急剧变化转折区的中点对应的输入电压称为阈值电压。
3.在电子系统设计领域，一般存在多个芯片之间的相互通信，当不同芯片工作的电压域，就存在芯片内部电路判断逻辑高和低的阈值电压不同，此时为了满足可以接收不同电压阈值的逻辑高和低，就需要设计一种可变阈值检测的io接收电路。
4.在现有技术中，一般采用多组电阻阵列分压的方式，这种方式版图占用面积大，直流功耗大；或采用基于带隙基准电压的分压系统，但电路结构复杂，面积大。此外，由于电路中存在多个电压源，当数字信号在不同电压源中进行传播时，如何灵活多变的对电平进行移位功能，以进一步稳定输出，减少工艺对电路的影响是亟待解决的问题。


技术实现要素：

5.本发明是为解决上述现有技术的全部或部分问题，一方面提供了一种可变阈值的检测电路，通过改变电流镜像管的个数控制电路中电流的大小能够改变阈值电压，电路简单有效并且能够实现灵活多变的电平移位功能，具有普适性强且健壮性强的优点。本发明另一方面还提供了可变阈值的检测方法。
6.本发明实施例第一方面提供一种可变阈值的检测电路，包括：
7.信号输入电路，用于提供所述检测电路的输入电压信号；
8.恒流源电路，用于提供所述检测电路的恒定电流信号；
9.镜像电路，用于将所述恒定电流信号转换成第二电流信号；
10.开关控制电路，用于将所述第二电流信号转换成第三电流信号并生成阈值电压；
11.驱动电路，用于根据所述阈值电压将所述输入电压信号转换成输出电压信号。
12.所述可变阈值的检测电路还包括：
13.接地端和电源端；其中所述电源端包括芯片输入/输出电源电压和芯片输入/输出接地；
14.所述恒流源电路至少包括第一电流源和第二电流源；其中，所述第一电流源为上拉电流源，所述第二电流源为下拉电流源；
15.所述镜像电路至少包括第一电流镜管、第二电流镜管、第三电流镜管、第四电流镜管、第五电流镜管、第六电流镜管、第七电流镜管、第八电流镜管、第九电流镜管和第十电流镜管；其中所述第一电流镜管、所述第二电流镜管、所述第三电流镜管、所述第四电流镜管和所述第五电流镜管为上拉电流镜管，所述第六电流镜管、所述第七电流镜管、所述第八电
流镜管、所述第九电流镜管和所述第十电流镜管为下拉电流镜管；
16.所述开关控制电路至少包括第一电流开关管、第二电流开关管、第三电流开关管、第四电流开关管、第五电流开关管、第六电流开关管、第七电流开关管、第八电流开关管和上位机；其中所述第一电流开关管、所述第二电流开关管、所述第三电流开关管和所述第四电流开关管为pmos晶体管，所述第五电流开关管、所述第六电流开关管、所述第七电流开关管和所述第八电流开关管为nmos晶体管；
17.所述驱动电路与所述信号输入电路相连；其中，所述驱动电路至少包括第一驱动电路和第二驱动电路；
18.所述第一驱动电路包括第一上拉电流镜管和第一下拉电流镜管，所述第二驱动电路包括第二上拉电流镜管和第二下拉电流镜管；
19.所述上拉电流源的输入端分别与所述第一电流镜管的栅极、所述第二电流镜管的栅极、所述第三电流镜管的栅极、所述第四电流镜管的栅极和所述第五电流镜管的栅极相连；
20.所述上拉电流源的输出端与所述接地端相连；
21.所述第一电流镜管的源极与所述上拉电流源的输入端相连；
22.所述第二电流镜管的漏极与所述第一电流开关管的源极相连；
23.所述第三电流镜管的漏极与所述第二电流开关管的源极相连；
24.所述第四电流镜管的漏极与所述第三电流开关管的源极相连；
25.所述第五电流镜管的漏极与所述第四电流开关管的源极相连；
26.所述第一电流镜管的漏极、所述第二电流镜管的源极、所述第三电流镜管的源极、所述第四电流镜管的源极和所述第五电流镜管的源极与所述芯片输入/输出电源电压相连；
27.所述第一电流开关管的栅极、所述第二电流开关管的栅极、所述第三电流开关管的栅极和所述第四电流开关管的栅极与上位机相连，所述上位机控制所述第一电流开关管、所述第二电流开关管、所述第三电流开关管和所述第四电流开关管的开启和闭合；
28.所述第二电流开关管的漏极、所述第三电流开关管的漏极、所述第四电流开关管的漏极和所述第五电流开关管的漏极与第一上拉电流镜管的源极相连；
29.所述第一上拉电流镜管的栅极与信号输入电路相连；
30.所述第一上拉电流镜管的漏极与所述第一下拉电流镜管的漏极相连并作为所述第二驱动电路的输入；
31.所述第二上拉电流镜管的栅极与所述第二驱动电路的输入相连；
32.所述第二上拉电流镜管的源极与所述芯片输入/输出电源电压相连；
33.所述第二上拉电流镜管的漏极用于输出电压信号输出。
34.所述下拉电流源的输出端分别与所述第六电流镜管的栅极、所述第七电流镜管的栅极、所述第八电流镜管的栅极、所述第九电流镜管的栅极和所述第十电流镜管的栅极相连；
35.所述下拉电流源的输入端与所述芯片输入/输出电源电压相连；
36.所述第六电流镜管的源极与所述下拉电流源的输出端相连；
37.所述第七电流镜管的漏极与所述第五电流开关管的源极相连；
38.所述第八电流镜管的漏极与所述第六电流开关管的源极相连；
39.所述第九电流镜管的漏极与所述第七电流开关管的源极相连；
40.所述第十电流镜管的漏极与所述第八电流开关管的源极相连；
41.所述第六电流镜管的漏极、所述第七电流镜管的源极、所述第八电流镜管的源极、所述第九电流镜管的源极和所述第十电流镜管的源极与所述芯片输入/输出接地相连；
42.所述第五电流开关管的栅极、所述第六电流开关管的栅极、所述第七电流开关管的栅极和所述第八电流开关管的栅极与上位机相连，所述上位机控制所述第五电流开关管、所述第六电流开关管、所述第七电流开关管和所述第八电流开关管的开启和闭合；
43.所述第五电流开关管的漏极、所述第六电流开关管的漏极、所述第七电流开关管的漏极和所述第八电流开关管的漏极与第一下拉电流镜管的源极相连；
44.所述第一下拉电流镜管的栅极与所述信号输入电路相连；
45.所述第二下拉电流镜管的栅极与所述第二驱动电路的输入相连；
46.所述第二下拉电流镜管的源极与所述芯片输入/输出接地相连；
47.所述第二下拉电流镜管的漏极用于输出电压信号输出。
48.所述第一电流镜管至少包含一个pmos晶体管，所述第二电流镜管至少包含一个pmos晶体管，所述第三电流镜管至少包含一个pmos晶体管，所述第四电流镜管至少包含一个pmos晶体管，所述第五电流镜管至少包含一个pmos晶体管，所述第六电流镜管至少包含一个nmos晶体管，所述第七电流镜管至少包含一个nmos晶体管,所述第八电流镜管至少包含一个nmos晶体管，所述第九电流镜管至少包含一个nmos晶体管，所述第十电流镜管至少包含一个nmos晶体管；
49.所述第一电流镜管内的晶体管数量和所述第六电流镜管内的晶体管数量相同；
50.所述第二电流镜管内的晶体管数量和所述第七电流镜管内的晶体管数量相同；
51.所述第三电流镜管内的晶体管数量和所述第八电流镜管内的晶体管数量相同；
52.所述第四电流镜管内的晶体管数量和所述第九电流镜管内的晶体管数量相同；
53.所述第五电流镜管内的晶体管数量和所述第十电流镜管内的晶体管数量相同。
54.本公开实施例第二方面提供一种可变阈值的检测方法，基于本发明的可变阈值的检测电路实施，包括：
55.将电流信号经由恒定源电路输出恒定电流信号；
56.所述恒定电流信号经由镜像电路转换为第二电流信号；
57.将第二电流信号经由开关控制电路转换为第三电流信号并生成阈值电压；
58.将输入电压信号根据所述阈值电压经由驱动电路转换为输出电压信号。
59.所述恒定电流信号经由镜像电路转换为第二电流信号还包括：
60.基于上述方案，所述恒定电流信号经由镜像电路转换为第二电流信号还包括：
61.通过改变镜像电路中所述电流镜管内的晶体管数量将所述恒定电流信号转换为第二电流信号。
62.基于上述方案，所述将第二电流信号经由开关控制电路转换为第三电流信号并生成阈值电压还包括：
63.通过所述上位机控制所述开关控制电路中所述电流开关管的开启或闭合将所述第二电流信号转换为第三电流信号。
64.本公开实施例第三方面提供一种电子设备，包括：
65.存储器；
66.处理器，与所述存储器连接，用于通过执行存储在所述存储器上的计算机可执行指令，并能够实现任意第二方面任意技术方案提供的可变阈值的检测方法。
67.本公开实施例第四方面提供一种计算机存储介质，包括：
68.所述计算机存储介质存储有计算机可执行指令；所述计算机可执行指令被执行后，能够实现前述第二方面任意技术方案提供的可变阈值的检测方法。
69.与现有技术相比，本发明的主要有益效果：通过镜像电路改变电路中的晶体管数量来改变电路中电流大小，并通过开关控制电路得到可编程电流大小从而生成阈值电压，从而得到一系列可编程控制的与供电电压成比例的阈值电压，以通过简单有效的电路实现灵活多变的电平移位功能，并且所述检测电路具有良好的健壮性，电路结构对称性好，输出相对稳定，受pvt工艺影响小。
附图说明
70.图1为本发明实施例提供的一种可变阈值的检测电路的构成示意图；
71.图2为本发明实施例提供的一种可变阈值的检测电路的示意图；
72.图3为本发明实施例提供的一种可变阈值的检测电路的仿真波形示意图；
73.图4为本发明实施例提供的一种可变阈值的检测电路的不同配置下的翻转点电压值；
74.图5为本发明实施例提供的一种可变阈值的检测方法的流程图；
75.图6为本发明实施例提供的一种电子设备的结构示意图。
具体实施方式
76.为了能够更加详尽地了解本技术的特点与技术内容，下面结合附图对本技术的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本技术。
77.如图1所示，本公开实施例提供了可变阈值的检测电路的构成示意图，所述电路包括：
78.信号输入电路10，用于提供所述检测电路的输入电压信号；
79.恒流源电路20，用于提供所述检测电路的恒定电流信号；
80.镜像电路30，用于将所述恒定电流信号转换成第二电流信号；
81.开关控制电路40，用于将所述第二电流信号转换成第三电流信号并生成阈值电压；
82.驱动电路50，用于根据所述阈值电压将所述输入电压信号转换成输出电压信号。
83.所述输入电压信号是指与当前芯片工作的电压范围不同的电压数值，即系统中可能存在多个电压源；
84.所述检测电路还包括接地端和电源端；其中电源端包括芯片输入/输出电源电压和芯片输入/输出接地；
85.所述芯片输入/输出电源电压为芯片io电源引脚(vddio)，用于给所述检测电路提供所需的供电电压，其中所述供电电压的数值大小可为3.3v或者5v等其他芯片正常工作所
需要的电压值，例如；stm32系列芯片的供电电压为3.3v，51系列芯片的供电电压为5v；所述芯片输入/输出接地为芯片io接地引脚(vssio)。
86.所述镜像电路，用于将所述恒定电流信号转换成第二电流信号；其中所述镜像电路至少包括第一电流镜管、第二电流镜管、第三电流镜管、第四电流镜管、第五电流镜管、第六电流镜管、第七电流镜管、第八电流镜管、第九电流镜管和第十电流镜管；其中所述电流镜管是指通过复制输出端的电流来产生完全一样的输入端电流，电流镜具有输出阻抗高，输入阻抗低的特点，在本电路中主要用于在放大级中提供偏置电流。
87.所述第一电流镜管、所述第二电流镜管、所述第三电流镜管、所述第四电流镜管和所述第五电流镜管为上拉电流镜管；所述上拉电流镜管是由pmos管组成的；所述第一电流镜管不限于由4个pmos管组成，也可以是1个、2个或者3个等预先确定的经验值或者实验值；所述第二电流镜管不限于由1个pmos管组成，也可以是1个、2个或者3个等预先确定的经验值或者实验值；所述第三电流镜管不限于由4个pmos管组成，也可以是1个、2个或者3个等预先确定的经验值或者实验值；所述第四电流镜管不限于由8个pmos管组成，也可以是1个、2个或者3个等预先确定的经验值或者实验值；所述第五电流镜管不限于由16个pmos管组成，也可以是1个、2个或者3个等预先确定的经验值或者实验值；通过改变电流镜管中的pmos管数量来改变第二电流信号的大小，其中第二电流信号的大小是指所述镜像电路中的上拉电流大小；例如,电流镜管中的pmos管数量越少，所述镜像电路中的上拉电流越小，电流镜管中的pmos管数量越多，所述镜像电路中的上拉电流越大；
88.此外，所述电流镜管的宽度和长度的数值大小可以是1微米、2微米或者3微米等微米级实验值，通过改变所述电流镜管的长宽比，从而改变输入电压的阈值的高低。
89.所述第六电流镜管、所述第七电流镜管、所述第八电流镜管、所述第九电流镜管和所述第十电流镜管为下拉电流镜管；所述下拉电流镜管是由nmos管组成的；所述第六电流镜管不限于由4个nmos管组成，也可以是1个、2个或者3个等预先确定的经验值或者实验值；所述第七电流镜管不限于由1个nmos管组成，也可以是1个、2个或者3个等预先确定的经验值或者实验值；所述第八电流镜管不限于由4个nmos管组成，也可以是1个、2个或者3个等预先确定的经验值或者实验值；所述第九电流镜管不限于由8个nmos管组成，也可以是1个、2个或者3个等预先确定的经验值或者实验值；所述第十电流镜管不限于由16个nmos管组成，也可以是1个、2个或者3个等预先确定的经验值或者实验值；通过改变电流镜管中的nmos管数量来改变所述镜像电路中的第二电流信号大小，其中第二电流信号的大小是指所述镜像电路中的下拉电流大小；；例如,电流镜管中的nmos管数量越少，所述镜像电路中的下拉电流越小，电流镜管中的nmos管数量越多，所述镜像电路中的下拉电流越大；
90.此外，所述电流镜管的宽度和长度的数值大小可以是1微米、2微米或者3微米等微米级实验值，通过改变所述电流镜管的长宽比，从而改变输入电压的阈值的高低。
91.所述恒流源电路，用于提供所述检测电路的恒定电流信号，其中所述恒流源电路至少包括第一电流源和第二电流源；
92.所述第一电流源为上拉电流源，所述上拉电流源是由pmos(positive channel metal oxide semiconductor，p沟道金属氧化物半导体)管组成的；其中所述上拉电流源的输入端分别与所述第一电流镜管的栅极、所述第二电流镜管的栅极、所述第三电流镜管的栅极、所述第四电流镜管的栅极和所述第五电流镜管的栅极相连；所述第一电流镜管的源
极与所述上拉电流源的输入端相连；所述上拉电流源的输出端与接地端相连；用于给第一电流镜管、第二电流镜管、第三电流镜管、第四电流镜管和第五电流镜管提供电流信号；
93.所述第二电流源为下拉电流源，所述下拉电流源是nmos(negativechannel metal oxide semiconductor，n沟道金属氧化物半导体)管组成的；其中所述下拉电流源的输入端与所述芯片输入/输出电源电压电源端相连；所述下拉电流源的输出端分别与所述第六电流镜管的栅极、所述第七电流镜管的栅极、所述第八电流镜管的栅极、所述第九电流镜管的栅极和所述第十电流镜管的栅极相连；所述第六电流镜管的源极与所述下拉电流源的输出端相连；用于给第六电流镜管、第七电流镜管、第八电流镜管、第九电流镜管和第十电流镜管提供电流信号；
94.所述第一电流源数值大小可为10、20或者30等预先确定的经验值或者实验值；所述第二电流源的数值大小可为10、20或者30等预先确定的经验值或者实验值；
95.此外，通过这种方式，可以根据所述芯片输入/输出电源电压供电电压大小与受控电流元的控制来实现对输入信号的阈值门限控制。
96.所述开关控制电路，用于将所述第二电流信号转换成第三电流信号并生成阈值电压；其中所述开关控制电路至少包括第一电流开关管、第二电流开关管、第三电流开关管、第四电流开关管、第五电流开关管、第六电流开关管、第七电流开关管、第八电流开关管和上位机；其中所述第一电流开关管、所述第二电流开关管、所述第三电流开关管和所述第四电流开关管为pmos晶体管，所述第五电流开关管、所述第六电流开关管、所述第七电流开关管和所述第八电流开关管为nmos晶体管；所述上位机包含赋值pr和nr变量的程序，其中所述变量pr为四位数组，变量nr为四位数组。
97.所述第一电流开关管的源极与所述第二电流镜管的漏极相连；
98.所述第二电流开关管的源极与所述第三电流镜管的漏极相连；
99.所述第三电流开关管的源极与所述第四电流镜管的漏极相连；
100.所述第四电流开关管的源极与所述第五电流镜管的漏极相连；
101.所述第一电流开关管的栅极、所述第二电流开关管的栅极、所述第三电流开关管的栅极和所述第四电流开关管的栅极与上位机相连，通过所述上位机中的程序控制所述第一电流开关管、所述第二电流开关管、所述第三电流开关管和所述第四电流开关管的开启和闭合；
102.具体地，变量pr的四位数组从左到右分别对应所述第一电流开关管、所述第二电流开关管、所述第三电流开关管和所述第四电流开关管；其中所述变量pr的四位数组的每一位可以是0代表着低电平，也可以是1代表着高电平；此外高电平控制所述电流开关管关闭，低电平控制所述电流开关管开启；通过所述电流开关管的开启和关闭，改变第三电流信号的大小。
103.所述第五电流开关管的源极与所述第七电流镜管的漏极相连；
104.所述第六电流开关管的源极与所述第八电流镜管的漏极相连；
105.所述第七电流开关管的源极与所述第九电流镜管的漏极相连；
106.所述第八电流开关管的源极与所述第十电流镜管的漏极相连；
107.所述第五电流开关管的栅极、所述第六电流开关管的栅极、所述第七电流开关管的栅极和所述第八电流开关管的栅极与上位机相连，通过上位机控制所述第五电流开关
管、所述第六电流开关管、所述第七电流开关管和所述第八电流开关管的开启和闭合；
108.具体地，变量pr的四位数组从左到右分别对应所述第一电流开关管、所述第二电流开关管、所述第三电流开关管和所述第四电流开关管；其中所述变量pr的四位数组的每一位可以是0代表着低电平，也可以是1代表着高电平；此外高电平控制所述电流开关管关闭，低电平控制所述电流开关管开启；通过所述电流开关管的开启和关闭；通过所述电流开关管的开启和关闭，改变第三电流信号的大小。
109.通过这种方式.生成阈值电压可编程控制，此阈值电压的生成受可编程电流大小的控制，灵活多变，适应于多种不同阈值电压的配置。
110.所述驱动电路包括第一驱动电路和第二驱动电路；其中，所述第一驱动电路包括第一上拉电流镜管和第一下拉电流镜管，所述第二驱动电路包括第二上拉电流镜管和第二下拉电流镜管；
111.所述第一上拉电流镜管的栅极与信号输入电路相连；
112.所述第一上拉电流镜管的漏极与所述第一下拉电流镜管的漏极相连并作为所述第二驱动电路的输入；
113.所述第二上拉电流镜管的栅极与所述第二驱动电路的输入相连；
114.所述第二上拉电流镜管的源极与所述芯片输入/输出电源电压电源端相连；
115.所述第二上拉电流镜管的漏极用于输出电压信号输出。
116.所述第一下拉电流镜管的栅极与信号输入电路相连；
117.所述第二下拉电流镜管的栅极与所述第二驱动电路的输入相连；
118.所述第二下拉电流镜管的源极与所述芯片输入/输出接地电源端相连；
119.所述第二下拉电流镜管的漏极用于输出电压信号输出。
120.通过这种方式，根据所述阈值电压将所述输入电压信号通过第一驱动电路和第二驱动电路转换成输出电压信号，可以接收不同电压阈值的逻辑高低电平，实现灵活多变的电平信号。
121.如图2所示，本公开实施例提供的一种可变阈值的检测电路的电路结构图；
122.在一些实施例中，
123.当上下镜像电流一致时，所述检测电路中所述第二电流开关管的漏极和第一上拉电流管的源极相连处的上升电压和所述检测电路中所述第七电流开关管的漏极和第一下拉电流管的源极相连处的下降电压基本一致，输入电路的翻转阈值基本等于芯片输入/输出电源电压/2。
124.当上拉电流小于下拉电流时，所述检测电路中所述第二电流开关管的漏极和第一上拉电流管的源极相连处的电压需要下降才能保证和所述检测电路中所述第七电流开关管的漏极和第一下拉电流管的源极相连处的维持一样的电流，上拉电流越小，下拉电流越大，此时翻转电平越来越小于芯片输入/输出电源电压/2；
125.当下拉电流小于上拉电流时，所述检测电路中所述第七电流开关管的漏极和第一下拉电流管的源极相连处的电压需要上升才能保持和所述检测电路中所述第二电流开关管的漏极和第一上拉电流管的源极相连处的维持一样的电流，下拉电流越小，上拉电流越大，此时翻转电平越来越大于芯片输入/输出电源电压/2。
126.id_p为pmos上拉电流源，本例中为10ua；id_n为nmos下拉电流源,本例中为10ua。
127.所述镜像电路包括第一电流镜管mp0,第二电流镜管mp1,第三电流镜管mp2,第四电流镜管mp3和第五电流镜管mp4，其中所述第一电流镜管mp0,所述第二电流镜管mp1,所述第三电流镜管mp2,所述第四电流镜管mp3和所述第五电流镜管mp4组成上拉电流镜管，通过改变器件的个数，增大或者减小镜像上拉电流的大小；本例中，mp0(w＝1um,l＝1um,m＝4),mp1(w＝1um,l＝1um,m＝1),mp2(w＝1um,l＝1um,m＝4)，mp3(w＝1um,l＝1um,m＝8)，mp4(w＝1um,l＝1um,m＝16)；其中，w是指晶体管的宽度，l是指晶体管的长度，m是指器件的个数。
128.所述开关控制电路包括第一电流开关管mpr1,第二电流开关管mpr2,第三电流开关管mpr3和第四电流开关管mpr4；其中mpr1、mpr2、mpr3、mpr4低电平打开，高电平关闭，当mpr1打开时，上拉镜像电流为2.5ua,；当mpr2打开时，镜像电流为10ua；当mpr3打开时，镜像电流为20ua；当mpr4打开时，镜像电流为40ua；本例中,mpr1(w＝4um,l＝0.5um,m＝1),mpr2(w＝4um,l＝0.5um,m＝1),mpr3(w＝4um,l＝0.5um,m＝1)，mpr4(w＝4um,l＝0.5um,m＝1)；其中，w是指晶体管的宽度，l是指晶体管的长度，m是指器件的个数。
129.所述镜像电路包括第六电流镜管mn0.第七电流镜管mn1,第八电流镜管mn2,第九电流镜管mn3,第十电流镜管mn4；其中所述第六电流镜管mn0,所述第七电流镜管mn1,所述第八电流镜管mn2,所述第九电流镜管mn3和所述第十电流镜管mn4组成下拉电流镜镜像管，通过改变器件的个数，增大或者减小镜像下拉电流的大小；本例中，mn0(w＝1um,l＝1um,m＝4),mn1(w＝1um,l＝1um,m＝1),mn2(w＝1um,l＝1um,m＝4)，mn3(w＝1um,l＝1um,m＝8)，mn4(w＝1um,l＝1um,m＝16)；其中，w是指晶体管的宽度，l是指晶体管的长度，m是指器件的个数。
130.所述开关控制电路包括第五电流开关管mnr1,第六电流开关管mnr2,第七电流开关管mnr3和第八电流开关管mnr4；其中mnr1、mnr2、mnr3、mnr4低电平打开，高电平关闭；当mnr1打开时，下拉镜像电流为2.5ua；当mnr2打开时，镜像电流为10ua；当mnr3打开时，镜像电流为20ua；当mnr4打开时，镜像电流为40ua；本例中，mnr1(w＝4um,l＝0.5um,m＝1),mnr2(w＝4um,l＝0.5um,m＝1),mnr3(w＝4um,l＝0.5um,m＝1)，mnr4(w＝4um,l＝0.5um,m＝1)；其中，w是指晶体管的宽度，l是指晶体管的长度，m是指器件的个数。
131.所述驱动电路包括第一驱动电路和第二驱动电路；其中所述第一驱动电路包括第一上拉电流镜管mp5和第一下拉电流镜管mn5，所述第二驱动电路包括第二上拉电流镜管mp6和第二下拉电流镜管mn6；mp5,mn5为第一级输入驱动管；mp6,mn6为第二级输入驱动管，本电路通过电流的大小控制来改变阈值电压，得到一系列可编程控制的与芯片输入/输出电源电压供电电压成一定比例的阈值电压，并且电路健壮性强，电路结构对称性好，输出稳定性高。
132.如图3所示，本公开实施例提供的一种可变阈值的检测电路的仿真波形示意图；
133.在一些实施例中，
134.输入信号vin从所述检测电路的信号输入电路输入端输入，输出信号out从所述驱动电路的输出端输出。
135.当瞬态给1ms时间，所述vin信号从0v上升到芯片输入/输出电源电压电压时，观测翻转点电压vth-和out信号；其中所述vin信号为仿真激励波形，所述out信号为输出信号的波形，所述翻转点电压vth-为所述检测电路中所述第七电流开关管的漏极和第一下拉电流管的源极相连处的电压；
136.当瞬态从1ms时间到2ms时间，vin信号从芯片输入/输出电源电压电压降到0v时，观测翻转点电压v th+和out信号；其中所述vin信号为仿真激励波形，所述out信号为输出信号的波形，所述翻转点电压vth+为所述检测电路中所述第电流开关管的漏极和第一上拉电流管的源极相连处的电压。
137.如图4所示，本公开实施例提供的一种可变阈值的检测电路的不同配置下的翻转点电压值；
138.在一些实施例中，通过上位机中的编程软件对所述开关控制电路中的电源开关管进行开关控制，当所述编程软件输出高电平则所述电源开关管开启，当所述编程软件输出低电平则所述电源开关管关闭；其中所述编程软件是通过对pr《3:0》变量的赋值来控制第一电源开关管、第二电源开关管、第三电源开关管和第四电源开关管的开启和关闭，通过对nr《3:0》变量的赋值来控制第五电源开关管、第六电源开关管、第七电源开关管和第八电源开关管的开启和关闭；
139.例如，当pr《3:0》为0001并且nr《3:0》为0001时，所述第一电源开关管、所述第二电源开关管和所述第三电源开关管关闭，所述第四电源开关管开启，所述第五电源开关管、所述第六电源开关管和所述第七电源开关管关闭，所述第八电源开关管开启，此时的翻转阈值电压为1.65v；
140.又例如，当pr《3:0》为1000并且nr《3:0》为0001时，所述第一电源开关管开启，所述第二电源开关管、所述第三电源开关管关闭和所述第四电源开关管关闭，所述第五电源开关管、所述第六电源开关管和所述第七电源开关管关闭，所述第八电源开关管开启，此时的翻转阈值电压为2.63v；
141.又例如，当pr《3:0》为0001并且nr《3:0》为1000时，所述第一电源开关管、所述第二电源开关管、所述第三电源开关管关闭，所述第四电源开关管开启，所述第五电源开关管开启，所述第六电源开关管、所述第七电源开关管和所述第八电源开关管关闭，此时的翻转阈值电压为0.63v；
142.此外，通过对pr《3:0》和nr《3:0》的赋值分别不限于只开启一个电流开关管，还可以分别开启多个电流开关管，采用这种方式可生成可编程控制阈值电压，适用于多种不同阈值电压的配置，使得电路更加灵活。
143.如图5所示，本公开实施例提供的一种可变阈值的检测方法的流程图，其中：
144.步骤601：将电流信号经由恒定源电路输出恒定电流信号；
145.步骤602：所述恒定电流信号经由镜像电路转换为第二电流信号；
146.步骤603：将第二电流信号经由开关控制电路转换为第三电流信号并生成阈值电压；
147.步骤604：将输入电压信号根据所述阈值电压经由驱动电路转换为输出电压信号。
148.在一些实施例中，
149.步骤602还包括：通过改变镜像电路中所述电流镜管内的晶体管数量将所述恒定电流信号转换为第二电流信号；
150.具体地，所述电流镜管内的晶体管数量可以是1个、2个或者3个等预先确定的经验值或者实验值；通过改变电流镜管中的晶体管数量来改变所述镜像电路中的第二电流信号大小，其中第二电流信号的大小是指所述镜像电路中的电流大小；；例如,电流镜管中的晶
体管数量越少，所述镜像电路中的电流越小，电流镜管中的晶体管数量越多，所述镜像电路中的电流越大。
151.在一些实施例中，步骤603还包括：通过所述上位机控制所述开关控制电路中所述电流开关管的开启或闭合将所述第二电流信号转换为第三电流信号；
152.具体地，通过上位机中的编程软件对所述开关控制电路中的电源开关管进行开关控制，当所述编程软件输出高电平则所述电源开关管开启，当所述编程软件输出低电平则所述电源开关管关闭；其中所述编程软件是通过对pr《3:0》变量的赋值来控制第一电源开关管、第二电源开关管、第三电源开关管和第四电源开关管的开启和关闭，通过对nr《3:0》变量的赋值来控制第五电源开关管、第六电源开关管、第七电源开关管和第八电源开关管的开启和关闭；
153.例如，当pr《3:0》为0001并且nr《3:0》为0001时，所述第一电源开关管、所述第二电源开关管和所述第三电源开关管关闭，所述第四电源开关管开启，所述第五电源开关管、所述第六电源开关管和所述第七电源开关管关闭，所述第八电源开关管开启，此时的翻转阈值电压为1.65v；
154.又例如，当pr《3:0》为1000并且nr《3:0》为0001时，所述第一电源开关管开启，所述第二电源开关管、所述第三电源开关管关闭和所述第四电源开关管关闭，所述第五电源开关管、所述第六电源开关管和所述第七电源开关管关闭，所述第八电源开关管开启，此时的翻转阈值电压为2.63v；
155.又例如，当pr《3:0》为0001并且nr《3:0》为1000时，所述第一电源开关管、所述第二电源开关管、所述第三电源开关管关闭，所述第四电源开关管开启，所述第五电源开关管开启，所述第六电源开关管、所述第七电源开关管和所述第八电源开关管关闭，此时的翻转阈值电压为0.63v；
156.此外，通过对pr《3:0》和nr《3:0》的赋值分别不限于只开启一个电流开关管，还可以分别开启多个电流开关管，采用这种方式可生成可编程控制阈值电压，适用于多种不同阈值电压的配置，使得电路更加灵活。
157.如图6所示，本公开实施例提供一种电子设备，其特征在于，所述电子设备包括：
158.存储器；
159.处理器，与所述存储器连接，用于通过执行存储在所述存储器上的计算机可执行指令，能够实现前述任意实施例提供的方法，例如执行如图1至图4任意所示的方法。
160.该电子设备可为终端设备和/或服务平台中的服务器。
161.如图6所示，该电子设备还可包括网络接口，该网络接口可用于通过网络和对端设备进行交互。
162.本公开实施例提供一种计算机存储介质，所述计算机存储介质存储有计算机可执行指令；所述计算机可执行指令被处理器执行后，能够实现前述任意实施例提供的方法，例如执行如图1至图4任意所示例的方法。
163.应该理解到，在本技术所提供的几个实施例中，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部
分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
164.以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

技术特征：
1.一种可变阈值的检测电路，其特征在于，包括：信号输入电路，用于提供所述检测电路的输入电压信号；恒流源电路，用于提供所述检测电路的恒定电流信号；镜像电路，用于将所述恒定电流信号转换成第二电流信号；开关控制电路，用于将所述第二电流信号转换成第三电流信号并生成阈值电压；驱动电路，用于根据所述阈值电压将所述输入电压信号转换成输出电压信号。2.根据权利要求1所述的可变阈值的检测电路，其特征在于，还包括：所述检测电路还包括接地端和电源端；其中电源端包括芯片输入/输出电源电压和芯片输入/输出接地；所述恒流源电路至少包括第一电流源和第二电流源；其中，所述第一电流源为上拉电流源，所述第二电流源为下拉电流源；所述镜像电路至少包括第一电流镜管、第二电流镜管、第三电流镜管、第四电流镜管、第五电流镜管、第六电流镜管、第七电流镜管、第八电流镜管、第九电流镜管和第十电流镜管；其中所述第一电流镜管、所述第二电流镜管、所述第三电流镜管、所述第四电流镜管和所述第五电流镜管为上拉电流镜管，所述第六电流镜管、所述第七电流镜管、所述第八电流镜管、所述第九电流镜管和所述第十电流镜管为下拉电流镜管；所述开关控制电路至少包括第一电流开关管、第二电流开关管、第三电流开关管、第四电流开关管、第五电流开关管、第六电流开关管、第七电流开关管、第八电流开关管和上位机；其中所述第一电流开关管、所述第二电流开关管、所述第三电流开关管和所述第四电流开关管为pmos晶体管，所述第五电流开关管、所述第六电流开关管、所述第七电流开关管和所述第八电流开关管为nmos晶体管；所述驱动电路与信号输入电路相连；其中，所述驱动电路至少包括第一驱动电路和第二驱动电路；所述第一驱动电路包括第一上拉电流镜管和第一下拉电流镜管，所述第二驱动电路包括第二上拉电流镜管和第二下拉电流镜管。3.根据权利要求2所述的可变阈值的检测电路，其特征在于，包括：所述上拉电流源的输入端分别与所述第一电流镜管的栅极、所述第二电流镜管的栅极、所述第三电流镜管的栅极、所述第四电流镜管的栅极和所述第五电流镜管的栅极相连；所述上拉电流源的输出端与接地端相连；所述第一电流镜管的源极与所述上拉电流源的输入端相连；所述第二电流镜管的漏极与所述第一电流开关管的源极相连；所述第三电流镜管的漏极与所述第二电流开关管的源极相连；所述第四电流镜管的漏极与所述第三电流开关管的源极相连；所述第五电流镜管的漏极与所述第四电流开关管的源极相连；所述第一电流镜管的漏极、所述第二电流镜管的源极、所述第三电流镜管的源极、所述第四电流镜管的源极和所述第五电流镜管的源极与所述芯片输入/输出电源电压电源端相连；所述第一电流开关管的栅极、所述第二电流开关管的栅极、所述第三电流开关管的栅极和所述第四电流开关管的栅极与上位机相连，通过上位机控制所述第一电流开关管、所
述第二电流开关管、所述第三电流开关管和所述第四电流开关管的开启和闭合；所述第二电流开关管的漏极、所述第三电流开关管的漏极、所述第四电流开关管的漏极和所述第五电流开关管的漏极与第一上拉电流镜管的源极相连；所述第一上拉电流镜管的栅极与信号输入电路相连；所述第一上拉电流镜管的漏极与所述第一下拉电流镜管的漏极相连并作为所述第二驱动电路的输入；所述第二上拉电流镜管的栅极与所述第二驱动电路的输入相连；所述第二上拉电流镜管的源极与所述芯片输入/输出电源电压相连；所述第二上拉电流镜管的漏极用于输出电压信号输出。4.根据权利要求2所述的可变阈值的检测电路，其特征在于，包括：所述下拉电流源的输出端分别与所述第六电流镜管的栅极、所述第七电流镜管的栅极、所述第八电流镜管的栅极、所述第九电流镜管的栅极和所述第十电流镜管的栅极相连；所述下拉电流源的输入端与所述芯片输入/输出电源电压相连；所述第六电流镜管的源极与所述下拉电流源的输出端相连；所述第七电流镜管的漏极与所述第五电流开关管的源极相连；所述第八电流镜管的漏极与所述第六电流开关管的源极相连；所述第九电流镜管的漏极与所述第七电流开关管的源极相连；所述第十电流镜管的漏极与所述第八电流开关管的源极相连；所述第六电流镜管的漏极、所述第七电流镜管的源极、所述第八电流镜管的源极、所述第九电流镜管的源极和所述第十电流镜管的源极与所述芯片输入/输出接地相连；所述第五电流开关管的栅极、所述第六电流开关管的栅极、所述第七电流开关管的栅极和所述第八电流开关管的栅极与上位机相连，通过上位机控制所述第五电流开关管、所述第六电流开关管、所述第七电流开关管和所述第八电流开关管的开启和闭合；所述第五电流开关管的漏极、所述第六电流开关管的漏极、所述第七电流开关管的漏极和所述第八电流开关管的漏极与第一下拉电流镜管的源极相连；所述第一下拉电流镜管的栅极与信号输入电路相连；所述第二下拉电流镜管的栅极与所述第二驱动电路的输入相连；所述第二下拉电流镜管的源极与所述芯片输入/输出接地相连；所述第二下拉电流镜管的漏极用于输出电压信号输出。5.根据权利要求2所述的可变阈值的检测电路，其特征在于，还包括：所述第一电流镜管至少包含一个pmos晶体管，所述第二电流镜管至少包含一个pmos晶体管，所述第三电流镜管至少包含一个pmos晶体管，所述第四电流镜管至少包含一个pmos晶体管，所述第五电流镜管至少包含一个pmos晶体管，所述第六电流镜管至少包含一个nmos晶体管，所述第七电流镜管至少包含一个nmos晶体管，所述第八电流镜管至少包含一个nmos晶体管，所述第九电流镜管至少包含一个nmos晶体管,所述第十电流镜管至少包含一个nmos晶体管；所述第一电流镜管内的晶体管数量和所述第六电流镜管内的晶体管数量相同；所述第二电流镜管内的晶体管数量和所述第七电流镜管内的晶体管数量相同；所述第三电流镜管内的晶体管数量和所述第八电流镜管内的晶体管数量相同；
所述第四电流镜管内的晶体管数量和所述第九电流镜管内的晶体管数量相同；所述第五电流镜管内的晶体管数量和所述第十电流镜管内的晶体管数量相同。6.一种可变阈值的检测方法，其特征在于，基于权利要求1至5任一项所述的可变阈值的检测电路实施，包括：将电流信号经由恒定源电路输出恒定电流信号；所述述恒定电流信号经由镜像电路转换为第二电流信号；将第二电流信号经由开关控制电路转换为第三电流信号并生成阈值电压；将输入电压信号根据所述阈值电压经由驱动电路转换为输出电压信号。7.根据权利要求6所述可变阈值的检测方法，其特征在于,所述恒定电流信号经由镜像电路转换为第二电流信号还包括：通过改变镜像电路中所述电流镜管内的晶体管数量将所述恒定电流信号转换为第二电流信号。8.根据权利要求6所述可变阈值的检测方法，其特征在于,将第二电流信号经由开关控制电路转换为第三电流信号并生成阈值电压还包括：通过所述上位机控制所述开关控制电路中所述电流开关管的开启或闭合将所述第二电流信号转换为第三电流信号。9.一种电子设备，其特征在于，包括：存储器；处理器，与所述存储器连接，用于通过执行存储在所述存储器上的计算机可执行指令，并能够实现权利要求6至8任一项提供的可变阈值的检测方法。10.一种计算机存储介质，其特征在于，所述计算机存储介质存储有计算机可执行指令；所述计算机可执行指令被执行后，能够实现权利要求6至8任一项提供的可变阈值的检测方法。

技术总结
本发明提供了一种可变阈值的检测电路及方法、电子设备及存储介质，所述检测电路包括：信号输入电路，用于提供所述检测电路的输入信号；恒流源电路，用于提供所述检测电路的恒定电流信号；镜像电路，用于将所述恒定电流信号转换成第二电流信号；驱动电路，用于根据所述阈值电压将所述输入信号转换成输出信号。本发明通过镜像电路和开关控制电路调节检测电路中的电流信号大小来改变阈值电压，通过简单有效的电路实现灵活多变的电平移位功能，并且所述检测电路具有良好的健壮性，电路结构对称性好，输出相对稳定，受PVT工艺影响小。受PVT工艺影响小。受PVT工艺影响小。


技术研发人员：韦援丰 胡友德
受保护的技术使用者：中科亿海微电子科技（苏州）有限公司
技术研发日：2023.03.22
技术公布日：2023/7/18