栅极高侧驱动电路及系统的制作方法

1.本技术涉及栅极驱动电路技术领域，具体而言，涉及一种栅极高侧驱动电路及系统。


背景技术：

2.当被驱动功率器件在导通时因为米勒平台的存在需要先给其寄生电容充电，因此在器件通过米勒平台时需要更大的充电电流，而高侧驱动晶体管开启时的峰值电流是固定的，取决于驱动ic的直接性能。
3.只通过固定峰值电流开启被驱动功率器件时需要更长的开启时间，甚至在高侧驱动晶体管开启时的峰值电流较低时会出现无法开启的情况。


技术实现要素：

4.本技术的主要目的在于提供一种栅极高侧驱动电路及系统，以至少解决现有方案在驱动功率器件开启时通过米勒平台过慢的问题。
5.为了实现上述目的，根据本技术的一个方面，提供了一种栅极高侧驱动电路，栅极高侧驱动电路包括高侧驱动晶体管、驱动单元和峰值电流调节单元；所述高侧驱动晶体管的源极用于与第一电压源电连接，所述高侧驱动晶体管的漏极分别用于与功率开关器件和低侧驱动晶体管的漏极电连接；驱动单元与所述高侧驱动晶体管的栅极电连接，所述驱动单元用于控制所述高侧驱动晶体管的开关状态；峰值电流调节单元包括混合上拉模块，所述混合上拉模块与所述高侧驱动晶体管的漏极电连接，所述混合上拉模块用于将所述高侧驱动晶体管开启时的峰值电流拉高至预设值。
6.可选地，所述峰值电流调节单元包括上拉驱动模块，所述混合上拉模块的第一端用于与所述第一电压源电连接，所述混合上拉模块的第二端与所述上拉驱动模块电连接，所述混合上拉模块的第三端与所述高侧驱动晶体管的漏极电连接，所述上拉驱动模块用于驱动所述混合上拉模块。
7.可选地，所述混合上拉模块包括第一晶体管，所述第一晶体管的源极与所述高侧驱动晶体管的漏极电连接，所述第一晶体管的漏极用于与所述第一电压源电连接，所述第一晶体管的栅极与所述上拉驱动模块电连接。
8.可选地，所述混合上拉模块还包括栅极保护电路，所述栅极保护电路的一端与所述高侧驱动晶体管的漏极电连接，所述栅极保护电路的另一端与所述第一晶体管的栅极电连接，所述栅极保护电路用于限制所述高侧驱动晶体管的漏极的电流。
9.可选地，所述栅极保护电路包括稳压二极管结构，所述稳压二极管结构的正极与所述高侧驱动晶体管的漏极电连接，所述稳压二极管结构的负极与所述第一晶体管的栅极电连接。
10.可选地，所述上拉驱动模块包括第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一电流源、反相器和第一逻辑控制模块，所述第二晶体管的源极和所述第三晶体管的
源极分别与所述第一电压源电连接，所述第二晶体管的栅极分别与所述第三晶体管的栅极和所述第四晶体管的漏极电连接，所述第四晶体管的栅极分别与所述第一逻辑控模块的控制端和所述反相器的输入端电连接，所述第一逻辑控制模块的电源端与第二电压源电连接，所述反相器的输出端与所述第五晶体管的栅极电连接，所述第五晶体管的漏极分别与所述第三晶体管的漏极和所述混合上拉模块的第二端电连接，所述第四晶体管的漏极与所述第一电流源的第一端电连接，所述第一逻辑控制模块的接地端、所述第一电流源的第二端和所述第五晶体管的源极分别接地。
11.可选地，所述驱动单元包括第一控制模块、第二控制模块、高侧控制晶体管、第一偏置模块和第二偏置模块，所述第一控制模块的第一端与所述第一电压源电连接，所述第一控制模块的第二端分别与所述高侧驱动晶体管的栅极和所述高侧控制晶体管的源极电连接，所述第一控制模块的浮地端与所述第一偏置模块的第一端电连接，所述第一偏置模块的第二端与所述第二偏置模块的第一端电连接，所述第二偏置模块的第二端与所述高侧控制晶体管的栅极电连接，所述第二控制模块与所述高侧控制晶体管的漏极电连接。
12.可选地，所述第一控制模块包括第六晶体管和第二逻辑控制模块，所述第六晶体管的源极和所述第二逻辑控制模块的电源端分别与所述第一电压源电连接，所述第六晶体管的漏极与所述高侧控制晶体管的源极电连接，所述第二逻辑控制模块的控制端与所述第六晶体管的栅极电连接，所述第二逻辑控制模块的浮地端与所述第一偏置模块的第一端电连接，第二控制模块包括第七晶体管和第三逻辑控制模块，所述第七晶体管的漏极与所述高侧控制晶体管的漏极电连接，所述第七晶体管的栅极与所述第三逻辑控制模块的控制端电连接，所述第三逻辑控制模块的电源端与第二电压源电连接，所述第三逻辑控制模块的接地端和所述第七晶体管的源极分别接地。
13.可选地，所述第一偏置模块包括第八晶体管、第一电阻模块、第二电流源、第九晶体管和第二电阻模块，所述第八晶体管的栅极分别与所述第八晶体管的漏极和所述第一电阻模块的第一端电连接，所述第八晶体管的源极与所述第一电压源电连接，所述第一电阻模块的第二端分别与所述第二电流源的第一端和所述第九晶体管的栅极电连接，所述第九晶体管的源极分别与所述第二电阻模块的第一端和所述第一控制模块的浮地端电连接，所述第二电阻模块的第二端与所述第一电压源电连接，所述第二偏置模块包括第十晶体管、第三电阻模块和第四电阻模块，所述第十晶体管的栅极分别与所述第一电阻模块的第二端和所述第九晶体管的栅极电连接，所述第十晶体管的源极分别与所述高侧控制晶体管的栅极和所述第三电阻模块的第一端电连接，所述第三电阻模块的第二端与所述第一电压源电连接，所述第十晶体管的漏极分别与所述第九晶体管的漏极和所述第四电阻模块的第一端电连接，所述第四电阻模块的第二端和所述第二电流源的第二端分别接地。
14.根据本技术的另一方面，提供一种栅极高侧驱动系统，栅极高侧驱动系统包括任意一种所述的栅极高侧驱动电路。
15.应用本技术的技术方案，通过设置混合上拉模块在被驱动功率器件通过米勒平台时将所述高侧驱动晶体管短暂开启，将峰值电流拉高至预设值，从而得以在同样功耗和芯片面积条件下提供更大的峰值电流，进而提高了被驱动功率器件的开启速度，解决了现有方案在驱动功率器件开启时通过米勒平台过慢的问题。
附图说明
16.构成本技术的一部分的说明书附图用来提供对本技术的进一步理解，本技术的示意性实施例及其说明用于解释本技术，并不构成对本技术的不当限定。在附图中：
17.图1示出了根据本技术的实施例中提供的一种栅极高侧驱动电路的示意图；
18.图2示出了根据本技术的实施例提供的峰值电流调节单元的示意图；
19.图3示出了根据本技术的实施例提供的驱动单元的示意图。
20.其中，上述附图包括以下附图标记：
21.100、驱动单元；110、第一控制模块；120、第二控制模块；130、第一偏置模块；140、第二偏置模块；200、峰值电流调节单元；210、混合上拉模块；220、上拉驱动模块。
具体实施方式
22.需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本技术。
23.为了使本技术领域的人员更好地理解本技术方案，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分的实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本技术保护的范围。
24.需要说明的是，本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
25.正如背景技术中所介绍的，当被驱动功率器件在导通时因为米勒平台的存在需要先给其寄生电容充电，如下图所示，因此在器件通过米勒平台时需要更大的充电电流，而高侧驱动晶体管开启时的峰值电流是固定的，取决于驱动ic的直接性能。只通过固定峰值电流开启被驱动功率器件时需要更长的开启时间，甚至在高侧驱动晶体管开启时的峰值电流较低时会出现无法开启的情况，为解决现有方案在驱动功率器件开启时通过米勒平台过慢的问题，本技术的实施例提供了一种栅极高侧驱动电路及系统。
26.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
27.本技术的实施例提供了一种栅极高侧驱动电路，图1示出了根据本技术的实施例中提供的一种栅极高侧驱动电路的示意图，图2示出了根据本技术的实施例中提供的峰值电流调节单元的示意图，如图1和图2所示，栅极高侧驱动电路包括高侧驱动晶体管src、驱动单元100和峰值电流调节单元200；上述高侧驱动晶体管src的源极用于与第一电压源vdd电连接，上述高侧驱动晶体管src的漏极分别用于与功率开关器件和低侧驱动晶体管的漏极电连接；驱动单元100与上述高侧驱动晶体管src的栅极电连接，上述驱动单元100用于控制上述高侧驱动晶体管src的开关状态；峰值电流调节单元200包括混合上拉模块210，上述
混合上拉模块210与上述高侧驱动晶体管src的漏极电连接，上述混合上拉模块210用于将上述高侧驱动晶体管src开启时的峰值电流拉高至预设值。上述栅极高侧驱动电路中，通过设置混合上拉模块在被驱动功率器件通过米勒平台时，将上述高侧驱动晶体管短暂开启，将峰值电流拉高至预设值，从而得以在同样功耗和芯片面积条件下提供更大的峰值电流，进而提高了被驱动功率器件的开启速度，解决了现有方案在驱动功率器件开启时通过米勒平台过慢的问题。
28.在本技术的一种实施例中，如图1和图2所示，上述峰值电流调节单元200包括上拉驱动模块220，上述混合上拉模块210的第一端用于与上述第一电压源vdd电连接，上述混合上拉模块210的第二端与上述上拉驱动模块220电连接，上述混合上拉模块210的第三端与上述高侧驱动晶体管src的漏极电连接，上述上拉驱动模块220用于驱动上述混合上拉模块210。
29.具体地，通过电流镜支路(即峰值电流调节单元)复用产生自身偏置电压结构，提高了高侧驱动晶体管src在开启状态下栅极电容的电压裕度，从而达到在同样开启峰值电流的条件下使用更少的驱动管数量，减小芯片内功率管的面积，使得芯片更加紧凑(或在同样驱动管数量的条件下提供更大的峰值电流)。
30.在本技术的一种实施例中，如图1和图2所示，上述混合上拉模块210包括第一晶体管srcn，上述第一晶体管srcn的源极与上述高侧驱动晶体管src的漏极电连接，上述第一晶体管srcn的漏极用于与上述第一电压源vdd电连接，上述第一晶体管srcn的栅极与上述上拉驱动模块220电连接。
31.具体地，通过设置第一晶体管srcn产生自身偏置电压结构，提高了高侧驱动晶体管src在开启状态下栅极电容的电压裕度，从而达到在同样开启峰值电流的条件下使用更少的驱动管数量，减小芯片内功率管的面积，使得芯片更加紧凑(或在同样驱动管数量的条件下提供更大的峰值电流)。第一晶体管srcn为n型金属-氧化物半导体场效应管，高侧驱动晶体管src为p型金属-氧化物半导体场效应管。
32.在本技术的一种实施例中，上述混合上拉模块还包括栅极保护电路，上述栅极保护电路的一端与上述高侧驱动晶体管src的漏极电连接，上述栅极保护电路的另一端与上述第一晶体管的栅极电连接，上述栅极保护电路用于限制所述高侧驱动晶体管的漏极的电流(即限制高侧驱动晶体管的栅极与源极之间的压差)。
33.具体地，栅极保护电路用于在上拉驱动模块驱动第一晶体管的情况下，保护第一晶体管的栅极。
34.在本技术的一种实施例中，如图1和图2所示，上述栅极保护电路包括稳压二极管结构d0，上述稳压二极管结构d0的正极与上述高侧驱动晶体管src的漏极电连接，上述稳压二极管结构d0的负极与上述第一晶体管srcn的栅极电连接。
35.具体地，稳压二极管结构d0用于上拉驱动模块220驱动第一晶体管srcn的情况下，保护第一晶体管srcn的栅极。
36.在本技术的一种实施例中，如图1和图2所示，上述上拉驱动模块220包括第二晶体管m1、第三晶体管m2、第四晶体管m3、第五晶体管m4、第一电流源ib1、反相器q2和第一逻辑控制模块q1，上述第二晶体管m1的源极和上述第三晶体管m2的源极分别与上述第一电压源vdd电连接，上述第二晶体管m1的栅极分别与上述第三晶体管m2的栅极和上述第四晶体管
m3的漏极电连接，上述第四晶体管m3的栅极分别与上述第一逻辑控模块的控制端和上述反相器q2的输入端电连接，上述第一逻辑控制模块q1的电源端与第二电压源fvdd电连接，上述反相器q2的输出端与上述第五晶体管m4的栅极电连接，上述第五晶体管m4的漏极分别与上述第三晶体管m2的漏极和上述混合上拉模块210的第二端(即第一晶体管srcn的栅极)电连接，上述第四晶体管m3的漏极与上述第一电流源ib1的第一端电连接，上述第一逻辑控制模块q1的接地端、上述第一电流源ib1的第二端和上述第五晶体管m4的源极分别接地。当需要输出开启信号时，q3先输出高电平将mos管a关闭，然后q4输出高电平，mos管b开启将pg端下拉，同时q1输出高电平mos管m4关闭pgn端为高，此时src管和srcn管同时打开，在经过一段短暂时间后q1输出低电平将srcn管关闭。
37.具体地，第四晶体管m3、第五晶体管m4为n型金属-氧化物半导体场效应管，第二晶体管m1、第三晶体管m2为p型金属-氧化物半导体场效应管，通过设置第一晶体管srcn、第二晶体管m1、第三晶体管m2、第四晶体管m3、第五晶体管m4、第一电流源ib1、反相器q2和第一逻辑控制模块q1，产生自身偏置电压结构，提高了高侧驱动晶体管src在开启状态下栅极电容的电压裕度，从而达到在同样开启峰值电流的条件下使用更少的驱动管数量，减小芯片内功率管的面积，使得芯片更加紧凑(或在同样驱动管数量的条件下提供更大的峰值电流)；工作原理：第一逻辑控制模块q1发出控制电平至第四晶体管m3的栅极和第五晶体管m4的栅极，从而控制第四晶体管m3和第五晶体管m4的截止和导通，进而控制第二晶体管m1和第三晶体管m2的截止和导通。
38.在本技术的一种实施例中，如图1和图2所示，上述驱动单元100包括第一控制模块110、第二控制模块120、高侧控制晶体管src、第一偏置模块130和第二偏置模块140，上述第一控制模块110的第一端与上述第一电压源vdd电连接，上述第一控制模块110的第二端分别与上述高侧驱动晶体管的栅极和上述高侧控制晶体管src的源极电连接，上述第一控制模块110的浮地端fgnd与上述第一偏置模块130的第一端电连接，上述第一偏置模块130的第二端与上述第二偏置模块140的第一端电连接，上述第二偏置模块140的第二端与上述高侧控制晶体管src的栅极电连接，上述第二控制模块120与上述高侧控制晶体管src的漏极电连接。
39.以高侧驱动为例，常见的栅极驱动ic基于成本、功耗和驱动效率的考量，通常采用低摆幅的逻辑信号来控制前级驱动器中的两个开关管a、b，从而控制满摆幅的高压功率管src管来驱动外部功率器件，因此需要一个浮动地fgnd(fgnd＝vdd－5v)来作为控制开关管a栅极逻辑信号的低电平和一个第二电压源fvdd(fvdd＝gnd+5v)作为控制开关管b栅极逻辑信号的高电平，并通过源跟随(source follow)结构为m0提供偏置电压。
40.在本技术的一种实施例中，如图1和图3所示，上述第一控制模块110包括第六晶体管a和第二逻辑控制模块q3，上述第六晶体管a的源极和上述第二逻辑控制模块q3的电源端分别与上述第一电压源vdd电连接，上述第六晶体管a的漏极与上述高侧控制晶体管src的源极电连接，上述第二逻辑控制模块q3的控制端与上述第六晶体管a的栅极电连接，上述第二逻辑控制模块q3的浮地端fgnd与上述第一偏置模块130的第一端电连接，第二控制模块120包括第七晶体管b和第三逻辑控制模块q4，上述第七晶体管b的漏极与上述高侧控制晶体管src的漏极电连接，上述第七晶体管b的栅极与上述第三逻辑控制模块q4的控制端电连接，上述第三逻辑控制模块q4的电源端与第二电压源fvdd电连接，上述第三逻辑控制模块
q4的接地端和上述第七晶体管b的源极分别接地。
41.具体地，第七晶体管b为n型金属-氧化物半导体场效应管，第六晶体管a为p型金属-氧化物半导体场效应管，q3和q4是一对内部包含一系列逻辑电路的模块，为a、b管提供非交叠时钟用以开启和关闭src管。
42.在本技术的一种实施例中，如图1和图2所示，上述第一偏置模块130包括第八晶体管m5、第一电阻模块r1、第二电流源ib2、第九晶体管m6和第二电阻模块r2，上述第八晶体管m5的栅极分别与上述第八晶体管m5的漏极和上述第一电阻模块r1的第一端电连接，上述第八晶体管m5的源极与上述第一电压源vdd电连接，上述第一电阻模块r1的第二端分别与上述第二电流源ib2的第一端和上述第九晶体管m6的栅极电连接，上述第九晶体管m6的源极分别与上述第二电阻模块r2的第一端和上述第一控制模块110的浮地端fgnd电连接，上述第二电阻模块r2的第二端与上述第一电压源vdd电连接，上述第二偏置模块140包括第十晶体管m7、第三电阻模块r3和第四电阻模块r4，上述第十晶体管m7的栅极分别与上述第一电阻模块r1的第二端和上述第九晶体管m6的栅极电连接，上述第十晶体管m7的源极分别与上述高侧控制晶体管src的栅极和上述第三电阻模块r3的第一端电连接，上述第三电阻模块r3的第二端与上述第一电压源vdd电连接，上述第十晶体管m7的漏极分别与上述第九晶体管m6的漏极和上述第四电阻模块r4的第一端电连接，上述第四电阻模块r4的第二端和上述第二电流源ib2的第二端分别接地。
43.具体地，第八晶体管m5、第九晶体管m6和第十晶体管m7为p型金属-氧化物半导体场效应管。m5和r1在流过固定电流ib2后提供固定的偏置电压给m7和m6的gate，m6和m7通过source follow结构分别为fgnd和vbp提供电压偏置。
44.第一逻辑控制模块、第二逻辑控制模块和第三逻辑控制模块采用能够生成非交叠时钟控制信号的芯片内部电路即可实现，q3和q4是非交叠时钟控制信号，q1是与q3同时开启但只短暂开启后关闭。
45.如图3所示，当输入高电平时，通过q3和q4将pg电压拉低至fgnd，src管打开，out端开始充电，被驱动器件的栅极电压快速太升至米勒平台，同时，q1输出一个短脉冲，将pgn短暂拉高，srcn管开启，输出峰值电流大幅度提高，当被驱动器件度过米勒平台后店峰值电流恢复，被驱动器件的栅极被拉高至vdd，被驱动功率器件完全开启，图3示出了根据本技术的实施例提供的驱动单元的示意图，in是采用栅极高侧驱动电路的芯片的in脚，ig指被驱动功率器件的栅极电流。
46.本技术的实施例还提供一种栅极高侧驱动系统，栅极高侧驱动系统包括任意一种上述的栅极高侧驱动电路。通过设置混合上拉模块将上述高侧驱动晶体管开启时的峰值电流拉高至预设值，从而得以在同样驱动管数量的条件下提供更大的峰值电流，进而提高了高侧驱动晶体管开启时的峰值电流的精度，解决了现有方案在驱动功率器件开启时通过米勒平台过慢的问题。
47.需要说明的是，上述的电连接可以是直接电连接，也可以是间接电连接，直接电连接就是指两个器件直接连接，间接电连接就是指相连接的a与b之间还连接有其余类似电容、电阻等器件。
48.还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包
括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
49.从以上的描述中，可以看出，本技术上述的实施例实现了如下技术效果：
50.本技术的栅极高侧驱动电路，通过设置混合上拉模块在被驱动功率器件通过米勒平台时将高侧驱动晶体管短暂开启，将峰值电流拉高至预设值，从而得以在同样功耗和芯片面积条件下提供更大的峰值电流，进而提高了被驱动功率器件的开启速度，解决了现有方案在驱动功率器件开启时通过米勒平台过慢的问题。
51.以上所述仅为本技术的优选实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。

技术特征：
1.一种栅极高侧驱动电路，其特征在于，包括：高侧驱动晶体管，所述高侧驱动晶体管的源极用于与第一电压源电连接，所述高侧驱动晶体管的漏极分别用于与功率开关器件和低侧驱动晶体管的漏极电连接；驱动单元，与所述高侧驱动晶体管的栅极电连接，所述驱动单元用于控制所述高侧驱动晶体管的开关状态；峰值电流调节单元，包括混合上拉模块，所述混合上拉模块与所述高侧驱动晶体管的漏极电连接，所述混合上拉模块用于将所述高侧驱动晶体管开启时的峰值电流拉高至预设值。2.根据权利要求1所述的栅极高侧驱动电路，其特征在于，所述峰值电流调节单元包括上拉驱动模块，所述混合上拉模块的第一端用于与所述第一电压源电连接，所述混合上拉模块的第二端与所述上拉驱动模块电连接，所述混合上拉模块的第三端与所述高侧驱动晶体管的漏极电连接，所述上拉驱动模块用于驱动所述混合上拉模块。3.根据权利要求2所述的栅极高侧驱动电路，其特征在于，所述混合上拉模块包括第一晶体管，所述第一晶体管的源极与所述高侧驱动晶体管的漏极电连接，所述第一晶体管的漏极用于与所述第一电压源电连接，所述第一晶体管的栅极与所述上拉驱动模块电连接。4.根据权利要求3所述的栅极高侧驱动电路，其特征在于，所述混合上拉模块还包括栅极保护电路，所述栅极保护电路的一端与所述高侧驱动晶体管的漏极电连接，所述栅极保护电路的另一端与所述第一晶体管的栅极电连接，所述栅极保护电路用于限制所述高侧驱动晶体管的漏极的电流。5.根据权利要求4所述的栅极高侧驱动电路，其特征在于，所述栅极保护电路包括稳压二极管结构，所述稳压二极管结构的正极与所述高侧驱动晶体管的漏极电连接，所述稳压二极管结构的负极与所述第一晶体管的栅极电连接。6.根据权利要求2所述的栅极高侧驱动电路，其特征在于，所述上拉驱动模块包括第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一电流源、反相器和第一逻辑控制模块，所述第二晶体管的源极和所述第三晶体管的源极分别与所述第一电压源电连接，所述第二晶体管的栅极分别与所述第三晶体管的栅极和所述第四晶体管的漏极电连接，所述第四晶体管的栅极分别与所述第一逻辑控模块的控制端和所述反相器的输入端电连接，所述第一逻辑控制模块的电源端与第二电压源电连接，所述反相器的输出端与所述第五晶体管的栅极电连接，所述第五晶体管的漏极分别与所述第三晶体管的漏极和所述混合上拉模块的第二端电连接，所述第四晶体管的漏极与所述第一电流源的第一端电连接，所述第一逻辑控制模块的接地端、所述第一电流源的第二端和所述第五晶体管的源极分别接地。7.根据权利要求1所述的栅极高侧驱动电路，其特征在于，所述驱动单元包括第一控制模块、第二控制模块、高侧控制晶体管、第一偏置模块和第二偏置模块，所述第一控制模块的第一端与所述第一电压源电连接，所述第一控制模块的第二端分别与所述高侧驱动晶体管的栅极和所述高侧控制晶体管的源极电连接，所述第一控制模块的浮地端与所述第一偏置模块的第一端电连接，所述第一偏置模块的第二端与所述第二偏置模块的第一端电连接，所述第二偏置模块的第二端与所述高侧控制晶体管的栅极电连接，所述第二控制模块与所述高侧控制晶体管的漏极电连接。8.根据权利要求7所述的栅极高侧驱动电路，其特征在于，所述第一控制模块包括第六
晶体管和第二逻辑控制模块，所述第六晶体管的源极和所述第二逻辑控制模块的电源端分别与所述第一电压源电连接，所述第六晶体管的漏极与所述高侧控制晶体管的源极电连接，所述第二逻辑控制模块的控制端与所述第六晶体管的栅极电连接，所述第二逻辑控制模块的浮地端与所述第一偏置模块的第一端电连接，第二控制模块包括第七晶体管和第三逻辑控制模块，所述第七晶体管的漏极与所述高侧控制晶体管的漏极电连接，所述第七晶体管的栅极与所述第三逻辑控制模块的控制端电连接，所述第三逻辑控制模块的电源端与第二电压源电连接，所述第三逻辑控制模块的接地端和所述第七晶体管的源极分别接地。9.根据权利要求7所述的栅极高侧驱动电路，其特征在于，所述第一偏置模块包括第八晶体管、第一电阻模块、第二电流源、第九晶体管和第二电阻模块，所述第八晶体管的栅极分别与所述第八晶体管的漏极和所述第一电阻模块的第一端电连接，所述第八晶体管的源极与所述第一电压源电连接，所述第一电阻模块的第二端分别与所述第二电流源的第一端和所述第九晶体管的栅极电连接，所述第九晶体管的源极分别与所述第二电阻模块的第一端和所述第一控制模块的浮地端电连接，所述第二电阻模块的第二端与所述第一电压源电连接，所述第二偏置模块包括第十晶体管、第三电阻模块和第四电阻模块，所述第十晶体管的栅极分别与所述第一电阻模块的第二端和所述第九晶体管的栅极电连接，所述第十晶体管的源极分别与所述高侧控制晶体管的栅极和所述第三电阻模块的第一端电连接，所述第三电阻模块的第二端与所述第一电压源电连接，所述第十晶体管的漏极分别与所述第九晶体管的漏极和所述第四电阻模块的第一端电连接，所述第四电阻模块的第二端和所述第二电流源的第二端分别接地。10.一种栅极高侧驱动系统，其特征在于，包括权利要求1至9中任一项所述的栅极高侧驱动电路。

技术总结
本申请提供了一种栅极高侧驱动电路及系统，栅极高侧驱动电路包括高侧驱动晶体管、驱动单元和峰值电流调节单元；驱动单元与高侧驱动晶体管的栅极电连接，驱动单元用于控制高侧驱动晶体管的开关状态；峰值电流调节单元包括混合上拉模块，混合上拉模块与高侧驱动晶体管的漏极电连接，混合上拉模块用于将高侧驱动晶体管开启时的峰值电流拉高至预设值。通过设置混合上拉模块在被驱动功率器件通过米勒平台时将高侧驱动晶体管短暂开启，将峰值电流拉高至预设值，从而得以在同样功耗和芯片面积条件下提供更大的峰值电流，进而提高了被驱动功率器件的开启速度，解决了现有方案在驱动功率器件开启时通过米勒平台过慢的问题。件开启时通过米勒平台过慢的问题。件开启时通过米勒平台过慢的问题。


技术研发人员：李云峰 杜睿
受保护的技术使用者：苏州华太电子技术股份有限公司
技术研发日：2023.04.20
技术公布日：2023/7/18