电子封装及其制造方法与流程

1.本公开的各方面涉及一种电子封装及其制造方法。


背景技术：

2.诸如半导体管芯等电子元件可以布置在电子封装内，以保护该电子元件免受例如由于机械应力引起的外部损坏。例如，在模制电子封装中，电子元件可以部分地或全部地被固化模塑料主体包封，从而保护该电子元件。
3.图1示出了本领域已知的电子封装100的横截面图。电子封装100包括由固化模塑料主体102包封的半导体管芯101。在半导体管芯101集成有电路，该电路包括分别布置在半导体管芯101的第一表面s1和第二表面s2处的第一端子和第二端子。在第一表面s1上，布置有第一金属层103a，第一金属层103a与电路的第一端子电连接。类似地，在第二表面s2上，布置有第二金属层103b，第二金属层103b与电路的第二端子电连接。集成在半导体管芯101上的电路可以是两端子装置(例如二极管)。
4.电子封装100还包括第一导电触点104a和第二导电触点104b，第一导电触点104a和第二导电触点104b布置在封装的同一侧上并且分别能够从外部访问电路的第一端子和第二端子。第二导电触点104b直接布置在半导体管芯101的第二表面s2上，或在对应的金属层103b上。
5.根据已知的用于制造电子封装100的方法，通过在固化模塑料主体102中形成第一凹槽105a和第二凹槽105b，并且形成导电层106，该导电层106将第一导电触点104a与半导体管芯101的第一表面s1或对应的金属层103a电连接，将第一导电触点104a与电路的第一端子电连接。
6.第一凹槽105a和第二凹槽105b通常通过对固化模塑料主体102执行激光钻孔来形成。然而，激光钻孔的过程可能花费大量时间，尤其对于必须延伸穿过固化模塑料主体102以使得能够通过第一导电触点104a和导电层106接入第一端子的第一凹槽105a。


技术实现要素：

7.下面阐述了本文公开的一些实施例的方面的概述。应当理解，这些方面仅被呈现以向读者提供这些特定实施例的简要概述，并且这些方面不旨在限制本公开的范围。实际上，本公开可以涵盖可能未阐述的各个方面和/或方面的组合。
8.根据本公开的一方面，提供了一种用于制造电子封装的方法。该方法包括以下步骤：a)提供载体基板，该基板上布置有：半导体管芯，该半导体管芯具有第一表面和相对的第二表面，在该半导体管芯上集成有电路，其中在每一个第一表面和第二表面上布置有对应的端子，该端子与该电路电连接，并且其中该第二表面布置为面向载体基板；以及导电元件，该导电元件与半导体管芯间隔开并且该导电元件具有顶表面和底表面，其中该底表面布置为面向该载体基板。导电元件沿着从其底表面到其顶表面方向的长度大于半导体管芯沿所述方向的厚度。
9.该方法还包括步骤：b)施加模塑料并允许该模塑料固化，从而形成固化模塑料主体，该固化模塑料主体包封半导体管芯和至少部分地包封导电元件，该固化模塑料主体具有面向第一表面的顶侧和面向第二表面的底侧，以及c)执行顶侧处理和底侧处理。
10.该顶侧处理包括：c11)移除固化模塑料主体的第一部分，从而在其中形成凹槽，以露出在半导体管芯的第一表面上的端子，以及c12)在该顶侧形成第一封装端子，该第一封装端子与第一表面上的端子电连接，并在该顶侧形成第二封装端子，该第二封装端子与该导电元件的该顶表面电连接。该底侧处理包括：c21)移除该载体基板以暴露该固化模塑料主体的底侧、第二表面和导电元件的底表面，以及c22)设置导电层，该导电层用于将导电元件的底表面与设置在半导体管芯的第二表面上的端子连接。
11.通过提供根据本公开的一个或多个导电元件，尤其是在施加模塑料之前，最小化在顶侧及底侧处理期间待移除的固化模塑料的量。由此，可大幅提升电子封装的制造效率。此外，导电元件使半导体管芯的第二表面上的端子能够与电子封装的顶侧处的封装端子电连接。
12.布置在半导体管芯的第一表面上的端子可以包括一个或多个导电柱。
13.使用导电柱不需要直接暴露半导体管芯，并减小了制造期间半导体管芯上的应力。此外，使用导电柱不需要对半导体管芯特殊金属化。例如，具有铜柱的管芯可以用于形成与铜第一封装端子的铜与铜互连，在这种情况下，可以在管芯上采用铝金属化。
14.在一些实施例中，移除固化模塑料主体的第一部分可通过激光钻孔或等离子体蚀刻来执行。
15.附加地或替代地，固化模塑料主体可以完全包封导电元件，在这种情况下，步骤c11)还可以包括在顶侧处移除固化模塑料主体的第二部分，以使得能够形成第二封装端子，该第二封装端子与该导电元件电连接。
16.移除固化模塑料主体的第二部分可以通过研磨顶侧来执行，从而暴露顶侧处的该导电元件的一部分。
17.由于导电元件延伸超过半导体管芯，因此在研磨固化模塑料主体的顶侧时，导电元件被暴露，而在移除固化模塑料主体的第二部分之后，半导体管芯(包括可选的柱)保持被固化模塑料主体完全包封。然后，导电元件提供可以终止研磨过程的指示，以防止由于半导体管芯在该阶段尚未暴露而向半导体管芯施加机械应力。此外，研磨步骤暴露出导电元件的顶表面，并使得能够布置封装端子并且封装端子与导电元件电连接。
18.移除固化模塑料主体的第二部分可以在移除固化模塑料主体的第一部分之前执行。由于研磨可以在顶侧相对均匀地执行，所以最小化要被移除模塑料的第一部分，以暴露半导体管芯的第一表面上的端子，从而允许执行更有效的制造过程。
19.作为研磨的替代，可通过激光钻孔或等离子体蚀刻来执行移除固化模塑料主体的第二部分。
20.形成第一封装端子和第二封装端子可以包括布置一个或多个对应的中间层(诸如种子层)，并且执行电镀过程。在一些实施例中，(一个或多个)中间层可以包括与导电元件、第一封装端子和第二封装端子中的至少一个不同的材料成分。
21.在步骤c22)之前，在底侧处理期间，该方法还可包括研磨底侧，由此移除半导体管芯在其第二表面侧的一部分。这使得能够通过减小半导体管芯的厚度来减小电子封装的厚
度。与使用从薄晶片获得的薄半导体管芯相比，该减薄过程可能是有利的，该薄半导体管芯具有例如在其运输期间被损坏或断裂的较高风险，并且通常需要更先进和更昂贵的过程来制造和处理晶片。
22.该底侧处理还可以包括：c23)布置包封该导电层的覆盖材料，其中该覆盖材料优选地使用固化模塑料或焊料掩模形成。
23.载体基板上可布置有多个组，为了基本上同时制造多个电子封装，每个组包括对应的半导体管芯和对应的导电元件。该多个组可以以相互间隔开的方式布置。在这种情况下，该方法可进一步包括将多个电子封装彼此单片化的步骤。单片化多个电子封装的步骤可包括执行切割、锯切、冲孔和钻孔中的至少一者。
24.来自多个组的导电元件可以布置在框架或栅格中，并且每个组的导电元件可以通过诸如系杆的导电互连元件与来自一个或多个对应相邻组的一个或多个导电元件电连接。在单片化多个电子封装的步骤期间，由导电互连元件形成的电连接可能被断开。
25.如上所述，在载体基板上布置多个导电元件对于通过位置配准的管芯对准以及减少或防止翘曲可能是特别有用的。此外，互连的导电元件提供用于有效电镀例如锡电镀的总线线路，以增强多个电子封装的第二封装端子的可焊接性。
26.在步骤c12)期间，与多个电子封装中的对应电子封装对应的每一个第一封装端子和第二封装端子可以与多个电子封装中的相邻电子封装对应的第一封装端子或第二封装端子一体地形成和/或电连接。在单片化多个电子封装的步骤期间，相邻布置的电子封装的封装端子之间的电连接可能被断开。这使得能够在较少的单独处理步骤中有效地形成多个电子封装的封装端子。
27.该方法还可以包括在相邻布置的电子封装之间的区域中的固化5模塑料主体中形成一个或多个凹槽。第一封装端子和/或第二封装端子，或者相邻布置的电子封装的封装端子之间的电连接，可以沿着一个或多个凹槽中的对应凹槽的侧壁延伸。可沿所述一个或一个以上凹槽来单片化所述多个电子封装。
28.在如上所述，单片化多个电子封装时，对于电子封装的一个或0多个封装端子获得侧面可焊表面。这在汽车装配过程中特别有用，汽车装配过程使用自动光学检查技术在安装电子封装之后确定焊接接头的质量。
29.导电元件可以包括金属或金属包覆的柱或支柱，例如铜或铜包覆的柱或支柱。在一些实施例中，当在从底表面到顶表面的方向上观5察时，导电元件可以具有沿着所述方向基本上恒定或增加的横截面面积。
30.第一封装端子、第二封装端子和/或导电层可以包括铜、铝、银、金和锡中的至少一种。
31.该方法还可以包括通过电镀过程用导电可焊接层(例如锡)镀0覆第一封装端子和/或第二封装端子。
32.集成在半导体管芯上的电路可以包括二极管，该二极管具有布置在半导体管芯的第一表面上的第一端子和布置在半导体管芯的第二表面上的第二端子。可选地，集成在半导体管芯上的电路可以包括晶体管，该晶体管具有布置在半导体管芯的第一表面上的第一端子和5第三端子，并且具有布置在半导体管芯的第二表面上的第二端子，其中顶侧处理还包括移除固化模塑料主体的一部分以暴露该第三端子，并且在顶侧处形成第三封装端子，
该第三封装端子与第一表面上的第三端子电连接。
33.根据本公开的另一方面，提供了一种电子封装，该电子封装包0括半导体管芯，该半导体管芯具有第一表面和相对的第二表面的，在该半导体管芯上集成有电路，其中在每一个第一表面和第二表面上布置有对应的端子，这些端子与电路电连接。此外，该电子封装包括导电元件，该导电元件与半导体管芯间隔开并具有顶表面和底表面，其中，所述导电元件沿着从底表面到顶表面方向的长度大于半导体管芯沿所述方向的厚度，以及固化模塑料主体，该固化模塑料主体至少部分地包封半导体管芯和导电元件，该固化模塑料主体具有面向第一表面的顶侧和面向第二表面的底侧，具有用于露出在半导体管芯的第一表面上的端子的凹槽。此外，电子封装包括的第一封装端子，该第一封装端子与第一表面上的端子电连接、顶侧处的第二封装端子，该第二封装端子与导电元件的顶表面电连接、以及导电层，该导电层将导电元件的底表面与布置在半导体管芯的第二表面上的端子电连接。导电元件与第二封装端子和导电层分开形成。
34.第二封装端子可以经由中间层与导电元件电连接。附加地或替代地，第一封装端子可以经由中间层在第一表面上与端子电连接。在一些实施例中，中间层可以是包括与导电元件(8)、至少一个第一封装端子(5a)和第二封装端子(5b)不同的材料成分的种子层。在一些另外的实施例中，第一封装端子和/或第二封装端子可以是电镀端子。
35.布置在半导体管芯的第一表面上的端子可以包括一个或多个导电柱。
36.电子封装还可以包括包封该导电层的覆盖材料。例如，覆盖材料可以包括固化模塑料或焊料掩模。
37.电子封装还可以包括从导电元件延伸到电子封装的侧表面的系杆。
38.第一封装端子和/或第二封装端子可以沿着固化模塑料主体的侧壁延伸，该侧壁优选地在顶侧和底侧之间垂直地延伸。
39.导电元件可以包括金属或金属包覆的柱或支柱，例如铜或铜包覆的柱或支柱。
40.当从底表面到顶表面方向上观察时，导电元件可以具有沿着所述方向基本上恒定或增加的横截面面积。
41.第一封装端子、第二封装端子和/或导电层可以包括铜、铝、银、金和锡中的至少一种。
42.第一封装端子和/或第二封装端子可以镀覆有导电可焊接层，例如锡。
43.集成在半导体管芯上的电路可以包括二极管，该二极管具有布置在半导体管芯的第一表面上的第一端子和布置在半导体管芯的第二表面上的第二端子。可替换地，集成在半导体管芯上的电路可以包括晶体管，该晶体管具有布置在半导体管芯的第一表面上的第一端子和第三端子，并且具有布置在半导体管芯的第二表面上的第二端子，电子封装包括在顶侧处的第三封装端子，该第三封装端子与第一表面上的第三端子电连接。
附图说明
44.接下来，将参考附图更详细地描述本公开，其中：
45.图1是本领域已知的电子封装的横截面图；
46.图2a是根据本公开的一个实施例的电子封装的横截面图；
47.图2b是图2a所示的电子封装的简化俯视图；
48.图3a-图3i示出了根据本公开的一个实施例的用于制造图2的电子封装的方法；
49.图4是根据本公开的另一实施例的电子封装的横截面图；
50.图5是根据本公开的一个实施例的用于制造多个电子封装的导电元件和半导体管芯的框架的俯视图；
51.图6a是根据本公开的一个实施例在单片化之前电子封装的横截面图；以及
52.图6b是根据本公开的一个实施例在单片化之前电子封装的俯视图。
具体实施方式
53.结合附图描述本公开。要强调的是，根据工业中的标准实践，各种特征没有按比例绘制。事实上，为了清楚讨论的需要，各种特征的尺寸可以任意地增加或减小。
54.在附图中，类似的部件和/或特征可以具有相同的附图标记。此外，相同类型的各种部件可通过在附图标记之后加上破折号和区分类似部件的第二附图标记来区分。如果在说明书中仅使用第一附图标记，则该描述适用于具有相同第一附图标记的类似部件中的任一个，而与第二附图标记无关。
55.除非上下文明确要求，否则在整个说明书和权利要求书中，词语“包括”、“包含”等应被解释为包含性的意义，而不是排他性或穷举性的意义；也就是说，在“包括但不限于”的意义上，如本文所用，术语“连接”、“耦合”或其任何变体是指两个或多个元件之间的任何直接或间接连接或耦合；元件之间的耦合或连接可以是物理的、逻辑的、电磁的或其组合。另外，词语“本文”、“以上”、“以下”和类似含义的词语在用于本技术时是指本技术的整体而不是本技术的任何特定部分。在上下文允许的情况下，在详细描述中使用单数或复数的词语也可以分别包括复数或单数。关于两个或多个项目的列表的词语“或”覆盖了该词语的所有以下解释：列表中的任何项目、列表中的所有项目、以及列表中的项目的任何组合。
56.本文提供的技术的教导可以应用于其他系统，而不必应用于下面描述的系统。可以组合以下描述的各种示例的元素和动作以提供本技术的进一步的实施方案。本技术的一些替代实施方案不仅可包含除下文所提及的那些实施方案之外的额外元件，而且可包含更少元件。
57.根据以下详细描述，可以对该技术执行这些和其他改变。尽管本说明书描述了本技术的某些示例，并且描述了所构想的最佳模式，但是无论本说明书显得多么详细，本技术都可以以许多方式来实现。系统的细节在其特定实施方式中可以有相当大的变化，同时仍然被本文公开的技术所包含。如上所述，当描述本技术的某些特征或方面时使用的特定术语不应被认为暗示该术语在这里被重新定义为限于该术语所关联的本技术的任何特定性质、特征或方面。通常，在以下权利要求中使用的术语不应被解释为将技术限制在说明书中公开的具体示例中，除非具体实施方式部分明确地定义了这样的术语。因此，本技术的实际范围不仅包括所公开的示例，而且还包括在权利要求下实践或实现本技术的所有等效方式。
58.为了减少权利要求的数量，下面以某些权利要求的形式呈现本技术的某些方面，但是申请人考虑了任何数量的权利要求形式的本技术的各个方面。
59.在图2a中，示出了根据本公开的实施例的电子封装1a的横截面图。此外，图2b示出了从图2a所示的方向d看到的电子封装1a。注意，在图2b中用虚线表示从方向d看不到的电
子封装1a的一些部件。
60.电子封装1a包括半导体管芯，在半导体管芯2上集成有电路。该电路可具有与半导体管芯2的端子电连接的电路端子。半导体管芯2包括设置在其第一表面3a处的第一电路端子和设置在其第二表面3b处的第二电路端子。例如，电路可以是二极管。如本领域技术人员将理解的，电路端子例如可以通过半导体管芯2的金属层或金属层堆叠(未示出)电访问。半导体管芯2的第一电路端子和第二电路端子可形成在金属层堆叠的金属层中。
61.电子封装1a还包括包封半导体管芯2的固化模塑料4主体。固化模塑料4可以为电子封装的结构提供刚性，并且可以保护该结构中包封的部件不受例如由于机械应力而造成的损坏。
62.此外，电子封装1a包括布置在电子封装1a的同一侧的第一封装端子5a和第二封装端子5b。第一封装端子5a和第二封装端子5b可以一起限定安装表面，通过该安装表面，电子封装1a可以被安装到诸如印刷电路板(pcb)的外表面。
63.第一封装端子5a可由如铜等导电材料形成，并且与集成在半导体管芯2上的电路的第一端子电连接。例如，第一封装端子5a与半导体管芯2的金属层堆叠中的金属层的一部分电接触，该部分金属层与第一端子连接。可选地，半导体管芯2的第一端子包括一个或多个导电柱6(例如铜柱)，并且第一封装端子5a与该一个或多个导电柱6电连接。导电柱6可与电路端子电连接。例如，导电柱6可布置在形成于半导体管芯2的金属层中电路端子上。在第一表面3a或导电柱6没有暴露在固化模塑料4的顶侧的范围内，第一封装端子5a可以部分地布置在固化模塑料4中形成的凹槽中。在半导体管芯2的第二表面3b处，第二端子以例如背接触的方式与导电层7电连接，导电层7平行于第二表面3b延伸。
64.为了能够将半导体管芯2的第二端子与第二封装端子5b电连接，电子封装1a包括在第二封装端子5b和导电层7之间延伸并与二者电连接的导电元件8(例如铜柱)。尽管在图2a和2b中导电元件8被示出为矩形块形状的导电柱，但是本公开不限于此。例如，导电元件8可以具有可选的尺寸和形状，例如t形、三角形、梯形等。
65.第二封装端子5b和导电元件8彼此分离地形成。此外，第二封装端子5b可以经由中间层16a与导电元件8电连接。例如，中间层16a可以是种子层。种子层可以用于使用电镀过程形成第二封装端子5b。在示例中，导电元件8和第二封装端子5b可以包括铜，而中间层16a可以包括铜或铜的合金，诸如铜和钛的合金，或者铜和钛或钨的合金。换句话说，在一些实施例中，中间层16可以包括与导电元件8和/或第二封装端子5b的材料或材料成分不同的材料或材料成分。
66.上述内容可以类似地应用于第一封装端子5a和/或导电层7。例如，第一封装端子5a可以经由中间层16b与导电柱6(或半导体管芯2的对应的端子)电连接。另外或可替代地，导电层7可以经由中间层16c与导电元件8电连接。
67.接下来，参考图3a-图3i描述制造电子封装1a的过程。
68.首先，在图3a中，提供载体基板9，在该基板9上布置半导体管芯2和导电元件8。如上所述，半导体管芯2可包括在半导体管芯2的第一表面3a处形成端子的导电柱6，该导电柱6与第一电路端子(未示出)电连接。应当注意的是，因为半导体管芯2是通过放置在载体基板9上来固定的，所以不需要管芯附着材料。因此，在制造过程之前，半导体管芯2也不需要背面金属层。此外，半导体管芯2和导电元件8之间的相对位置可有利地用作在制造过程期
间记录半导体管芯2的位置的手段。将参考图3g和图5进一步详细描述。
69.这里，应当注意的是，半导体管芯2也可以以倒装管芯配置布置在载体上。例如，半导体管芯2可包括在其底表面上的导电凸块，该导电凸块与对应的端子电连接，并且半导体管芯2可布置在载体基板9上，该导电凸块面向载体基板9。因此，以下描述类似地适用于倒装管芯配置。
70.接着，在图3b中，通过施加模塑料并使该模塑料固化来进行模制过程，从而形成固化模塑料主体4，该固化模塑料主体4包封半导体管芯2和导电元件8。在该阶段，载体基板9用作临时载体，该临时载体支撑模塑料直到模塑料充分固化。
71.如上所述，导电元件8可以具有可选的尺寸和形状，例如t形、三角形、梯形等。具体地说，如图2a所示，当导电元件8沿其长度l具有不规则的横截面时，导电元件8可具有模锁定(mold-lock)特征。
72.在随后的制造过程部分中，将描述图3b中所示的结构的底侧处理和顶侧处理。具体地说，底侧处理可以包括图3c-图3f中所示的步骤，而顶侧处理可以包括图3g-图3i中所示的步骤。这里，尽管在顶侧处理之前描述了底侧处理，但是应当注意，本公开不限于这样的步骤顺序。例如，顶侧处理和底侧处理可以基本上同时或以交替的方式执行，或者首先执行或开始顶侧处理和底侧处理中的任一者。
73.在图3c中，在形成固化模塑料4主体之后，移除载体基板9，从而暴露导电元件8的底表面和半导体管芯2的第二表面3b。
74.此外，在图3d中，可选地研磨该结构的底侧，以减小半导体管芯2的厚度和最终电子封装的总厚度。在一个实例中，均匀地研磨结构的底侧。在一些实施例中，研磨底侧移除了半导体管芯2、固化模塑料主体4和导电元件8中的每一者的一部分。半导体管芯2的第二表面3b可以与固化模塑料主体4的底侧和导电元件8的底表面基本上齐平。在该阶段减小半导体管芯2的厚度而不是简单地使用薄的半导体管芯可能是特别有利的，因为薄的半导体管芯可能难以运输并且可能需要特殊的预组装过程和专用机器来处理，而不会由于增加的断裂风险而显著降低产量。然而，本公开不限于研磨底侧，而是可跳过图3c中所示的步骤。
75.接着，在图3e中，在该结构的底侧形成导电层7，以将半导体管芯2的第二表面3b处的第二端子与导电元件8电连接。例如，布置种子层(未示出)，并且执行(例如，铜)镀覆过程以形成导电层7。种子层可以例如被布置为覆盖层(blanket layer)，并且在镀覆过程之前或之后，可以蚀刻掉种子层的一部分，并且如果适用，可以蚀刻掉形成导电层7的一部分。或者，使用掩模沉积种子层，在这种情况下可以不执行蚀刻步骤。镀覆过程可以对应于电镀。
76.随后，在图3f中，导电层7可选地使用覆盖材料10覆盖，例如保护膜或(固化的)模塑料。覆盖材料10例如可以被布置为保护导电层7免受外部(诸如机械应力、热应力、腐蚀等)损坏。
77.在图3g中，研磨该结构的顶侧，从而暴露导电元件8的顶表面。在这个阶段，例如在图3b中，如果导电元件8从载体基板9延伸得比半导体管芯2(包括导电柱6)更远，则可能是有利的。在这种情况下，在研磨顶侧并暴露导电元件8的顶表面时，半导体管芯2保持包封在固化模塑料主体4中。这样，在研磨过程期间施加到半导体管芯2的机械应力被限制，同时还最小化了花费在固化模塑料主体的蚀刻、切割或钻孔上的时间量，否则蚀刻、切割或钻孔可能是更耗时的过程。研磨过程可以均匀地施加在顶侧。此外，如果在导电元件8暴露之后继
续研磨过程，则研磨过程可以额外地移除导电元件8的一部分。在研磨过程之后，固化模塑料主体4的顶侧和导电元件8的顶表面可以基本上是水平的。
78.接着，在图3h中，由于半导体管芯2的导电柱6还没有暴露，因此顶侧处理还包括移除固化模塑料主体4的一部分，从而在其中形成凹槽11。例如，可以执行激光钻孔步骤和/或等离子体蚀刻步骤以暴露导电柱6的一部分。
79.最后，在图3i中，在固化模塑料主体4的顶侧形成第一封装端子5a和第二封装端子5b。第一封装端子5a与导电柱6电连接或者在没有导电柱6的情况下直接与半导体管芯2的第一表面上的对应的端子电连接。第二封装端子5b与导电元件8电连接，并且通过导电层7和导电元件8与半导体管芯2的第二表面上的对应的端子电连接。如图3i所示，第一封装端子5a和第二封装端子5b使得能够在电子封装的同一侧访问半导体管芯2的端子。电子封装配置成安装到诸如pcb的外表面，其中第一封装端子5a和第二封装端子5b面向所述外表面。
80.可以通过在固化模塑料4主体的顶部上布置种子层(未示出)并且应用诸如电镀的镀覆过程来形成第一封装端子5a和/或第二封装端子5b。种子层可以例如是铜合金，并且镀层可以例如是铜。例如，可以将种子层布置为覆盖层，并且在镀覆过程之前或之后，可以蚀刻掉种子层的一部分，并且如果适用，可以蚀刻掉形成第一封装端子5a和/或第二封装端子5b的一部分。或者，使用掩模沉积种子层，在这种情况下可以不执行蚀刻步骤。为了进一步的可焊性，可以通过另一镀覆过程(例如通过另一电镀过程)提供焊料层(例如锡)。
81.这里，应当注意的是，本公开不限于上述步骤或所指示的步骤顺序。例如，可以模制模塑料，使得固化模塑料主体4仅部分地包封半导体管芯2或导电元件8，例如露出半导体管芯2的第一表面3a(或导电柱6的顶表面)和/或导电元件8的顶表面。根据在模制过程之后露出的表面，可以不需要图3g和图3h中的一个或两个中所示的步骤。此外，如上所述，可以以任何顺序执行顶侧处理和底侧处理，或者可以同时执行顶侧处理和底侧处理。
82.在图4中，示出了根据本公开的实施例的电子封装1b的横截面。电子封装1b与图2a和图2b中的电子封装1的不同之处在于，电子封装1b包括半导体管芯2，半导体管芯2在电子封装1b上集成有三端子装置。例如，三端子装置可以是晶体管，例如双极结型晶体管(bjt)或场效应晶体管(fet)。这样，半导体管芯2可具有布置在其第一表面上的栅极端子和源极端子，并且可具有布置在其第二表面上的漏极端子。每个终端可以具有相关联的封装终端。例如，源极端子可以与第一封装端子5a电连接，并且漏极端子可以通过导电层7和导电元件8与第二封装端子5b电连接。栅极端子与第三封装端子5c电连接，第三封装端子5c布置在电子封装1b的与第一和第二封装端子5a、5b相同的一侧。
83.电子封装1b与电子封装1的不同之处还在于为源极端子提供了多个导电柱6。然而，本公开不限于此，并且电子封装1b可替代地包括无导电柱、仅一个导电柱或两个以上导电柱。另外，不需要为特定的电路端子提供导电柱6。此外，图4示出了倒装管芯配置，其中，在制造期间，半导体管芯2被放置在载体基板(未示出)的顶部上，其中多个导电凸块12面向该载体基板。在这种情况下，导电凸块12与漏极端子电连接。
84.这里，应当注意到在本公开中也设想了其他配置。例如，漏极端子和源极端子可以交换，使得源极端子通过导电层7和导电元件8以及，如果适用，导电凸块12与第二封装端子5b电连接。
85.此外，除了三端子装置，半导体管芯2的上面可以集成有包括更多电路端子的电
路。每个电路端子可以直接地或通过导电柱，或者就布置在半导体管芯2的第二表面上而言，通过对应的导电层和对应的导电元件，与对应的封装端子电连接。
86.此外，尽管图4中未示出，但是第一封装端子5a可以经由例如种子层等中间层与对应的(一个或多个)导电柱6电连接。类似地，第二封装端子5b可以经由例如种子层等中间层与导电元件8电连接。此外，第三封装端子5c可以经由例如种子层等中间层与对应的(一个或多个)导电柱6电连接。
87.接下来，参考图5、图6a和图6b描述基本上同时制造多个电子封装的过程。应当注意的是，参考图3a-图3i描述的几个过程的步骤可以类似地应用于同时制造多个电子封装的过程。因此，为了方便，省略了对该过程的详细描述。
88.在图5中，示出了用于制造多个电子封装的制造过程的步骤期间的俯视图。该步骤可以类似于图3a中所示的步骤。具体地说，多个半导体管芯2和多个导电元件8(代替单个半导体管芯和导电元件)布置在载体基板(未示出)的顶部上。在该步骤期间每个电子封装的封装部分用虚线表示。虚线还表示沿其执行单片化步骤的线，以便将多个电子封装彼此分离。
89.根据本公开的电子封装具有一个或多个与其半导体管芯2相关联的导电元件8。在图5中，为每个半导体管芯2提供四个导电元件8。如果为每个半导体管芯2布置多个导电元件8，则该导电元件8可以经由导电互连元件13(例如系杆)彼此电连接。
90.每个封装部分的多个导电元件8也可以经由互连线13(例如，如图5所示的系杆)彼此电连接。换句话说，导电元件8方便地设置在栅格或框架中，从而允许在载体基板上简化地放置该导电元件。
91.此外，半导体管芯2可以布置在载体基板上，并且可以基于由导电元件8和互连线13形成的栅格或框架来对准。因此，当半导体管芯2被包封在模塑料中时，可以更容易地相对于导电元件8的栅格或框架定位半导体管芯2的位置(以及半导体管芯2的端子的位置)。
92.互连线13可以在形成电子封装的封装端子的电镀期间用作总线。此外，每个封装部分还可以包括另一个导电元件15，该另一个导电元件15也通过互连线与导电元件的栅格或框架连接，如下面参考图6a和图6b进一步描述的。
93.类似于图3b，在稍后的步骤，布置模塑料。然而，当制造多个电子封装时，可以为多个封装部分而不是一次为单个部分布置模塑料。这大大提高了电子封装的制造速度。
94.类似地，可以基本上同时执行每个封装部分的顶侧处理和底侧处理。具体地说，互连元件13形成用于电镀过程的总线，使得能够基本上同时形成用于每个封装部分的多个封装端子。
95.优选地，在顶侧处理和底侧处理之后执行单片化步骤，以便在单片化之后立即获得各个电子封装。然而，还设想顶侧处理和底侧处理在多个封装的较小部分上单独地执行，或者在每个封装上单独地执行。
96.在图6a中，展示顶侧和底侧处理之后但在单片化之前的电子封装1c和电子封装1c’的横截面图。图6b示出了在单体化之前包括电子封装1c和电子封装1c’的电子封装的对应俯视图。每个电子封装1c和电子封装1c’都包括半导体管芯2，半导体管芯2不是以倒装管芯方式布置，并且具有集成在半导体管芯2上的三端子装置，类似于图4所示的实施例。电子封装1c和电子封装1c’的其它特征类似于图2a的电子封装1a和/或图4的电子封装1b，并且
省略了对其的详细描述。
97.在顶侧和底侧处理之后，通过沿着虚线s单片化电子封装的步骤来执行单片化步骤。该单片化步骤可以包括例如钻孔、冲孔、蚀刻、锯切等，以将包括电子封装1c和电子封装1c’的多个电子封装彼此分离。
98.如图6a所示，在顶侧处理期间，电子封装1c的第二封装端子5b和电子封装1c’的第一封装端子5a’可以使用单个导电层形成，但是本公开不限于此。由于电子封装1c、1c’将沿虚线s被单片化，因此在单片化之后，第二封装端子5b和第一封装端子5a’之间的物理连接将被断开。最初将该封装端子形成为单层可通过减少待执行的若干相异步骤来简化制造过程。
99.此外，在顶侧处理期间，可以在固化模塑料主体4中形成凹槽14，使得电子封装1c的第二封装端子5b和电子封装1c’的第一封装端子5a’在单片化之后至少布置在该凹槽14的对应侧壁上。这种配置能够形成用于每个电子封装的侧面可湿的一侧，这在各种应用中是有益的，例如汽车应用，因为自动光学检查工具能够在将电子封装焊接到外表面之后更容易地检测焊点的可靠性。然而，本公开不限于此，并且在一些实施例中可以替代地省略凹槽14。
100.如图6b所示，多个电子封装可以以二维(2d)阵列形成。在这种情况下，可以在第一方向上沿虚线s执行单片化，并且在第二方向上沿虚线s’执行单片化。这里，应当注意，为了方便起见，图5的互连元件13在图6b中未示出。
101.此外，在顶侧处理期间，第三封装端子5c、5c’的形成也可以分别与形成第一封装端子5a、5a’和第二封装端子5b、5b’的步骤组合。特别地，可以提供另外的导电元件15，其也经由互连线(未示出)与导电元件的栅格或框架连接。这样，另一导电元件15也与总线连接，并且用于形成第三封装端子5c、5c’的电镀步骤可以与形成第一封装端子5a、5a’和第二封装端子5b、5b’的步骤组合。
102.第三封装端子5c、5c’可以对应于半导体管芯2的第三端子，第三封装端子5c、5c’可以布置在半导体管芯2的顶表面或底表面上。例如，如果第三端子布置在顶表面上，则另外的导电元件15可以用于通过电镀形成第三封装端子5c。在另一示例中，如果第三端子布置在底表面(未示出)，则另一导电元件15可以另外用作在固化模塑料主体4的底侧和固化模塑料主体4的顶侧之间延伸的电连接。在后一种情况下，第三封装端子5c可以形成为与另一导电元件15电连接，类似于用于第二封装端子5b的导电元件8。
103.尽管在图6a中未示出，但是第一封装端子5a、5a’可以经由诸如种子层的中间层与对应的(一个或多个)导电柱6、6’电连接。类似地，第二封装端子5b、5b’可以经由诸如种子层的中间层与导电元件8(未示出封装1c’)电连接。此外，第三封装端子5c、5c’可以经由诸如种子层的中间层与对应的(一个或多个)导电柱6、6’电连接。
104.以上随后的描述仅提供了优选的(多个)示例性实施例，并且不旨在限制本公开的范围、适用性或配置。相反，随后对优选示例性实施例的描述将为本领域技术人员提供用于实现本公开的优选示例性实施例的使能描述，应当理解，在不背离由所附权利要求限定的本公开的范围的情况下，可以对元件的功能和布置执行各种改变，包括来自不同实施例的特征的各种修改和/或组合。

技术特征：
1.一种用于制造电子封装(1a；1b；1c；1c’)的方法，所述方法包括以下步骤：a)提供载体基板(9)，在所述载体基板(9)上布置有：半导体管芯(2)，所述半导体管芯(2)具有第一表面和相对的第二表面，在所述半导体管芯(2)上集成有电路，其中在所述第一表面和所述第二表面上均布置有对应的端子，所述端子与所述电路电连接，并且其中所述第二表面布置为面向所述载体基板(9)；以及导电元件(8)，所述导电元件(8)与半导体管芯(2)间隔开并且所述导电元件(8)具有顶表面和底表面，其中所述底表面布置成面向所述载体基板(9)，其中，所述导电元件(8)沿着从底表面到顶表面方向的长度大于半导体管芯(2)沿所述方向的厚度；b)施加模塑料并使所述模塑料固化，从而形成固化模塑料主体(4)，所述固化模塑料主体(4)包封所述半导体管芯(2)和至少部分的包封所述导电元件(8)，所述固化模塑料主体(4)具有面向所述第一表面的顶侧和面向所述第二表面的底侧；以及c)执行顶侧处理和底侧处理，其中，所述顶侧处理包括：c11)移除固化的所述模塑料主体(4)的第一部分，从而在其中形成凹槽(11)，以露出在半导体管芯(2)的第一表面上的端子；以及c12)在所述顶侧形成第一封装端子(5a)，所述第一封装端子(5a)与所述第一表面上的所述端子电连接，并且在所述顶侧形成第二封装端子(5b)，所述第二封装端子(5b)与所述导电元件(8)的所述顶表面电连接；以及其中，所述底侧处理包括：c21)移除所述载体基板(9)以露出所述固化模塑料主体(4)的所述底侧、所述第二表面和所述导电元件(8)的所述底表面；以及c22)设置导电层(7)，所述导电层(7)用于将所述导电元件(8)的所述底表面与设置在所述半导体管芯(2)的所述第二表面上的所述端子连接。2.根据权利要求1所述的方法，其中，布置在所述半导体管芯(2)的所述第一表面上的所述端子包括一个或多个导电柱(6)；和/或其中，移除所述固化模塑料主体(4)的第一部分通过激光钻孔或等离子体蚀刻来执行。3.根据前述权利要求中任一项所述的方法，其中，所述固化模塑料(4)主体完全包封所述导电元件(8)，并且其中，步骤c11)包括在所述顶侧移除所述固化模塑料(4)主体的第二部分，以能够形成与所述导电元件(8)电连接的第二封装端子(5b)，其中，优选地，通过研磨所述顶侧来执行移除所述固化模塑料主体(4)的第二部分，从而露出所述导电元件(8)在所述顶侧处的部分，并且其中，移除所述固化模塑料主体(4)的第二部分更优选地在移除所述固化模塑料主体(4)的第一部分之前执行，或者其中，优选地通过激光钻孔或等离子体蚀刻来执行移除所述固化模塑料主体(4)的第二部分。4.根据前述权利要求中任一项所述的方法，其中，形成所述第一封装端子(5a)和所述第二封装端子(5b)包括布置一个或多个对应的中间层(16)，例如种子层，并且执行电镀过程；和/或其中，在步骤c22)之前，在底侧处理期间，所述方法还包括研磨底侧，从而移除所述半导体管芯(2)在所述第二表面侧的部分；和/或其中，所述底侧处理还包括：
c23)布置包封所述导电层(7)的覆盖材料(10)，其中所述覆盖材料(10)优选地使用模塑料或焊料掩模形成。5.根据前述权利要求中任一项所述的方法，其中，所述载体基板(9)具有布置在所述基板上的多个组，为了基本上同时制造多个电子封装(1c，1c’)，每个组包括对应的半导体管芯(2；2’)和对应的导电元件(8)，其中，所述多个组以相互间隔开的方式布置，其中，所述方法进一步包括将所述多个电子封装(1c，1c’)彼此单片化的步骤，其中所述单片化所述多个电子封装(1c，1c’)的步骤优选包括执行切割、锯切、冲孔和钻孔中的至少一者。6.根据权利要求5所述的方法，其中，来自所述多个组的所述导电元件(8)布置在框架或栅格中，其中，每个组的所述导电元件(8)通过导电互连元件(13)与来自一个或多个对应的相邻组的一个或多个导电元件(8)电连接，所述导电互连元件例如系杆，其中，在单片化所述多个电子封装(1c、1c’)的步骤期间，断开由所述导电互连元件(13)形成的电连接。7.根据权利要求5或6所述的方法，其中，在步骤c12期间，与所述多个电子封装(1c、1c’)中的相应电子封装(1c)对应的所述第一封装端子(5a)和第二封装端子(5b)均与所述多个电子封装(1c、1c’)中的相邻电子封装(1c’)对应的第一封装端子(5a)或第二封装端子(5b)一体地形成和/或电连接，其中，在单片化所述多个电子封装(1c、1c’)的步骤期间，断开相邻布置的电子封装的封装端子之间的电连接，其中，优选地：所述方法还包括在相邻布置的电子封装(1c，1c’)之间的区域中的固化模塑料主体(4)中形成一个或多个凹槽(14)，第一封装端子(5a)和/或第二封装端子(5b)，或者相邻布置的电子封装(1c，1c’)的封装端子之间的电连接，沿着一个或多个凹槽(14)中的对应凹槽(14)的侧壁延伸，以及沿着所述一个或多个凹槽(14)执行单片化所述多个电子封装(1c，1c’)。8.根据前述权利要求中任一项所述的方法，其中，所述导电元件(8)包括金属或金属包覆的柱或支柱，例如铜或铜包覆的柱或支柱；和/或其中，当在从所述底表面到所述顶表面的方向上观看时，所述导电元件(8)具有沿着所述方向基本上恒定或增加的横截面面积；和/或其中，所述第一封装端子(5a)、所述第二封装端子(5b)和/或所述导电层(7)包括铜、铝、银、金和锡中的至少一种，所述方法优选地还包括通过电镀过程用导电可焊接层(例如锡)镀覆所述第一封装端子(5a)和/或所述第二封装端子(5b)；和/或其中，集成在所述半导体管芯(2)上的所述电路包括：二极管，所述二极管具有布置在所述半导体管芯(2)的所述第一表面上的第一端子和布置在所述半导体管芯(2)的所述第二表面上的第二端子；或晶体管，所述晶体管具有布置在所述半导体管芯(2)的所述第一表面上的第一端子和第三端子，并且所述晶体管具有布置在所述半导体管芯(2)的所述第二表面上的第二端子，其中顶侧处理还包括移除固化模塑料(4)的主体的一部分以露出所述第三端子，并且在所述顶侧处形成第三封装端子(5c)，所述第三封装端子(5c)与所述第一表面处的所述第三端
子电连接。9.一种电子封装(1a；1b；1c；1c’)，包括：半导体管芯(2)，所述半导体管芯(2)具有第一表面和相对的第二表面，在所述半导体管芯(2)上集成有电路，其中，在所述第一表面和所述第二表面上均布置有对应的端子，所述端子与所述电路电连接；导电元件(8)，所述导电元件(8)与所述半导体管芯(2)间隔开且具有顶表面及底表面，其中，所述导电元件(8)沿着从底表面到顶表面方向的长度大于半导体管芯(2)沿所述方向的厚度；固化模塑料主体(4)，包封所述半导体管芯(2)和所述导电元件(8)，所述固化模塑料主体(4)具有面向所述第一表面的顶侧和面向所述第二表面的底侧，并且具有用于露出在半导体管芯(2)的第一表面上的端子的凹槽(11)；在顶侧处的第一封装端子(5a)，所述第一封装端子(5a)与所述第一表面上的所述端子电连接，以及在所述顶侧处的第二封装端子(5b)，所述第二端子(5b)与导电元件(8)电连接；以及导电层(7)，所述导电层(7)将所述导电元件(8)的所述底表面与布置在所述半导体管芯(2)的所述第二表面上的所述端子电连接，其中，所述导电元件(8)与所述第二封装端子(5b)和所述导电层(7)分开形成。10.根据权利要求9所述的电子封装(1a；1b；1c；1c’)，其中所述第二封装端子(5b)经由中间层(16)与所述导电元件(8)电连接，和/或其中所述第一封装端子(5a)经由中间层(16)在所述第一表面上与所述端子电连接，其中，所述中间层优选地是包括与所述导电元件(8)、至少一个所述第一封装端子(5a)和所述第二封装端子(5b)不同的材料成分的种子层，其中，更优选地，所述第一封装端子(5a)和/或所述第二封装端子(5b)是电镀端子。11.根据权利要求9或10所述的电子封装(1a；1b；1c；1c’)，其中布置在该半导体管芯(2)的第一表面上的端子包括一个或多个导电柱(6)。12.根据权利要求9-11中任一项所述的电子封装(1a；1b；1c；1c’)，其中所述电子封装(1a；1b；1c；1c’)还包括封装所述导电层(7)的覆盖材料(10)，其中所述覆盖材料(10)优选地包括固化模塑料或焊料掩模；和/或其中，所述电子封装(1a；1b；1c；1c’)还包括从所述导电元件(8)延伸到所述电子封装(1a；1b；1c；1c’)的侧表面的一个或多个互连元件(13)。13.根据权利要求9-12中任一项所述的电子封装(1a；1b；1c；1c’)，所述第一封装端子(5a)和/或第二封装端子(5b)沿着所述固化模塑料主体(4)的侧壁延伸，所述侧壁优选地在所述顶侧和所述底侧之间垂直地延伸。14.根据权利要求9-13中任一项所述的电子封装(1a；1b；1c；1c’)，其中所述导电元件(8)包括金属或金属包覆的柱或支柱，例如铜或铜包覆的柱或支柱；和/或其中，当从所述底表面到所述顶表面的方向观看时，所述导电元件(8)具有沿着所述方向基本上恒定或增加的横截面面积。15.根据权利要求9-14中任一项所述的电子封装(1a；1b；1c；1c’)，其中所述第一封装端子(5a)、所述第二封装端子(5b)和/或所述导电层(7)包括铜、铝、银、金和锡中的至少一
种，其中所述第一封装端子(5a)和/或所述第二封装端子(5b)优选地镀覆有导电可焊接层，诸如锡；和/或其中，集成在所述半导体管芯(2)上的所述电路包括：二极管，所述二极管具有布置在所述半导体管芯(2)的第一表面上的第一端子和布置在所述半导体管芯(2)的第二表面上的第二端子；或晶体管，所述晶体管具有布置在所述半导体管芯(2)的所述第一表面上的第一端子和第三端子，并且具有布置在所述半导体管芯(2)的所述第二表面上的第二端子，所述电子封装包括在所述顶侧处的第三封装端子(5c)，所述第三封装端子(5c)与所述第一表面上的所述第三端子电连接。

技术总结
本公开涉及一种电子封装及其制造方法。电子封装包括具有第一表面和相对的第二表面的半导体管芯，在半导体管芯上集成有电路，其中在第一表面和第二表面上均布置有对应的与电路电连接的端子；导电元件，导电元件与半导体管芯间隔开并且具有顶表面和底表面；固化模塑料主体，该主体至少部分地包封半导体管芯和导电元件，并具有面向第一表面的顶侧和面向第二表面的底侧，在顶侧处的第一封装端子，第一封装端子与第一表面上的端子电连接，和在顶侧处的第二封装端子，第二封装端子与导电元件的顶表面电连接，导电元件与第一封装端子和第二封装端子分开地形成；以及导电层，导电层将导电元件的底表面与布置在半导体管芯的第二表面上的端子电连接。上的端子电连接。上的端子电连接。


技术研发人员：唐庆圆 赵玉君
受保护的技术使用者：安世有限公司
技术研发日：2023.01.09
技术公布日：2023/7/19