一种低输入电容和转移电容的晶体管的制备方法与流程

1.本发明涉及半导体技术领域，具体涉及一种低输入电容和转移电容的晶体管的制备方法。


背景技术：

2.随着手机快充、电动汽车、无刷电机和锂电池的兴起，中压晶体管(mosfet)的需求越来越大，中压功率器件开始蓬勃发展，因其巨大的市场份额，国内外诸多厂商在相应的新技术研发上不断加大投入。屏蔽栅极沟槽晶体管(sgt mosfet)作为中mosfet的代表，被作为开关器件广泛应用于电机驱动系统、逆变器系统及电源管理系统，是核心功率控制部件。
3.sgt mosfet结构具有电荷耦合效应，在传统沟槽mosfet器件pn结垂直耗尽的基础上引入了水平耗尽，将器件电场由三角形分布改变为近似矩形分布，在采用同样掺杂浓度的外延材料规格情况下，器件可以获得更高的击穿电压。较深的沟槽深度，可以利用更多的硅体积来吸收eas能量，所以sgt在雪崩时可以做得更好，更能承受雪崩击穿和浪涌电流。在开关电源，电机控制，动力电池系统等应用领域中，sgt mosfet配合先进封装，非常有助于提高系统的效能和功率密度。但传统栅源多晶之间介质隔离层由于湿法刻蚀无法避免的问题总是在源极多晶硅顶部两侧形成小月牙形状的过刻蚀腐蚀坑，所以后续淀积的栅极多晶硅也会形成月牙形貌，增加了栅源多晶的正对面积，导致电容不可避免的增大。


技术实现要素：

4.本发明的目的在于，提供一种低输入电容和转移电容的晶体管的制备方法，解决以上技术问题；
5.一种低输入电容和转移电容的晶体管的制备方法，包括，
6.步骤s1，在衬底上生长外延层，在所述外延层上蚀刻出沟槽，通过热氧化方式在所述沟槽上和所述外延层上生长线性氧化层；
7.步骤s2，在所述沟槽内掺杂与淀积源极多晶硅并回刻；
8.步骤s3，对所述线性氧化层进行湿法刻蚀，再对所述源极多晶硅进行蚀刻，使所述源极多晶硅的顶部和位于所述源极多晶硅侧边的所述线性氧化层齐平；
9.步骤s4，在所述源极多晶硅生长介质隔离层以及在所述介质隔离层上生长栅氧化层；
10.步骤s5，在所述沟槽内淀积栅极多晶硅并回刻，注入基体区轻掺杂层以及注入源区重掺杂层；
11.步骤s6，气相淀积孔层隔离介质，在所述孔层隔离介质上蚀刻出窗口，通过金属溅射与蚀刻形成金属电极，并在所述金属电极上淀积和蚀刻出钝化保护层。
12.优选的，所述外延层的厚度为6.5um-9.0um，所述沟槽的深度为4.5um-8.0um，所述沟槽的宽度为0.8um-1.4um，所述沟槽的间距为1.1um-1.7um，所述线性氧化层的厚度为所述孔层隔离介质的厚度为
13.优选的，步骤s2中所述沟槽的上端距离所述源极多晶硅的顶部具备设定的深度。
14.优选的，步骤s3中对所述线性氧化层进行湿法刻蚀后所述源极多晶硅侧边的所述线性氧化层形成有月牙状的腐蚀坑，在对所述源极多晶硅进行蚀刻后，使所述源极多晶硅的顶部和位于所述源极多晶硅侧边的所述线性氧化层齐平，消除月牙状的腐蚀坑。
15.优选的，步骤s5中，所述栅极多晶硅回刻距离所述沟槽的上端过刻蚀一定的厚度。
16.优选的，步骤s5中注入基体区轻掺杂层并退火1100摄氏度30分钟，注入源区重掺杂层并退火950摄氏度30分钟。
17.优选的，步骤s6包括，
18.步骤s61，气相淀积设定厚度的所述孔层隔离介质，在积淀完成后进行隔离介质的湿法腐蚀；
19.步骤s62，在所述孔层隔离介质刻蚀出所述窗口并在所述窗口的位置注入重掺杂的硼杂质；
20.步骤s63，通过金属溅射与蚀刻形成所述金属电极，并在所述金属电极上淀积和蚀刻出所述钝化保护层。
21.优选的，步骤s4中在所述栅氧化层生长前生长与刻蚀一层牺牲氧化层。
22.优选的，所述窗口的深度为0.35um-0.4um；所述金属电极在所述窗口以外的区域厚度为3.7um-4.3um。
23.优选的，所述衬底、所述外延层、所述源区重掺杂层为第一导电类型，所述基体区轻掺杂层为第二导电类型。
24.本发明的有益效果：由于采用以上技术方案，本发明通过多次刻蚀源多晶硅得到较低输入电容和转移电容的晶体管。
附图说明
25.图1为本发明实施例中在外延层蚀刻出沟槽示意图；
26.图2为本发明实施例中生长线性氧化层示意图；
27.图3为本发明实施例中淀积源极多晶硅示意图；
28.图4为本发明实施例中蚀刻线性氧化层示意图；
29.图5为本发明实施例中消除月牙状腐蚀坑示意图；
30.图6为本发明实施例中生长介质隔离层和栅氧化层示意图；
31.图7为本发明实施例中在沟槽内淀积栅极多晶硅示意图；
32.图8为本发明实施例中注入基体区轻掺杂层示意图；
33.图9为本发明实施例中注入源区重掺杂层示意图；
34.图10为本发明实施例中气相淀积孔层隔离介质示意图；
35.图11为本发明实施例中在孔层隔离介质刻蚀出窗口示意图；
36.图12为本发明实施例中形成金属电极和钝化保护层示意图；
37.图13为本发明实施例中传统栅极多晶硅带月牙形貌示意图；
38.图14为本发明实施例中晶体管的制备方法的步骤示意图；
39.图15为本发明实施例中晶体管的整体结构示意图；
40.图16为本发明实施例中步骤s6的步骤示意图。
具体实施方式
41.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
42.需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
43.下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
44.一种低输入电容和转移电容的晶体管的制备方法，如图14，图15所示，包括，
45.步骤s1，如图1，图2所示，在衬底1上生长外延层2，在外延层2上蚀刻出沟槽3，通过热氧化方式在沟槽3上和外延层2上生长线性氧化层4；
46.步骤s2，如图3所示，在沟槽3内掺杂与淀积源极多晶硅5并回刻；具体地，沟槽3的上端距离源极多晶硅5的顶部具备设定的深度；
47.步骤s3，如图4所示，对线性氧化层4进行湿法刻蚀；具体地，此时源极多晶硅5侧边的线性氧化层4形成有月牙状的腐蚀坑；如图5所示，对源极多晶硅5进行蚀刻，使源极多晶硅5的顶部和位于源极多晶硅5侧边的线性氧化层4齐平；具体地，回刻厚度一般在1.0um。
48.步骤s4，如图6所示，在源极多晶硅5生长介质隔离层6以及在介质隔离层6上生长栅氧化层7；具体地，栅氧化层7的生长与栅源多晶硅之间隔离介质的生长同一工艺进行。
49.步骤s5，如图7所示，在沟槽3内淀积栅极多晶硅8并回刻，如图8所示，注入基体区轻掺杂层9，如图9所示，注入源区重掺杂层10；
50.步骤s6，气相淀积孔层隔离介质11，在孔层隔离介质11上蚀刻出窗口，通过金属溅射与蚀刻形成金属电极12，并在金属电极12上淀积和蚀刻出钝化保护层13。
51.传统栅极多晶硅带月牙形貌的sgt mosfet的器件结构如图13所示，
52.其主要工艺流程如下：
53.步骤1，在硅基衬底1上进行外延层2的外延生长；
54.步骤2，在外延层2上进行沟槽3的光刻、刻蚀；
55.步骤3，在沟槽3里进行线性氧化层4的生长和源极多晶硅5的生长；
56.步骤4，源极多晶硅5的刻蚀；
57.步骤5，栅氧化层7及介质隔离层6的生长；
58.步骤6，栅多晶硅电极8的淀积和反刻，保证硅表面的多晶硅没有残留。
59.步骤7，进行基体区轻掺杂层9的自对准注入和退火；
60.步骤8，进行源区重掺杂层10的注入和退火；
61.步骤9，进行孔层隔离介质11的淀积生长；
62.步骤10，进行源极接触孔12的光刻刻蚀，并保持在硅中的刻蚀深度0.3～0.4um，保证穿透n+源区重掺杂层10；
63.步骤11，进行源极接触孔12底部p+杂质的注入和退火；
64.步骤12，进行接触孔12的金属的淀积；
65.步骤13，钝化及晶圆背面的减薄，金属化工艺。
66.该传统sgt mosfet热氧结构，源多晶仅刻蚀一次，栅极多晶硅在源极多晶硅顶部
两次的小月牙结构形貌会导致栅源多晶硅正对面积增大，输入电容ciss与转移电容crss增大，对开关功耗，开关时间造成不良影响。
67.具体地，本发明通过多次刻蚀源极多晶硅5，使得源极多晶硅5顶部与线性氧化层4刻蚀后形成的小月牙坑的底部平齐，进而减小栅源多晶正对面积，减小输入电容ciss与转移电容crss。另外在源极多晶生长过程中调节掺杂剂使得源极多晶硅5的功函数与漏极区域的功函数差最大化，优化屏蔽效应。此外在线性氧化层4刻蚀工艺过程中，在栅氧化层7生长位置处留有约200埃左右的氧化层，减少刻蚀过程中对硅表面的损伤，后续可以得到质量更高的栅氧化层7。
68.较优的，通过本发明提供的制备方法可以在原有结构基础上降低器件输入电容ciss、转移电容crss超过20％左右，同时栅源漏电，漏源漏电均降低至几纳安级别。
69.在一种较优的实施例中，外延层2的厚度为6.5um-9.0um，沟槽3的深度为4.5um-8.0um，沟槽3的宽度为0.8um-1.4um，沟槽3的间距为1.1um-1.7um，线性氧化层4的厚度为孔层隔离介质11的厚度为
70.具体地，线性氧化层4的厚度与击穿电压的大小有关。
71.在一种较优的实施例中，沟槽3的上端距离源极多晶硅5的顶部具备设定的深度；具体地，沟槽3的上端距离源极多晶硅5的顶部的深度为0.8um-1.2um。
72.在一种较优的实施例中，步骤s3中对线性氧化层4进行湿法刻蚀后源极多晶硅5侧边的线性氧化层4形成有月牙状的腐蚀坑，在对源极多晶硅5进行蚀刻后，使源极多晶硅5的顶部和位于源极多晶硅5侧边的线性氧化层4齐平，消除月牙状的腐蚀坑；较优的，进而减小栅源多晶正对面积，减小输入电容ciss与转移电容crss
73.在一种较优的实施例中，步骤s5中，栅极多晶硅回刻8距离沟槽3的上端过刻蚀一定的厚度；具体地，栅极多晶硅8过刻蚀的厚度小于0.02um，沟槽3中栅极多晶硅8回刻厚度一般在0.01um左右。
74.在一种较优的实施例中，步骤s5中注入基体区轻掺杂层9并退火1100摄氏度30分钟，注入源区重掺杂层10并退火950摄氏度30分钟。
75.在一种较优的实施例中，如图16所示，步骤s6包括，
76.步骤s61，如图10所示，气相淀积设定厚度的孔层隔离介质11，在积淀完成后进行隔离介质的湿法腐蚀；
77.步骤s62，如图11所示，在孔层隔离介质11刻蚀出窗口并在窗口的位置注入重掺杂的硼杂质；具体地，蚀刻窗口的过程有光刻进行参与，进行窗口(源极接触孔)的光刻刻蚀，刻蚀深度0.35～0.4um，保证能够穿透源区重掺杂层10。
78.步骤s63，如图12所示，通过金属溅射与蚀刻形成金属电极12，并在金属电极12上淀积和蚀刻出钝化保护层13。
79.在一种较优的实施例中，在栅氧化层7生长前增加生长与刻蚀一层牺牲氧化层，较优的，减小刻蚀造成的应力及硅表面损伤，
80.在一种较优的实施例中，窗口的深度为0.35um-0.4um，金属电极12在窗口以外的区域厚度为3.7um-4.3um；具体地，源区金属(12)的金属溅射，进行4um厚度铝铜合金的溅射，进行源极金属电极12的预清洗和溅射，漂掉所有硅平台表面残留氧化层，一般源极金属al/cu的溅射厚度为4um；进行正面金属表面钝化层的淀积与刻蚀，其成分及厚度一般为：
氧化铝与的氮化物
81.在一种较优的实施例中，衬底1、外延层2、源区重掺杂层10为第一导电类型，基体区轻掺杂层9为第二导电类型。
82.以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

技术特征：
1.一种低输入电容和转移电容的晶体管的制备方法，其特征在于，包括，步骤s1，在衬底上生长外延层，在所述外延层上蚀刻出沟槽，通过热氧化方式在所述沟槽上和所述外延层上生长线性氧化层；步骤s2，在所述沟槽内掺杂与淀积源极多晶硅并回刻；步骤s3，对所述线性氧化层进行湿法刻蚀，再对所述源极多晶硅进行蚀刻，使所述源极多晶硅的顶部和位于所述源极多晶硅侧边的所述线性氧化层齐平；步骤s4，在所述源极多晶硅生长介质隔离层以及在所述介质隔离层上生长栅氧化层；步骤s5，在所述沟槽内淀积栅极多晶硅并回刻，注入基体区轻掺杂层以及注入源区重掺杂层；步骤s6，气相淀积孔层隔离介质，在所述孔层隔离介质上蚀刻出窗口，通过金属溅射与蚀刻形成金属电极，并在所述金属电极上淀积和蚀刻出钝化保护层。2.根据权利要求1所述的晶体管的制备方法，其特征在于，所述外延层的厚度为6.5um-9.0um，所述沟槽的深度为4.5um-8.0um，所述沟槽的宽度为0.8um-1.4um，所述沟槽的间距为1.1um-1.7um，所述线性氧化层的厚度为所述孔层隔离介质的厚度为3.根据权利要求1所述的晶体管的制备方法，其特征在于，步骤s2中所述沟槽的上端距离所述源极多晶硅的顶部具备设定的深度。4.根据权利要求1所述的晶体管的制备方法，其特征在于，步骤s3中对所述线性氧化层进行湿法刻蚀后所述源极多晶硅侧边的所述线性氧化层形成有月牙状的腐蚀坑，在对所述源极多晶硅进行蚀刻后，使所述源极多晶硅的顶部和位于所述源极多晶硅侧边的所述线性氧化层齐平，消除月牙状的腐蚀坑。5.根据权利要求1所述的晶体管的制备方法，其特征在于，步骤s5中，所述栅极多晶硅回刻距离所述沟槽的上端过刻蚀一定的厚度。6.根据权利要求1所述的晶体管的制备方法，其特征在于，步骤s5中注入基体区轻掺杂层并退火1100摄氏度30分钟，注入源区重掺杂层并退火950摄氏度30分钟。7.根据权利要求1所述的晶体管的制备方法，其特征在于，步骤s6包括，步骤s61，气相淀积设定厚度的所述孔层隔离介质，在积淀完成后进行隔离介质的湿法腐蚀；步骤s62，在所述孔层隔离介质刻蚀出所述窗口并在所述窗口的位置注入重掺杂的硼杂质；步骤s63，通过金属溅射与蚀刻形成所述金属电极，并在所述金属电极上淀积和蚀刻出所述钝化保护层。8.根据权利要求1所述的晶体管的制备方法，其特征在于，步骤s4中在所述栅氧化层生长前生长与刻蚀一层牺牲氧化层。9.根据权利要求1所述的晶体管的制备方法，其特征在于，所述窗口的深度为0.35um-0.4um；所述金属电极在所述窗口以外的区域厚度为3.7um-4.3um。10.根据权利要求1所述的晶体管的制备方法，其特征在于，所述衬底、所述外延层、所述源区重掺杂层为第一导电类型，所述基体区轻掺杂层为第二导电类型。

技术总结
本发明涉及半导体技术领域，具体涉及一种低输入电容和转移电容的晶体管的制备方法，方法包括，在衬底上生长外延层，在外延层上蚀刻出沟槽；通过热氧化方式在沟槽上和外延层上生长线性氧化层；在沟槽内掺杂与淀积源极多晶硅并回刻，沟槽的上端距离源极多晶硅的顶部具备设定的深度；对线性氧化层进行湿法刻蚀，源极多晶硅侧边的线性氧化层形成有月牙状的腐蚀坑；对源极多晶硅进行蚀刻，使源极多晶硅的顶部和位于源极多晶硅侧边的线性氧化层齐平；本发明通过多次刻蚀源极多晶硅，使得源极多晶硅顶部与线性氧化层刻蚀后形成的小月牙坑的底部平齐，进而减小栅源多晶正对面积，减小输入电容与转移电容。电容与转移电容。电容与转移电容。


技术研发人员：段兵青 刘厚超 马一洁 王继军 苏亚兵 苏海伟
受保护的技术使用者：上海维安半导体有限公司
技术研发日：2023.04.21
技术公布日：2023/7/20