一种LED微距像素阵列廊线叠焊工艺的制作方法

一种led微距像素阵列廊线叠焊工艺
技术领域
1.本发明具体涉及一种led微距像素阵列廊线叠焊工艺。


背景技术：

2.led显示屏由若干个led显示像素集合组件组合而成，一般led显示像素集合组件包含有若干个像素单元，每个像素单元一般包含有led红光芯片、led绿光芯片、led蓝光芯片三种led芯片，通过不同种的led芯片组合构成这个像素单元的颜色。
3.随着高清显示时代的到来，要求led显示必须朝着微距、高密度、高品质、高可靠性等技术迈进，因而，本技术人研究开发出一种led显示像素集合组件，该种组件将一行或者一列的led芯片整合后连接到同一个电极片上，而如何将多个led芯片的一个电极相联接是亟需解决的问题。
4.本发明正是基于上述的不足而产生的。


技术实现要素：

5.本发明目的是克服了现有技术的不足，提供一种led微距像素阵列廊线叠焊工艺，使得多个led芯片能够联接共用一个电极引脚。
6.发明是通过以下技术方案实现的：
7.一种led微距像素阵列廊线叠焊工艺，包括一下步骤：
8.a、在集成支架上阵列布置有多个像素单元，每个像素单元有若干种led芯片组成，集成支架上设有若干行电极片，各行每个像素单元的全部led芯片正极分别连接到一个行电极片上；
9.b、选取同一列的像素单元中的同一种led芯片组成一个led芯片组，led芯片组中的led芯片按预设的顺序排列成a1芯片、a2芯片、a3芯片
……
an芯片；
10.c、先用一段焊线焊接于a1芯片的一个电极上形成b1焊点，再将该段焊线以弧形从上方跨过后焊于a2芯片的同一电极上形成b2焊点；
11.d、用一段焊线叠焊于b2焊点上，再将该段焊线以弧形从上方跨过后焊于a2芯片的同一电极上形成b3焊点，以此类推直至an芯片，在an芯片的同一电极上形成bn焊点；
12.e、集成支架上设有列电极片，各段焊线连接后组成一条空中廊线，将空中廊线电连接到列电极片上；
13.f、重复步骤b至e，直至将每一列的像素单元的各种led芯片均选取完。
14.如上所述的led微距像素阵列廊线叠焊工艺，所述的集成支架阵列布置有若干个像素单元，每个像素单元至少包括有led红光芯片、led绿光芯片、led蓝光芯片这三种led芯片，所述集成支架设置有若干行电极片。
15.如上所述的led微距像素阵列廊线叠焊工艺，其特征在于：在小步骤b1中，同一行的像素单元的led芯片的正极用导电银胶固置到一个行电极片上。
16.如上所述的led微距像素阵列廊线叠焊工艺，在步骤d中，用一段焊线叠焊于bn焊
点上，再将该段焊线以弧形从上方跨过后焊于列电极片上。
17.与现有技术相比，发明有如下优点：
18.通过本发明的工艺方法能够将众多的led芯片整合后连接到一个电极片上，压缩了各个像素单元之间的间距，整合程度高，提高显示清晰度。
附图说明
19.图1是本发明的像素单元的分布的示意图；
20.图2是本发明的像素单元的行电极片和列电极片分布的示意图；
21.图3是led显示像素集合组件的结构示意图；
22.图4是本发明的的像素单元的led芯片分布的示意图；
23.图5是本发明的空中廊线的结构示意图一；
24.图6是本发明的空中廊线的结构示意图二。
具体实施方式
25.下面结合附图对发明作进一步描述：
26.发明说明书所述的方位，如“上”、“下”、“左”、“右”、“前”、“后”等均为以附图的方位为基准，并以便于描述各个零部件之间关系为目的，并非指示各个零部件之间唯一或者绝对的位置关系，仅为实现发明的其中一种优选的实施方式，并不是对其实施方式的一种限制。
27.如图1到图3所示，led显示像素集合组件包括有集成支架1，集成支架1上阵列布置有若干个像素单元10，每个像素单元10至少包括有led红光芯片21、led绿光芯片22、led蓝光芯片23这三种led芯片2，所述集成支架1设置有若干行电极片3以及若干列电极片4。本发明提供一种led微距像素阵列廊线叠焊工艺，包括一下步骤：
28.a、如图4所示，同一行的像素单元10为一个横队列2a，同一行的像素单元的led芯片的正极用导电银胶固置到一个行电极片3上；同一列的像素单元10里面的同种led芯片2为一个纵队列2b，同一个纵队列2b中的led芯片2组成一个所述的led芯片组，led芯片组中的led芯片2按预设的顺序排列成a1芯片a1、a2芯片a2、a1芯片a3
……
a1芯片an。
29.b、先用一段焊线焊接于a1芯片a1的一个电极上形成b1焊点，再将该段焊线以弧形从上方跨过后焊于a2芯片a2的同一电极上形成b2焊点，如图5和图6所示。
30.c、用一段焊线叠焊于b2焊点上，再将该段焊线以弧形从上方跨过后焊于a2芯片a2的同一电极上形成a3焊点，以此类推直至a1芯片an,在an芯片an的同一电极上形成bn焊点bn，如图5和图6所示。
31.d、用一段焊线叠焊于bn焊点上，再将该段焊线以弧形从上方跨过后焊于列电极片4上，如图6所示。
32.e、重复步骤b至d，直至将每一列的像素单元的各种led芯片均选取完。
33.每一个像素单元中的led芯片都至少包括有led红光芯片、led绿光芯片、led蓝光芯片，三种led芯片在同一个像素单元中呈“品”字型布置。同一行的像素单元为一个横队列，同一列的像素单元里面的同种led芯片为一个纵队列，所述集成支架设置有若干行电极片，同一横队列的全部的led芯片的正极共同连接一个行电极片，当然，同一横队列中的部
分led芯片共同连接一个行电极片也可以，亦即将led芯片分配到两个或者多个行电极片上。所述集成支架设置有若干列电极片，同一个纵队列中的led芯片的负极电极共同一个列电极片，当然，正极和负极的选择可以互换，亦即可以让横队列的led芯片连接负极而纵队列的led芯片连接正极。通过上述的结构，不同的行电极片和不同的列电极片同时通电即可控制相关的led芯片，相关的led芯片具体是横队列和纵队列相交的交点处的led芯片，因此，控制的结果是横队列和纵队列的组合数，这种结构将纵列或者横列的全部led芯片整合后连接到同一个行电极片或者列电极片，不需要对每一个led芯片的正负极都引出pin脚，而且整合的程度较高，大大减少pin脚的数量，有利于优化pin脚和引线的布置，有利于压缩led芯片之间的空间，优化产品的结构，使得结构更加紧凑，缩小像素间距，提高显示清晰度，提高产品的质量。
34.通过上述工艺方法，将纵列或者横列的全部led芯片2整合后连接到同一个行电极片3或者列电极片4，不需要对每一个led芯片2的正负极都引出pin脚，像素单元之间不需要预留容纳大量引线的空间，大大压缩了各个像素单元之间间距，实现微距，提高显示清晰度。
35.以上所述的仅是本发明的实施例，方案中公知的具体结构及特性等常识在此未作过多描述。应当指出，对于本领域的技术人员来说，在不脱离本发明结构的前提下，还可以作出若干变形和改进，这些也应该视为本发明的保护范围，这些都不会影响本发明实施的效果和专利的实用性。本技术要求的保护范围应当以其权利要求的内容为准，说明书中的具体实施方式等记载可以用于解释权利要求的内容。

技术特征：
1.一种led微距像素阵列廊线叠焊工艺，其特征在于，包括一下步骤：a、在集成支架(1)上阵列布置有多个像素单元(10)，每个像素单元(10)有若干种led芯片(2)组成，集成支架(1)上设有若干行电极片(3)，各行每个像素单元的全部led芯片(2)正极分别连接到一个行电极片(3)上；b、选取同一列的像素单元(10)中的同一种led芯片(2)组成一个led芯片组，led芯片组中的led芯片(2)按预设的顺序排列成a1芯片、a2芯片、a3芯片
……
an芯片；c、先用一段焊线焊接于a1芯片的一个电极上形成b1焊点，再将该段焊线以弧形从上方跨过后焊于a2芯片的同一电极上形成b2焊点；d、用一段焊线叠焊于b2焊点上，再将该段焊线以弧形从上方跨过后焊于a2芯片的同一电极上形成b3焊点，以此类推直至an芯片，在an芯片的同一电极上形成bn焊点；e、集成支架(1)上设有列电极片(4)，各段焊线连接后组成一条空中廊线(5)，将空中廊线(5)电连接到列电极片(4)上；f、重复步骤b至e，直至将每一列的像素单元(10)的各种led芯片(2)均选取完。2.根据权利要求1所述的led微距像素阵列廊线叠焊工艺，其特征在于，所述的集成支架(1)阵列布置有若干个像素单元(10)，每个像素单元(10)至少包括有led红光芯片(21)、led绿光芯片(22)、led蓝光芯片(23)这三种led芯片(2)，所述集成支架(1)设置有若干行电极片(3)。3.根据权利要求2所述的led微距像素阵列廊线叠焊工艺，其特征在于：在小步骤b1中，同一行的像素单元(10)的led芯片(2)的正极用导电银胶固置到一个行电极片(3)上。4.根据权利要求3所述的led微距像素阵列廊线叠焊工艺，其特征在于：在步骤d中，用一段焊线叠焊于bn焊点上，再将该段焊线以弧形从上方跨过后焊于列电极片(4)上。

技术总结
本发明公开了一种LED微距像素阵列廊线叠焊工艺，包括一下步骤：在集成支架上阵列布置有多个像素单元，每个像素单元有若干种LED芯片组成，集成支架上设有若干行电极片，各行每个像素单元都全部LED芯片正极分别连接到一个行电极片上；选取同一列的像素单元中的同一种LED芯片组成一个LED芯片组，通过各段焊线连接后组成一条空中廊线，将空中廊线电连接到电极片上；重复上述步骤直至将每一列的像素单元的各种LED芯片均选取完，通过上述工艺方法可以节省PIN脚和引线的布置空间，缩小像素间距，提高显示清晰度，提高产品的质量。提高产品的质量。提高产品的质量。


技术研发人员：李学 邓志红
受保护的技术使用者：广东微距集显电子有限公司
技术研发日：2023.04.20
技术公布日：2023/7/20