改善钨填充性能的方法与流程

1.本发明涉及半导体技术领域，特别是涉及一种改善钨填充性能的方法。


背景技术：

2.钨具有优良的性能，在集成电路中被广泛用。但是随着器件特征尺寸的减小，接触孔中沉积的钨薄膜中经常会出现空洞或裂缝，导致器件电性能的退化甚至失效。针对这个问题，业界先进制程采用的改进方法是淀积-刻蚀-淀积和淀积-表面处理(例如采用等离子体处理已淀积薄膜的部分区域)-淀积。这两种方法为获得较好的填充效果，都必须极大地牺牲产能(throughput)。即便如此，对于复杂形貌的高深宽比接触孔的填充，淀积-刻蚀-淀积的改善效果也十分有限。
3.为解决上述问题，需要提出一种新型的改善钨填充性能的方法。


技术实现要素：

4.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善钨填充性能的方法，用于解决现有技术中随着器件特征尺寸的减小，接触孔中沉积的钨薄膜中经常会出现空洞或裂缝，导致器件电性能的退化甚至失效的问题，本发明在有效提高钨填充性能的同时，提高产能。
5.为实现上述目的及其他相关目的，本发明提供一种改善钨填充性能的方法，包括：
6.步骤一、提供衬底，所述衬底上形成有半导体器件，在所述衬底上覆盖有所述半导体器件的层间介质层，所述层间介质层上形成有与所述半导体器件连通的接触孔；
7.步骤二、在所述接触孔表面形成阻挡层结构；
8.步骤三、选择性地在部分区域上的所述阻挡层结构上形成钝化层；
9.步骤四、在其他区域上的所述阻挡层结构上形成钨成核层；
10.步骤五、在所述钨成核层上形成填充所述接触孔的钨金属层，之后研磨所述钨金属层至目标厚度。
11.优选地，步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅(soi)衬底。
12.优选地，步骤一中的所述半导体器件包括源区、漏区、栅极结构，所述接触孔与所述源区、漏区、栅极结构中的至少一种连通。
13.优选地，步骤一中的所述半导体器件包括源区、漏区、栅极结构以及覆盖所述源区、所述漏区、所述栅极结构的金属互连层，所述接触孔与所述金属互连层连通。
14.优选地，步骤一中的所述层间介质层的材料为二氧化硅。
15.优选地，步骤二中形成所述叠层的方法包括：依次在所述接触孔表面形成钛层以及氮化钛阻挡层，之后利用退火在所述衬底与所述钛层的接触处形成tisi。
16.优选地，步骤二中利用金属有机化学气相沉积的方法形成所述氮化钛阻挡层。
17.优选地，步骤三中的所述钝化层从所述接触孔之外的区域延伸至部分所述接触孔开口处的侧壁区域。
18.优选地，步骤三中的所述钝化层的材料为氮化钛。
19.优选地，步骤三中的所述钝化层的厚度小于2纳米。
20.优选地，步骤三中利用溅射的方法形成所述钝化层。
21.如上所述，本发明的改善钨填充性能的方法，具有以下有益效果：
22.本发明通过选择性生长钝化层，随后的钨填充过程中可以实现选择性的、近从底部至顶部自下而上式的生长，减少空洞或裂缝的形成。
附图说明
23.图1显示为本发明的工艺流程示意图；
24.图2显示为本发明的形成钛层以及氮化钛阻挡层示意图；
25.图3显示为本发明的形成钝化层示意图；
26.图4显示为本发明的形成钨成核层示意图；
27.图5显示为本发明的形成钨金属层示意图。
具体实施方式
28.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
29.请参阅图1，本发明提供一种改善钨填充性能的方法，包括：
30.步骤一、提供衬底(图中未示出)，衬底上形成有半导体器件101，在衬底上覆盖半导体器件101的层间介质层102，层间介质层102上形成有与半导体器件101连通的接触孔；
31.在一种可选的实施方式中，步骤一中的衬底包括块状半导体衬底或绝缘体上硅(soi)衬底。soi衬底包括位于作为soi衬底的有源层的薄半导体层下方的绝缘体层。有源层的半导体和块状半导体通常包括晶体半导体材料硅，但也可以包括一种或多种其他半导体材料，诸如锗、硅锗合金、化合物半导体(例如，gaas、alas、inas、gan、aln等)或其合金(例如，gaxal1-xas、gaxal1-xn、inxga1-xas等)、氧化物半导体(例如，zno、sno2、tio2、ga2o3等)或其组合。半导体材料可以是掺杂的或未掺杂的。可以使用的其他衬底包括多层衬底、梯度衬底或混合取向衬底。
32.优选地，步骤一中的半导体器件101包括源区、漏区、栅极结构，接触孔与源区、漏区、栅极结构中的至少一种连通，即接触孔的底端与与源区、漏区、栅极结构中的至少一种相接触。
33.在一种可选的实施方式中，步骤一中的半导体器件101包括源区、漏区、栅极结构以及覆盖源区、漏区、栅极结构的金属互连层，接触孔与金属互连层连通。
34.在一种可选的实施方式中，步骤一中的层间介质层102的材料为二氧化硅，通常可利用化学气相沉积的方法形成。
35.步骤二、请参阅图2，在接触孔表面依次形成阻挡层结构；
36.在一种可选的实施方式中，步骤二中形成阻挡层结构的方法包括：依次在接触孔表面形成钛层103以及氮化钛阻挡层104，之后利用退火在衬底与钛层的接触处形成tisi。
需要说明的是，阻挡层结构也可以根据实际工艺调整为其他类型的材料或结构，此处不作具体限定。
37.在一种可选的实施方式中，步骤二中利用金属有机化学气相沉积的方法形成氮化钛阻挡层104，通过金属有机化学气相沉积的方法形成的氮化钛阻挡层104在接触孔各处的膜厚较为均匀。
38.步骤三、选择性地在部分区域上的阻挡层结构上形成钝化层105，钝化层105能阻止钨在其表面成核生长，因此钨成核层106只能在非钝化区域形成，而钨金属层107倾向于在钨成核层106上优先生长而不易在其他区域生长，从而可调节钨金属层107的生长区域和方向；
39.在一种可选的实施方式中，请参阅图3，步骤三中的钝化层105从接触孔之外的区域延伸至部分接触孔开口处的侧壁区域。例如在靠近接触孔开口处之外的区域及靠近接触孔开口处的侧壁上的区域形成钝化层105，钨成核层106不易在钝化层105上生长，钨成核层106易在接触孔的底部生长，能够使得钨金属层107从接触孔的底部自下而上式的生长，通过控制钨金属层107的生长位置和方向，从而减少空洞或裂缝的形成。需要说明的是，钝化层105的形成位置也可根据实际工艺调整为其他位置，此处不作具体限定。
40.在一种可选的实施方式中，步骤三中的钝化层105的材料为氮化钛，也可以是其他类型本领域技术人员熟知的钝化材料，此处不作具体限定。
41.在一种可选的实施方式中，步骤三中的钝化层105的厚度小于2纳米。
42.在一种可选的实施方式中，步骤三中利用溅射的方法形成钝化层105，利用溅射的方法，金属原子不易溅射至接触孔的底部，能够使得钝化层105形成于接触孔开口之外的区域及靠近开口处的接触孔侧壁上的阻挡层结构上。需要说明的是，形成钝化层105的方法并不局限于溅射的方式，也可以采用其他的形成方式。
43.步骤四、请参阅图4，在其他区域上的阻挡层结构上形成钨成核层106；
44.步骤五、请参阅图5，在钨成核层106上形成填充接触孔的钨金属层107，钨金属层107易在钨成核层106上生长而不易在其他区域上生长，之后研磨钨金属层107至目标厚度，通常研磨的方法为化学机械平坦化。
45.需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
46.综上所述，本发明通过选择性生长钝化层，随后的钨填充过程中可以实现选择性的、近从底部至顶部自下而上式的生长，减少空洞或裂缝的形成。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
47.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

技术特征：
1.一种改善钨填充性能的方法，其特征在于，至少包括：步骤一、提供衬底，所述衬底上形成有半导体器件，在所述衬底上覆盖有所述半导体器件的层间介质层，所述层间介质层上形成有与所述半导体器件连通的接触孔；步骤二、在所述接触孔表面形成阻挡层结构；步骤三、选择性地在部分区域上的所述阻挡层结构上形成钝化层；步骤四、在其他区域上的所述阻挡层结构上形成钨成核层；步骤五、在所述钨成核层上形成填充所述接触孔的钨金属层，之后研磨所述钨金属层至目标厚度。2.根据权利要求1所述的改善钨填充性能的方法，其特征在于：步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅(soi)衬底。3.根据权利要求1所述的改善钨填充性能的方法，其特征在于：步骤一中的所述半导体器件包括源区、漏区、栅极结构，所述接触孔与所述源区、漏区、栅极结构中的至少一种连通。4.根据权利要求1所述的改善钨填充性能的方法，其特征在于：步骤一中的所述半导体器件包括源区、漏区、栅极结构以及覆盖所述源区、所述漏区、所述栅极结构的金属互连层，所述接触孔与所述金属互连层连通。5.根据权利要求1所述的改善钨填充性能的方法，其特征在于：步骤一中的所述层间介质层的材料为二氧化硅。6.根据权利要求1所述的改善钨填充性能的方法，其特征在于：步骤二中形成所述阻挡层结构的方法包括：依次在所述接触孔表面形成钛层以及氮化钛阻挡层，之后利用退火在所述衬底与所述钛层的接触处形成tisi。7.根据权利要求6所述的改善钨填充性能的方法，其特征在于：步骤二中利用金属有机化学气相沉积的方法形成所述氮化钛阻挡层。8.根据权利要求1所述的改善钨填充性能的方法，其特征在于：步骤三中的所述钝化层从所述接触孔之外的区域延伸至部分所述接触孔开口处的侧壁区域。9.根据权利要求1所述的改善钨填充性能的方法，其特征在于：步骤三中的所述钝化层的材料为氮化钛。10.根据权利要求1或9所述的改善钨填充性能的方法，其特征在于：步骤三中的所述钝化层的厚度小于2纳米。11.根据权利要求1或9所述的改善钨填充性能的方法，其特征在于：步骤三中利用溅射的方法形成所述钝化层。

技术总结
本发明提供一种改善钨填充性能的方法，提供衬底，衬底上形成有半导体器件，在衬底上覆盖有半导体器件的层间介质层，层间介质层上形成有与半导体器件连通的接触孔；在接触孔表面形成阻挡层结构；选择性地在部分区域上的阻挡层结构上形成钝化层；在其他区域上的阻挡层结构上形成钨成核层；在钨成核层上形成填充接触孔的钨金属层，之后研磨钨金属层至目标厚度。本发明通过选择性生长钝化层，随后的钨填充过程中可以实现选择性的、近从底部至顶部自下而上式的生长，减少空洞或裂缝的形成。减少空洞或裂缝的形成。减少空洞或裂缝的形成。


技术研发人员：石刚
受保护的技术使用者：上海华力集成电路制造有限公司
技术研发日：2023.05.12
技术公布日：2023/7/21