优化HKMG金属栅层台阶高度的方法与流程

优化hkmg金属栅层台阶高度的方法
技术领域
1.本发明涉及半导体技术领域，特别是涉及一种优化hkmg金属栅层台阶高度的方法。


背景技术：

2.随着晶圆工艺线宽向28/22nm升级，先进hkmg技术运用到晶圆制造工艺中，而器件尺寸的缩小提高了器件密度，不同的器件密度影响process稳定性。
3.先进工艺的器件密度对光刻、干刻、化学机械研磨等工艺的稳定性、均匀性具有非常高的要求。在28纳米技术节点的hkmg工艺中，金属栅层(通常为铝)化学机械平坦化会受到图形密度差异造成研磨的均匀性降低，影响金属栅层台阶高度，从而影响器件稳定性。
4.为解决上述问题，需要提出一种新型的优化hkmg金属栅层台阶高度的方法。


技术实现要素：

5.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种优化hkmg金属栅层台阶高度的方法，用于解决现有技术中金属栅层(通常为铝)化学机械平坦化会受到图形密度差异造成研磨的均匀性降低，影响金属栅层台阶高度，从而影响器件稳定性的问题。
6.为实现上述目的及其他相关目的，本发明提供一种优化hkmg金属栅层台阶高度的方法，包括：
7.步骤一、提供衬底，所述衬底上形成有sti以定义出有源区，所述有源区上形成有不同图形密度的半导体结构，所述半导体结构包括：形成于所述有源上的源、漏区；形成于所述衬底上的层间介质层，所述层间介质层上形成有用于定义金属栅形成位置的沟槽；形成于沟槽上的叠层结构；
8.步骤二、在所述叠层结构上形成覆盖所述沟槽的金属栅层，所述金属栅层为第一厚度；
9.步骤三、在所述金属栅层上形成硅酸乙酯层，所述硅酸乙酯层为第二厚度；
10.步骤四、研磨硅酸乙酯层及其下方的所述金属栅层至所述金属栅层为目标厚度。
11.优选地，步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅(soi)衬底。
12.优选地，步骤一中的所述层间介质层的材料为二氧化硅。
13.优选地，步骤一中的所述叠层结构包括自下而上依次形成于所述沟槽底部的栅氧化层、高k介质层、底部隔离层，以及形成于所述底部隔离层上的功函数金属层。
14.优选地，步骤二中的所述金属栅层的材料为铝。
15.优选地，步骤二中的所述第一厚度的范围为。
16.优选地，步骤三中的所述第二厚度的范围为。
17.优选地，步骤四中所述研磨的方法为化学机械平坦化研磨。
18.如上所述，本发明的优化hkmg金属栅层台阶高度的方法，具有以下有益效果：
19.本发明不仅能够减小了晶圆中心和边缘的台阶高度差异，更加有助于优化由于图
形密度差异导致的金属栅台阶高度均匀性，工艺稳定性得到改善，晶圆中心和边缘及不同图形密度内器件电学性能得到提高。
附图说明
20.图1显示为本发明的工艺流程示意图；
21.图2显示为本发明的形成金属栅层示意图；
22.图3显示为本发明的形成硅酸乙酯层示意图；
23.图4显示为本发明的研磨金属栅层示意图。
具体实施方式
24.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
25.请参阅图1，本发明提供一种优化hkmg金属栅层台阶高度的方法，包括：
26.步骤一、提供衬底，衬底上形成有sti以定义出有源区，有源区上形成有不同图形密度的半导体结构，半导体结构包括：形成于有源上的源、漏区；形成于衬底上的层间介质层，层间介质层上形成有用于定义金属栅形成位置的沟槽；形成于沟槽上的叠层结构；
27.在一种可选的实施方式中，步骤一中的衬底包括块状半导体衬底或绝缘体上硅(soi)衬底。soi衬底包括位于作为soi衬底的有源层的薄半导体层下方的绝缘体层。有源层的半导体和块状半导体通常包括晶体半导体材料硅，但也可以包括一种或多种其他半导体材料，诸如锗、硅锗合金、化合物半导体(例如，gaas、alas、inas、gan、aln等)或其合金(例如，gaxal1-xas、gaxal1-xn、inxga1-xas等)、氧化物半导体(例如，zno、sno2、tio2、ga2o3等)或其组合。半导体材料可以是掺杂的或未掺杂的。可以使用的其他衬底包括多层衬底、梯度衬底或混合取向衬底。
28.在一种可选的实施方式中，步骤一中的层间介质层的材料为二氧化硅。
29.在一种可选的实施方式中，步骤一中的叠层结构包括自下而上依次形成于沟槽底部的栅氧化层、高k介质层、底部隔离层，以及形成于底部隔离层上u形的功函数金属层。其中栅氧化层的材料为二氧化硅，可利用热氧化等方法形成；高k介质层代表其介电常数大于3.5的介质层，例如为氧化铬(hfo)、氧化铝(al2o3)或tio等，具体可通过化学气相沉积工艺或者原子层沉积工艺形成高k介质层；底部隔离层的材料通常可以是tin；功函数金属层是一种常用的金属层，它可以提高finfet的电性能和稳定性，其材料由具体工艺决定，此处不作具体限定。
30.步骤二、请参阅图2，在叠层结构上形成覆盖沟槽的金属栅层，金属栅层为第一厚度，其小于现有技术中金属栅层的厚度，避免了长时间对于金属栅层的研磨，避免了长时间研磨导致的均匀性变差；
31.在一种可选的实施方式中，步骤二中的金属栅层的材料为铝。
32.在一种可选的实施方式中，步骤二中的第一厚度的范围为。
33.步骤三、请参阅图3，在金属栅层上形成硅酸乙酯层，硅酸乙酯，又名四乙氧基硅
烷，是一种有机化合物，化学式为c8h20o4si，为无色液体，微溶于水，微溶于苯，溶于乙醚，混溶于乙醇，主要用作电器绝缘材料、涂料、光学玻璃处理剂，还用于有机合成。硅酸乙酯层为第二厚度，增加的硅酸乙酯层有助于均匀性的改善；
34.在一种可选的实施方式中，步骤三中的第二厚度的范围为。
35.步骤四、请参阅图4，研磨硅酸乙酯层及其下方的金属栅层至金属栅层为目标厚度，通常研磨至层间介质层的上方。
36.在一种可选的实施方式中，步骤四中研磨的方法为化学机械平坦化研磨。
37.需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
38.综上所述，本发明不仅能够减小了晶圆中心和边缘的台阶高度差异，更加有助于优化由于图形密度差异导致的金属栅台阶高度均匀性，工艺稳定性得到改善，晶圆中心和边缘及不同图形密度内器件电学性能得到提高。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
39.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

技术特征：
1.一种优化hkmg金属栅层台阶高度的方法，其特征在于，至少包括：步骤一、提供衬底，所述衬底上形成有sti以定义出有源区，所述有源区上形成有不同图形密度的半导体结构，所述半导体结构包括：形成于所述有源上的源、漏区；形成于所述衬底上的层间介质层，所述层间介质层上形成有用于定义金属栅形成位置的沟槽；形成于沟槽上的叠层结构；步骤二、在所述叠层结构上形成覆盖所述沟槽的金属栅层，所述金属栅层为第一厚度；步骤三、在所述金属栅层上形成硅酸乙酯层，所述硅酸乙酯层为第二厚度；步骤四、研磨硅酸乙酯层及其下方的所述金属栅层至所述金属栅层为目标厚度。2.根据权利要求1所述的优化hkmg金属栅层台阶高度的方法，其特征在于：步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅(soi)衬底。3.根据权利要求1所述的优化hkmg金属栅层台阶高度的方法，其特征在于：步骤一中的所述层间介质层的材料为二氧化硅。4.根据权利要求1所述的优化hkmg金属栅层台阶高度的方法，其特征在于：步骤一中的所述叠层结构包括自下而上依次形成于所述沟槽底部的栅氧化层、高k介质层、底部隔离层，以及形成于所述底部隔离层上的功函数金属层。5.根据权利要求1所述的优化hkmg金属栅层台阶高度的方法，其特征在于：步骤二中的所述金属栅层的材料为铝。6.根据权利要求1所述的优化hkmg金属栅层台阶高度的方法，其特征在于：步骤二中的所述第一厚度的范围为。7.根据权利要求1所述的优化hkmg金属栅层台阶高度的方法，其特征在于：步骤三中的所述第二厚度的范围为。8.根据权利要求1所述的优化hkmg金属栅层台阶高度的方法，其特征在于：步骤四中所述研磨的方法为化学机械平坦化研磨。

技术总结
本发明提供一种优化HKMG金属栅层台阶高度的方法，提供衬底，衬底上形成有STI以定义出有源区，有源区上形成有不同图形密度的半导体结构，半导体结构包括：形成于有源上的源、漏区；形成于衬底上的层间介质层，层间介质层上形成有用于定义金属栅形成位置的沟槽；形成于沟槽上的叠层结构；在叠层结构上形成覆盖沟槽的金属栅层，金属栅层为第一厚度；在金属栅层上形成硅酸乙酯层，硅酸乙酯层为第二厚度；研磨硅酸乙酯层及其下方的金属栅层至金属栅层为目标厚度。本发明不仅能够减小了晶圆中心和边缘的台阶高度差异，有助于优化由于图形密度差异导致的金属栅台阶高度均匀性，工艺稳定性得到改善，晶圆中心和边缘及不同图形密度内器件电学性能得到提高。件电学性能得到提高。件电学性能得到提高。


技术研发人员：胡伟玲
受保护的技术使用者：上海华力集成电路制造有限公司
技术研发日：2023.04.27
技术公布日：2023/7/21