高空腔强度的封装结构、封装方法、模组及其电子设备与流程

1.本发明涉及一种高空腔强度的封装结构，同时也涉及该高空腔强度的封装结构的封装方法，还涉及包含该高空腔强度的封装结构的模组及电子设备，属于半导体封装技术领域。


背景技术：

2.声表滤波器(surface acoustic wave，简写为saw)的工作原理是声波在芯片表面传输，故针对声表滤波器的封装必须要保证saw的叉指换能器(interdigital transducer，简写为idt)表面不能接触其他物质，即需保证其芯片表面是空腔结构，否则会影响信号传输。类似地，还有体表面滤波器(简写为baw)。
3.目前，saw的晶圆级封装(wafer level packaging，简写为wlp)技术中常见的一种方法是采用高阻硅和干膜制备顶盖层和支撑层，以形成空腔结构。此方法需要采用硅通孔(简写为tsv)工艺。然而，由于高阻硅和tsv工艺的成本均较高，且需要重新布线工艺，因此存在成本高并且工艺复杂等缺点。
4.另外一种方法是采用两层干膜分别制备支撑层和顶盖层形成空腔结构，该工艺方法存在干膜厚度大、成本高以及顶盖层强度低的缺陷。
5.如图1所示，在申请号为202110075450.7的中国专利申请中，公开了一种saw滤波器芯片封装结构。其中，基板300和芯片200之间形成空腔层700。idt电极230位于空腔700内。上下堆叠的第一引脚焊盘210、第二引脚焊盘310以及焊球220，共同构成支撑结构，用于支撑芯片以形成空腔层700。但是，该空腔结构的强度不够高。
6.因此，需要提出一种工艺较简单、成本低并且空腔结构强度高的封装结构。


技术实现要素：

7.本发明所要解决的首要技术问题在于提供一种高空腔强度的封装结构。
8.本发明所要解决的另一技术问题在于提供一种高空腔强度的封装结构的封装方法。
9.本发明所要解决的又一技术问题在于提供一种包含高空腔强度的封装结构的模组。
10.本发明所要解决的再一技术问题在于提供一种包含高空腔强度的封装结构的电子设备。
11.为实现上述技术目的，本发明采用以下的技术方案：
12.根据本发明实施例的第一方面，提供一种高空腔强度的封装结构，包括基板、裸芯片，位于所述裸芯片上的电极、互连结构以及支撑结构，
13.所述基板的基板接合面上形成有第一焊盘；
14.所述裸芯片的芯片接合面上形成有第二焊盘和电极区域；
15.所述互连结构与所述第一焊盘和所述第二焊盘电导通；
16.所述支撑结构包括顶盖层和支撑层；
17.所述顶盖层位于电极对应区域并且大于所述电极对应区域，并且位于所述第一焊盘围合区域内，所述顶盖层与所述支撑层连接；
18.所述支撑层位于所述电极区域外周。
19.其中较优地，所述顶盖层与所述支撑层由不同材料形成。
20.其中较优地，在固化后，所述顶盖层的材料的杨氏模量，大于或小于所述支撑层的材料的杨氏模量。
21.其中较优地，所述顶盖层和所述支撑层的厚度之和，与所述互连结构的厚度相当。
22.其中较优地，所述支撑结构还包括接合焊盘；
23.所述接合焊盘位于电极对应区域并且大于所述电极对应区域，并且位于所述第一焊盘围合区域内；
24.所述顶盖层位于所述接合焊盘上，并且与所述支撑结构连接。
25.其中较优地，所述顶盖层具有开窗，并且所述顶盖层为环状。
26.根据本发明实施例的第二方面，提供一种高空腔强度的封装结构的封装方法，包括以下步骤：
27.在基板上形成第一焊盘，并且在电极对应区域形成接合焊盘，然后，在电极对应基板区域制作顶盖层；在晶原级封装工艺中，在祼芯片的接合面形成第二焊盘，并且在祼芯片的接合面的电极外周涂覆干膜，并形成支撑层；
28.将祼芯片的接合面与基板对接，使得第一焊盘和第二焊盘之间电连接，而且支撑层与顶盖层连接。
29.其中较优地，所述顶盖层与所述支撑层由不同材料形成。
30.根据本发明实施例的第三方面，提供一种包含高空腔强度的封装结构的模组，其中包括如前述的高空腔强度的封装结构。
31.根据本发明实施例的第四方面，提供一种包含高空腔强度的封装结构的电子设备，其中包括如前述的高空腔强度的封装结构。
32.与现有技术相比较，本发明所提供的高空腔强度的封装结构，其中的支撑层使用干膜，顶盖层材料可以与干膜相同或不同，兼顾了空腔的强度要求和制造工艺简单的需求，并且可以增大空腔，扩大顶盖层的材料选择范围。
附图说明
33.图1为现有技术中的封装结构示意图；
34.图2为本发明第一实施例提供的高空腔强度的封装结构示意图；
35.图3为本发明第二实施例中，高空腔强度的封装结构的封装方法的示意图；
36.图4a为图3中的s3步骤的一种实现方式的示意图；
37.图4b为图3中的s3步骤的另一种实现方式的示意图；
38.图5a为图3中的s4步骤的一种实现方式的示意图；
39.图5b为图3中的s4步骤的另一种实现方式的示意图；
40.图6a为本发明第三实施例中，顶盖层的一种开窗设计的示意图；
41.图6b为本发明第三实施例中，顶盖层的另一种开窗设计的示意图。
具体实施方式
42.下面结合附图和具体实施例对本发明的技术内容进行详细具体的说明。
43.《第一实施例》
44.如图2所示，本发明的第一实施例公开了一种高空腔强度的封装结构，其包括基板1，裸芯片2，位于裸芯片2上的电极3、互连结构4以及支撑结构5。
45.基板1可以是导线架、印刷电路板、层积式印刷电路板或其他形式的封装基板，在此并不作限制，只要是用于承载芯片即可。基板1具有基板接合面11，以及位于基板接合面11上的多个第一焊盘12。
46.为描述方便起见，裸芯片2在本实施例中是用于滤波器的压电材料层，但是也可以是需要空腔层的其他芯片或其他结构。裸芯片2具有芯片接合面30和背面31。芯片接合面30上形成有多个第二焊盘33，用于与互连结构4电连接。
47.电极3，在本实施例中是idt电极，包括多个平行于接合面30的电极，其设置在接合面30上，形成电极区域。电极区域位于第二焊盘33包围的区域内。这样，互连结构4与第二焊盘33连接时，电极3位于互连结构4支撑形成的空腔区域内。
48.支撑结构5，从基板向裸芯片方向，依次包括接合焊盘51、顶盖层(roof)52和支撑层(wall)53。接合焊盘51、顶盖层52和支撑层53厚度之和与互连结构4的厚度相当(大致相等)，以在祼芯片和基板接合后两者之间形成并保持空腔6。
49.接合焊盘51位于基板1的基板接合面11，位于与电极3上下对齐的区域，也位于互连结构4包围形成的空腔区域内。而且，接合焊盘51位于第一焊盘12包围的区域内。接合焊盘51由常规焊盘材料形成。
50.顶盖层52，位于接合焊盘51的表面(即，接合焊盘51远离基板的表面)，通过接合焊盘51与基板1上的电路形成导通。顶盖层52的厚度，由所需空腔层的厚度决定。顶盖层采用聚酰亚胺等材料，由于聚酰亚胺材料表面能低,与焊盘金属的接合焊盘51之间具有良好的粘合性，能够可靠粘接。顶盖层使用厚度较厚的聚酰亚胺等材料在封装工艺中制备，使得贴装后顶盖层与支撑层与基板之间可以实现完全的、直接可靠的接触。而且，如后述，顶盖层52是环形结构，环绕电极3所在区域，以避免与电极3发生电连接。
51.支撑层53由聚酰亚胺材料形成在芯片接合面30上。支撑层53利用涂覆光刻方法形成在电极3的四周，环绕电极3。并且，支撑层53为环状，一端连接芯片接合面30，另一端直接连接到顶盖层52。支撑层53的朝向基板1的端面，并没有形成封闭形状。换言之，支撑层53的朝向基板1的端面没有形成平行于基板的，并且横跨电极3的平面。
52.互连结构4在本实施例中为焊球(例如锡球)，但是并不受此限制，也可以是焊盘(例如锡盘)等具有一定厚度并且能够将第一焊盘与第二焊盘电导通的结构。
53.《第二实施例》
54.如图3所示，本发明的第二实施例公开了一种高空腔强度的封装结构的封装方法。为方便理解，在本实施例中以压电材料层为例进行说明。本发明的第二实施例中，该高空腔强度的封装结构的封装方法包括以下步骤。
55.s1：在晶原级封装工艺中，在祼芯片的接合面形成第二焊盘，并且在祼芯片的接合面的电极外周涂覆干膜，并图形化形成支撑层。
56.如图3所示，在晶圆级封装中将电极形成到压电材料的接合面上。具体而言，在硅
晶圆基板上，形成电极(本实施例中为idt电极)，然后形成金属(例如铜)焊盘，作为第二焊盘。接着在硅晶圆基板(本实施例中为压电材料)上围绕电极，涂覆干膜图案，利用图形化技术，以光固等方式使干膜固化为支撑层。在此，将硅晶圆基板上的所有电极所在的区域称为“电极区域”。
57.干膜图案，将所有电极包围起来(或者说是将电极区域包围起来)，使得电极位于干膜图案内部，以使得支撑层位于所有电极的周围，不与电极发生干扰。
58.更优选的是，将干膜图案形成在电极和焊盘(第二焊盘)之间。并且，干膜图案与预先设计的顶盖层的尺寸相匹配，以使得由干膜形成的支撑层的外轮廓小于等于顶盖层的外轮廓。这样可以满足，使支撑层与顶盖层可以对接上，并且支撑层接近于顶盖层的外周缘。
59.s2：在步骤s1上形成的第二焊盘上印制互连结构(锡膏或者锡球)。
60.这一步是常规操作，在此不予赘述。
61.s3：在基板上形成第一焊盘，并且在电极对应区域形成接合焊盘。
62.如图4a和4b所示，在封装基板(就是图2中的基板1)上形成第一焊盘。第一焊盘涵盖电极对应区域(即，电极区域在基板上的投影所形成的区域)，比电极区域大。而且，第一焊盘位于祼芯片在基板上的投影的外形轮廓线(祼芯片轮廓线)的内部。换言之，第一焊盘位于电极对应区域与祼芯片轮廓线之间。
63.在基板上形成接合焊盘，也就是在基板上的电极对应区域上形成金属焊盘，可以采用金属层方式(见图4a)，或者用十字标记(cross mark)方式(见图4b)。如图4a所示，在电极对应区域上涂覆、印刷或开窗其他工艺形成金属层，其大小和形状与电极区域相匹配，并且与支撑层围合区域相匹配，即金属层的大小大于等于电极区域或支撑层围合区域。并且，由于电极对应区域位于第一焊盘的围合区域内，所以金属层(接合焊盘)也位于第一焊盘的围合区域内。
64.如图4b所示，在电极对应区域的四周，以涂覆、印刷或开窗等其他工艺形成金属的十字标记，各个十字标记围合的区域即为电极对应区域。
65.s4：在电极对应区域上制作顶盖层。
66.结合图5a、图5b所示，利用表面贴装(简写为smt)工艺，贴装由聚酰亚胺等材料预制成的顶盖层，使得顶盖层覆盖整个电极对应区域，并且与接合焊盘紧密粘合。支撑层与顶盖层的边缘对接，以使支撑层一端的电极区域(压电材料)，位于支撑层另一端的顶盖层之间形成空腔。
67.并且，顶盖层略大于电极对应区域。如图5a所示，顶盖层比虚线示意表示的电极对应区域(即步骤s3中制成的金属层)略大。如图5b所示，类似的，顶盖层也大于虚线所示的电极对应区域。
68.更进一步，顶盖层的厚度可保证与接合焊盘和支撑层完全接触，形成空腔。换言之，顶盖层和支撑层两者的厚度之和，大致等于焊球与第一焊盘和第二焊盘之间形成连接后的厚度。这样，既能避免支撑层与顶盖层没有可靠连接(顶盖层厚度过小的情况)；又能避免晶圆基板(压电材料层)的上电极区域与顶盖层之间的距离过小，不能提供足够的空腔(顶盖层厚度过大的情况)。
69.s5：翻转在步骤s2中制得的裸芯片，将其与步骤s4中制得的基板焊接在一起，使得第一焊盘和第二焊盘之间形成互连结构，而且支撑层与顶盖层连接。
70.因为这个工艺是普通工艺，在此不进行详细说明。
71.经过步骤s1～s5，就完成了芯片封装。
72.需要说明的是，步骤s3并不限定为在步骤s1～s2之后，步骤s3可以在s1之前，也可以与步骤s1或步骤s2同时进行，也可以在步骤s2之后。在此只是为了描述方便起见，才使步骤s3位于步骤s1～s2之后。
73.《第三实施例》
74.与第一实施例相同的内容，在此不赘述。以下结合图6a和图6b，说明本实施例与第一实施例不同的内容：在第一实施例形成顶盖层之后，还可以增加在顶盖层上开窗的步骤。具体而言，包括以下步骤：
75.s10：在基板上形成第一焊盘，并且在电极对应区域形成接合焊盘。
76.s11：在接合焊盘上制作顶盖层。
77.s12：在顶盖层上开窗，形成环状顶盖层。
78.s13：在晶原级封装工艺中，在祼芯片的接合面形成第二焊盘，并且在祼芯片的接合面的电极外周涂覆干膜，并图形化形成支撑层。
79.s14：在步骤s1上形成的第二焊盘上印制互连结构。
80.s15：将祼芯片的接合面与基板对接，使得第一焊盘和第二焊盘之间通过锡膏或者锡球形成互连结构，而且支撑层与顶盖层连接。
81.因为步骤s10至步骤s11以及步骤s13至步骤s15，与第一实施例相同或类似，所以在此只介绍步骤s12。需要说明的是，步骤s10至步骤s11与第一实施例中的s3～s4类似；步骤s13至步骤s14与第一实施例的s1～s2类似，可见第一实施例或第二实施例中的描述顺序并不构成对本发明的限制。
82.如图6a或图6b所示，利用蚀刻等工艺，在顶盖层上形成开窗。该开窗的位置、大小、形状均与电极区域相匹配，以使所有电极(本实施例中的idt电极)均能够位于开窗所在区域内部。换言之，所有电极均能够投影到开窗所在区域内部。利用开窗设计，可以为电极提供更大的空腔，并且节省顶盖层材料。
83.最后，将经过前述在顶盖层开窗步骤的基板，与步骤s14中制得的祼芯片的接合面焊接在一起，使得第一焊盘和第二焊盘之间形成互连结构。由此完成芯片封装。
84.《第四实施例》
85.作为替代方案，也可以在基板上制成顶盖层之后，在顶盖层上以覆膜图形化等方式形成支撑层，这样形成空腔后，将压电材料与基板贴装在一起。在此情况下，在压电材料上就不需要形成支撑层，只是形成电极区域和第二焊盘。
86.《第五实施例》
87.作为替代方案，也可以在基板上制成支撑层，在压电材料上制成开窗后的顶盖层，然后贴装形成空腔结构。
88.《第六实施例》
89.支撑结构包括顶盖层和支撑层，但是没有接合焊盘。在本实施例中，顶盖层直接利用胶带粘接到基板上，而不是像第一实施例那样粘接在接合焊盘上。这样，基板直接对顶盖层提供支撑力，以增加顶盖层的承受压力的能力。
90.顶盖层位于电极对应区域并且大于电极对应区域。而且，顶盖层位于第一焊盘围
合区域内，与支撑层和基板连接。
91.本发明实施例提供的高空腔强度的封装结构及封装方法，具有以下技术优势：
92.第一方面，顶盖层和支撑层中只有支撑层是利用干膜来形成的，即利用不同材料形成顶盖层和支撑层。这两种材料之间只需要有足够粘性即可。由于干膜为高分子材料，固化后杨氏模量小，强度较低，要使该空腔结构在经过封装过程中保持不塌陷，就需要加厚顶盖层干膜的厚度，增加昂贵的干膜使用量，造成成本上升。因此，本发明实施例中的顶盖层使用聚酰亚胺、pet等多种材料，在降低了成本的同时还保持了结构强度。作为顶盖层的聚酰亚胺材料，因为是在固化之后才受到压力，并且有基板提供支撑力，所以即使是杨氏模量小于干膜的材料也可以。当然，不限于此，顶盖层选用杨氏模量大于干膜的材料也可以，这种情况下可以减小顶盖层的厚度(仍需保证顶盖层与支撑层厚度之和与焊料厚度一致)。此外，顶盖层和支撑层均采用干膜也是可以的。
93.第二方面，使用普通工艺形成顶盖层，不需要特殊的利用干膜形成顶盖层的工艺，因此成本降低。
94.第三方面，因顶盖层通过接合焊盘直接与封闭基板连接，顶盖层直接与支撑层连接，封装过程中阻止了塑封料(molding compound)的流动，减少模压，因此可有效防止塑封过程中模流的冲击，防止空腔塌陷，即提高了空腔结构强度。
95.第四方面，因为顶盖层的厚度加厚不会影响晶原级封装工艺的制程难度，这样能够低成本地利用更厚的顶盖层中的开窗，增大空腔。
96.第五方面，由于顶盖层不用干膜，所以顶盖层的材料的选择性会更加多样化，包括但不限于高模量材料。
97.第六方面，利用结构变化解决塌陷的问题，节省了芯片制备顶层(roof)的制程工艺。
98.上面对本发明所提供的高空腔强度的封装结构、封装方法、模组及其电子设备进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质内容的前提下对它所做的任何显而易见的改动，都将构成对本发明专利权的侵犯，将承担相应的法律责任。

技术特征：
1.一种高空腔强度的封装结构，包括基板、裸芯片，位于所述裸芯片上的电极、互连结构以及支撑结构，其特征在于：所述基板的基板接合面上形成有第一焊盘；所述裸芯片的芯片接合面上形成有第二焊盘和电极区域；所述互连结构与所述第一焊盘和所述第二焊盘电导通；所述支撑结构包括顶盖层和支撑层；所述顶盖层位于电极对应区域并且大于所述电极对应区域，并且位于所述第一焊盘围合区域内，所述顶盖层与所述支撑层连接；所述支撑层位于所述电极区域外周。2.如权利要求1所述的高空腔强度的封装结构，其特征在于：所述顶盖层与所述支撑层由不同材料形成。3.如权利要求2所述的高空腔强度的封装结构，其特征在于：在固化后，所述顶盖层的材料的杨氏模量，大于或小于所述支撑层的材料的杨氏模量。4.如权利要求3所述的高空腔强度的封装结构，其特征在于：所述顶盖层和所述支撑层的厚度之和，与所述互连结构的厚度相当。5.如权利要求3或4所述的高空腔强度的封装结构，其特征在于：所述支撑结构还包括接合焊盘；所述接合焊盘位于电极对应区域并且大于所述电极对应区域，并且位于所述第一焊盘围合区域内；所述顶盖层位于所述接合焊盘上，并且与所述支撑结构连接。6.如权利要求3或4所述的高空腔强度的封装结构，其特征在于：所述顶盖层具有开窗，并且所述顶盖层为环状。7.一种高空腔强度的封装结构的封装方法，其特征在于包括以下步骤：在基板上形成第一焊盘，并且在电极对应区域形成接合焊盘，然后，在电极对应区域制作顶盖层；在晶原级封装工艺中，在祼芯片的接合面形成第二焊盘，并且在祼芯片的接合面的电极外周涂覆干膜，并形成支撑层；将祼芯片的接合面与基板对接，使得第一焊盘和第二焊盘之间电连接，而且支撑层与顶盖层连接。8.如权利要求7所述的封装方法，其特征在于：所述顶盖层与所述支撑层由不同材料形成。9.一种包含高空腔强度的封装结构的模组，其特征在于其中的封装结构是如权利要求1～6中任意一项所述的高空腔强度的封装结构。10.一种包含高空腔强度的封装结构的电子设备，其特征在于其中的封装结构是如权利要求1～6中任意一项所述的高空腔强度的封装结构。

技术总结
本发明公开了一种高空腔强度的封装结构、封装方法、模组及其电子设备。该封装结构包括基板，裸芯片，位于裸芯片上的电极、互连结构以及支撑结构，基板的基板接合面上形成有第一焊盘；裸芯片的芯片接合面上形成有第二焊盘和电极区域；互连结构与第一焊盘和第二焊盘电导通；支撑结构包括顶盖层和支撑层；顶盖层位于电极对应区域并且大于电极对应区域，并且位于第一焊盘围合区域内，而且与支撑层连接；支撑层位于电极区域外周。本发明所提供的高空腔强度的封装结构，其中的支撑层使用干膜，利用顶盖层使得基板对支撑层提供支撑力，兼顾了空腔的强度要求和制造工艺简单的需求，并且可以增大空腔，扩大顶盖层的材料选择范围。扩大顶盖层的材料选择范围。扩大顶盖层的材料选择范围。


技术研发人员：刘二微 朱龙秀 刘立筠 白云芳
受保护的技术使用者：唯捷创芯（天津）电子技术股份有限公司
技术研发日：2023.04.03
技术公布日：2023/7/22