一种抗单粒子辐射VDMOS器件终端的制造方法与流程

一种抗单粒子辐射vdmos器件终端的制造方法
技术领域
1.本发明涉及vdmos器件技术领域，特别涉及一种抗单粒子辐射vdmos器件终端的制造方法。


背景技术：

2.vdmos（vertical diffused metal
–
oxide semiconductor field effect transistor，纵向扩散金属氧化物场效应管）具有功耗低、开关速度快、驱动能力强、负温度系数等优点，被广泛应用于卫星电子系统的电源模块。在空间电离辐射环境下，对vdmos器件产生的辐射效应主要包括seb（single event burnout，单粒子烧毁）、segr（single event gate rupture，单粒子栅击穿）和总剂量（total dose）效应等。相比于常规的vdmos器件结构，抗辐射vdmos器件结构需要特殊加固设计。
3.seb是由于带电粒子入射到功率器件内部时，在其入射轨迹上产生大量电子-空穴对，在外加电压的作用下，电子向漏极移动，空穴向源极移动，在高密度电流和大电压同时存在的区域，材料晶格温度急剧升高导致的器件烧毁现象。当高能粒子从功率器件的终端区入射时，由于终端表面区域没有空穴载流子的抽取路径，入射产生的空穴需要从终端等位环处流出。这易使该区域瞬态电流急剧增加，产生击穿点，从而引起器件产生seb失效。


技术实现要素：

4.本发明的目的在于提供一种抗单粒子辐射vdmos器件终端的制造方法，以解决背景技术中的问题，提升中高压抗辐射功率器件产品的抗单粒子烧毁能力。
5.为解决上述技术问题，本发明提供了一种抗单粒子辐射vdmos器件终端的制造方法，包括：提供硅晶圆材料，该硅晶圆材料包括依次堆叠的n+硅衬底和n-外延层；在n-外延层中的场限环图形窗口中注入剂量为1
×
10
13
cm-2
的离子，形成p-场限环；在n-外延层中的截止环图形窗口中注入剂量为1
×
10
13
cm-2
的离子，形成n-截止环；在p-场限环中的收集环图形窗口中注入剂量为5
×
10
15
cm-2
的离子并推结，形成p+收集环；在整个表面依次淀积sio2和多晶，并进行多晶刻蚀形成多晶场板；再淀积sio2，在接触孔图形窗口中刻蚀形成多晶接触孔和硅接触孔；继续刻蚀多晶场板和单晶硅衬底，形成硅凹槽；在正面淀积正面金属，在金属图形窗口中进行刻蚀形成金属场板；在n+硅衬底的背面淀积背面金属形成漏极。
6.在一种实施方式中，所述n+硅衬底为低阻，掺杂浓度大于1.0
×
10
19
cm-3
，电阻率为0.002~0.004ω
•
cm；所述n-外延层的电阻率为15ω
•
cm，其厚度为60μm。
7.在一种实施方式中，形成p-场限环的注入离子为硼离子，注入能量为100kev；p-场限环的结深和掺杂分布满足接触击穿电压要求。
8.在一种实施方式中，形成n-截止环的注入离子为磷离子，注入能量为100kev。
9.在一种实施方式中，在形成p+收集环之前，先进行p-场限环和n-截止环的推结，推结条件为1200℃、300分钟。
10.在一种实施方式中，形成p+收集环的注入离子为硼离子，注入能量为25kev，推结条件为1100℃、100分钟，推结后结深为1~2μm。
11.在一种实施方式中，所述多晶接触孔与硅接触孔的间距为0~10μm，由工艺套刻能力确定；形成硅凹槽的深度为0.2~1μm。
12.在一种实施方式中，所述背面金属为tiniag，其中ag的厚度为2μm。
13.本发明提供的一种抗单粒子辐射vdmos器件终端的制造方法，提高了vdmos终端场限环收集空穴的能力，实现了终端单粒子加固，可用于航空航天领域电推进系统、电源系统中功率器件的设计与制造，在辐射环境中实现高效电力电子转换。
附图说明
14.图1是本发明提供的一种抗单粒子辐射vdmos器件终端的制造方法流程示意图。
15.图2是p-场限环掩模图形和注入的示意图。
16.图3是n-截止环掩模图形和注入的示意图。
17.图4是p+收集环掩模图形和注入的示意图。
18.图5是多晶场板的掩模图形和多晶刻蚀后的示意图。
19.图6是接触孔掩模图形和硅孔刻蚀的示意图。
20.图7是金属场板的掩模图形金属刻蚀后的示意图。
具体实施方式
21.以下结合附图和具体实施例对本发明提出的一种抗单粒子辐射vdmos器件终端的制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
22.本发明提供了一种抗单粒子辐射vdmos器件终端的制造方法，其流程如图1所示，包括如下步骤：步骤一：p-场限环注入。如图2所示，硅晶圆材料包括依次堆叠的n+硅衬底和n-外延层；n+硅衬底的电阻率为0.002~0.004ω
•
cm；n-外延层的电阻率为15ω
•
cm，n-外延层的厚度为60μm。在硅晶圆上涂覆光刻胶并曝光出图形窗口，注入硼离子形成p-场限环，注入能量为100kev，注入剂量为1
×
10
13
cm-2
。
23.步骤二：n-截止环注入。如图3所示，去除步骤一中的光刻胶，在硅晶圆上重新涂覆光刻胶并曝光出图形窗口，注入磷离子形成n-截止环，注入能量为100kev，注入剂量为1
×
10
13
cm-2
。
24.步骤三：p+收集环注入。先去除步骤二中的光刻胶，进行p-场限环和n-截止环的推结，推结条件为1200℃、300分钟；如图4所示，在硅晶圆上重新涂覆光刻胶并曝光出图形窗
口，注入硼离子并进行推结，在p-场限环的内部上表面形成p+收集环，注入能量为25kev，注入剂量为5
×
10
15
cm-2
，推结条件为1100℃、100分钟，推结后结深为1~2μm。
25.其中功率器件分成元胞和终端二部分，对于击穿电压bvds而言，由于元胞（重复单元）是平面结，平面结的耐压最大，可是在芯片的边界，无法继续保持平面结，击穿电压会下降，为了使击穿电压下降的小一些，芯片设计时需要在边界增加一个减小击穿电压下降的结构，称为终端。常用的终端结构是场限环+场板，与元胞连接的场限环称为主结，即如图4所示。
26.步骤四：形成多晶场板结构。如图5所示，去除步骤三中的光刻胶，在整个表面淀积一层厚度为1000nm的sio2，并在sio2的表面淀积一层厚度为1000nm的多晶，在硅晶圆上重新涂覆光刻胶并曝光出图形窗口，实施多晶腐蚀，去除涂覆的光刻胶，形成多晶场板；其中多晶场板的长度与位置仅和击穿电压bvds相关，和单粒子性能没有直接关系。
27.步骤五：制作接触孔结构。如图6所示，多晶场板完成后，在表面再淀积一层厚度为1000nm的sio2，使多晶场板被sio2包覆，在硅晶圆上涂覆光刻胶并曝光出图形窗口，实施接触孔刻蚀，形成接触孔（包括多晶接触孔和硅接触孔），所述多晶接触孔与硅接触孔的间距为0~10μm；继续刻蚀单晶硅衬底及多晶场板，去除涂覆的光刻胶，形成深度为0.2~1μm的硅凹槽；步骤六：金属场板结构。如图7所示，在表面淀积厚度为5μm的金属，在硅晶圆上涂覆光刻胶并曝光出图形窗口，实施金属腐蚀，形成金属场板。最后在n+硅衬底的背面金属淀积一层tiniag，其中ag的厚度为2μm，形成漏极。
28.本发明通过增加p+收集环的方法，提高了vdmos终端场限环收集空穴的能力，实现了终端单粒子加固。本发明提供的单粒子加固终端可用于航空航天领域电推进系统、电源系统中功率器件的设计与制造，在辐射环境中实现高效电力电子转换。
29.上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

技术特征：
1.一种抗单粒子辐射vdmos器件终端的制造方法，其特征在于，包括：提供硅晶圆材料，该硅晶圆材料包括依次堆叠的n+硅衬底和n-外延层；在n-外延层中的场限环图形窗口中注入剂量为1
×
10
13
cm-2
的离子，形成p-场限环；在n-外延层中的截止环图形窗口中注入剂量为1
×
10
13
cm-2
的离子，形成n-截止环；在p-场限环中的收集环图形窗口中注入剂量为5
×
10
15
cm-2
的离子并推结，形成p+收集环；在整个表面依次淀积sio2和多晶，并进行多晶刻蚀形成多晶场板；再淀积sio2，在接触孔图形窗口中刻蚀形成多晶接触孔和硅接触孔；继续刻蚀多晶场板和单晶硅衬底，形成硅凹槽；在正面淀积正面金属，在金属图形窗口中进行刻蚀形成金属场板；在n+硅衬底的背面淀积背面金属形成漏极。2.如权利要求1所述的抗单粒子辐射vdmos器件终端的制造方法，其特征在于，所述n+硅衬底为低阻，掺杂浓度大于1.0
×
10
19
cm-3
，电阻率为0.002~0.004ω
•
cm；所述n-外延层的电阻率为15ω
•
cm，其厚度为60μm。3.如权利要求1所述的抗单粒子辐射vdmos器件终端的制造方法，其特征在于，形成p-场限环的注入离子为硼离子，注入能量为100kev；p-场限环的结深和掺杂分布满足接触击穿电压要求。4.如权利要求1所述的抗单粒子辐射vdmos器件终端的制造方法，其特征在于，形成n-截止环的注入离子为磷离子，注入能量为100kev。5.如权利要求1所述的抗单粒子辐射vdmos器件终端的制造方法，其特征在于，在形成p+收集环之前，先进行p-场限环和n-截止环的推结，推结条件为1200℃、300分钟。6.如权利要求1所述的抗单粒子辐射vdmos器件终端的制造方法，其特征在于，形成p+收集环的注入离子为硼离子，注入能量为25kev，推结条件为1100℃、100分钟，推结后结深为1~2μm。7.如权利要求1所述的抗单粒子辐射vdmos器件终端的制造方法，其特征在于，所述多晶接触孔与硅接触孔的间距为0~10μm，由工艺套刻能力确定；形成硅凹槽的深度为0.2~1μm。8.如权利要求1所述的抗单粒子辐射vdmos器件终端的制造方法，其特征在于，所述背面金属为tiniag，其中ag的厚度为2μm。

技术总结
本发明公开一种抗单粒子辐射VDMOS器件终端的制造方法，属于半导体器件领域，包括如下步骤：提供包括n+硅衬底和n-外延层的硅晶圆；在n-外延层中形成P-场限环；在n-外延层中形成N-截止环；在P-场限环中形成P+收集环；依次淀积SiO2和多晶并进行多晶刻蚀形成多晶场板；再淀积SiO2，刻蚀形成多晶接触孔和硅接触孔；继续刻蚀多晶场板及单晶硅衬底形成硅凹槽；在正面淀积正面金属并进行刻蚀形成金属场板；在n+硅衬底的背面淀积背面金属形成漏极。本发明提高了VDMOS终端场限环收集空穴的能力，实现了终端单粒子加固，可用于航空航天领域电推进系统、电源系统中功率器件的设计与制造，在辐射环境中实现高效电力电子转换。环境中实现高效电力电子转换。环境中实现高效电力电子转换。


技术研发人员：徐政 吴素贞 洪根深 谢儒彬 张庆东 徐海铭 廖远宝 唐新宇
受保护的技术使用者：中国电子科技集团公司第五十八研究所
技术研发日：2023.06.20
技术公布日：2023/7/22