一种互补式栅压自举开关电路

1.本发明属于集成电路技术领域，涉及一种栅压自举开关电路，具体涉及一种互补式栅压自举开关电路，可应用于采样保持电路。


背景技术：

2.作为模拟和数字接口的关键器件，模数转换器在高速数据采集、工业检测、热成像及成像和声呐等领域发挥着至关重要的作用，是数字信号处理系统的核心电路之一。在整个模数转换器中，采样保持电路通过控制采样开关的闭合和关断实现对模拟输入信号的采样和保持。由于采样保持电路存在非理想因素，会引入非线性误差并引起采样信号的失真，导致模数转换器的采样精度下降，进而影响整个模数转换器的信噪比，有效位数和线性度等性能指标，所以模数转换器设计过程中，对采样保持电路的采样精度提出了较高的要求。
3.例如，申请公布号为202110133246.6，名称为“一种高线性度的栅压自举开关电路”的专利申请，公开了一种栅压自举开关电路，其结构如图1所示，包括四个pmos管、六个nmos管、一个采样开关管ms和一个第一电容cb。通过一对相位相反的时钟信号ck和ckb实现对栅压自举开关的控制。该发明将第四nmos管的源端与第一nmos的源端的连接断开，转而令第四nmos管的源端接地，从而消除了第四nmos管的寄生电容与输入信号的相关性，且第四nmos管的寄生电容也不再与第一电容的下极板相连，减少了电路中的非线性电容，提高了整体电路的线性度；同时为了提高电路的可靠性，该发明中的辅助模块，使得采样阶段中，在时钟信号为高电平且第一pmos管导通前，将第一pmos管的栅极电压下拉到地电压从而将第一pmos管导通，随后断开辅助模块与第一pmos管之间的连接，使得第一pmos管的栅极电压不再被下拉到地，而是跟随栅压自举开关电路输入信号的电压，保证电路功能正常的同时确保第一pmos管不会承受过高压降。
4.该发明的工作原理为：当时钟信号ck为高电平时，栅压自举开关电路处于采样阶段，在第一pmos管mp1还未导通前，第五nmos管的源端电压和漏端电压为地，因此第四nmos管mn4和第四pmos管mp4导通，第三pmos管mp3截止，将第一pmos管mp1的栅极电压下拉到地电压，第一pmos管mp1导通，使第五nmos管mn5的漏端和第一电容cb一端接通，第五nmos管mn5的漏端电压上升至电源vdd，使得第一nmos管mn1、第二nmos管mn2和采样开关管ms导通，因此第一电容cb经第一nmos管mn1与输入信号vin连接，由于第一电容cb中存储的总电荷不变，所以第一电容cb上的电压差变为vdd+vin，也即第五nmos管mn5的漏端电压为vdd+vin，使得采样开关管ms、第一nmos管mn1、第二nmos管mn2的栅源电压为电源vdd。
5.当时钟信号ck为低电平时，栅压自举开关电路处于保持阶段，第三pmos管mp3导通，将第一pmos管mp1的栅极电位拉高从而关断第一pmos管mp1，第五nmos管mn5和第六nmos管mn6导通，使第五nmos管mn5的漏端电压放电至地，因此采样开关管ms、第一nmos管mn1和第二nmos管mn2均截止，输出就保持不变，第二pmos管mp2和第三nmos管mn3均导通从而将第一电容cb充电至电源vdd。
6.该发明忽视了由采样开关管的体效应引起阈值电压变化所带来的非线性问题，同
时为了实现对高速信号的快速采样，要求采样开关管导通电阻很小，导致其尺寸很大，这就使得采样开关管的电荷注入效应和时钟馈通效应变得尤为严重，导致整体的线性度仍然降低。


技术实现要素：

7.本发明的目的在于克服上述现有技术存在的缺陷，提出一种互补式栅压自举开关电路，用于解决现有技术中存在的因采样开关管的体效应，以及电荷注入效应和时钟馈通效应导致的线性度降低的技术问题。
8.为实现上述目的，本发明采取的技术方案，包括第一栅压自举电路、并行排布且输出端相连的第一体效应消除电路和第二体效应消除电路；所述第一体效应消除电路的两个输入端中的一个与第一栅压自举电路的输出端连接；所述第二体效应消除电路的两个输入端中的一个连接有第二栅压自举电路；所述第一体效应消除电路的另一个输入端与第二体效应消除电路的另一个输入端连接；所述第一栅压自举电路、第二栅压自举电路分别为第一体效应消除电路、第二体效应消除电路采集vin信号提供恒定的栅源电压；
9.第一栅压自举电路和第二栅压自举电路通过一对相位相反的时钟信号clk和clkb的控制，实现导通或关断；导通时，并行排布的第一体效应消除电路和第二体效应消除电路在消除各自电路中采样开关管体效应的同时，对两个体效应消除电路中采样开关管采集vin信号时所产生的电荷注入效应和时钟馈通效应相互抵消，实现互补特性。
10.上述一种互补式栅压自举开关电路，所述第一栅压自举电路，包括三个pmos管、六个nmos管和第一电容c1，其中：第一pmos管mp1的源极、第二pmos管mp2的源极和第五nmos管mn5的栅极与电源vdd连接；第一pmos管mp1，漏极与第一nmos管mn1的漏极连接；第一nmos管mn1，源极与第二nmos管mn2的漏极连接；第二pmos管mp2，栅极与第三pmos管mp3的漏极连接并作为第一栅压自举电路的输出端；第三pmos管mp3，栅极与第一pmos管mp1的漏极和第三nmos管mn3的漏极连接；第三nmos管mn3，栅极与第二pmos管mp2的栅极连接，源极与第一nmos管mn1的源极连接；第四nmos管mn4，栅极与第二pmos管mp2的栅极连接，源极与第一nmos管mn1的源极连接，漏极与输入信号vin连接；第五nmos管mn5，源极与第二pmos管mp2的栅极连接，漏极与第六nmos管mn6的源极连接；第二nmos管mn2的源极和第六nmos管mn6的漏极与地连接；第一pmos管mp1的栅极和第一nmos管mn1的栅极与时钟信号clk连接；第二nmos管mn2的栅极和第六nmos管mn6的栅极与时钟信号clkb连接；第一电容c1跨接在第二nmos管的漏极和第二pmos管mp2的漏极之间。
11.上述一种互补式栅压自举开关电路，所述第二栅压自举电路，包括六个pmos管、三个nmos管和第二电容c2；其中：第四pmos管mp4的源极和第八pmos管mp8的源极与电源vdd连接；第四pmos管mp4，漏极与第五pmos管mp5的源极连接；第五pmos管mp5，漏极与第七nmos管mn7的漏极连接；第八pmos管mp8，漏极与第七pmos管mp7的源极连接；第七pmos管mp7，漏极与第八nmos管mn8的栅极连接并作为第二栅压自举电路的输出端；第九nmos管mn9，栅极与第五pmos管的漏极，源极与第七pmos管的漏极连接；第六pmos管mp6，栅极与第七pmos管mp7的漏极连接，源极与第四pmos管mp4的漏极和第九pmos管mp9的源极连接；第九pmos管mp9，栅极与第七pmos管mp7的漏极连接，漏极与输入信号vin连接；第七nmos管mn7的源极、第八nmos管mn8的源极和第七pmos管mp7的栅极与地连接；第四pmos管mp4的栅极和第八pmos管
的栅极与时钟信号clk连接；第五pmos管mp5的栅极和第七nmos管mn7的栅极与时钟信号clkb连接；第二电容c2跨接在第八nmos管mn8的漏极和第四pmos管mp4的漏极之间。
12.上述一种互补式栅压自举开关电路，所述第二栅压自举电路，其所包含的每个pmos管，与第一栅压自举电路中相同位置的nmos管相互对应，其所包含的每个nmos管，与第一栅压自举电路中相同位置的pmos管相互对应。
13.上述一种互补式栅压自举开关电路，所述第二栅压自举电路，其所包含的第二电容c2，与第一栅压自举电路中第一电容c1的规格相同。
14.上述一种互补式栅压自举开关电路，所述第一体效应消除电路，包括第十nmos管mn10、nmos采样开关管mns和第十一nmos管mn11；其中：第十nmos管mn10，栅极与第一栅压自举电路的输出端和nmos采样开关管mns的栅极连接，源极连接输入信号vin，漏极与第十一nmos管mn11的漏极和nmos采样开关管mns的源极连接；第十一nmos管mn11，栅极连接时钟信号clkb，源极连接地，漏极连接pmos采样开关管mps的漏极并作为互补式栅压自举开关电路的输出端。
15.上述一种互补式栅压自举开关电路，所述第十nmos管mn10和nmos采样开关管mns的衬底连接第十一nmos管mn11的漏极。
16.上述一种互补式栅压自举开关电路，所述第二体效应消除电路，包括第十pmos管mp10、pmos采样开关管mps和第十一pmos管mp11；其中：第十pmos管mp10，栅极与第二栅压自举电路的输出端和pmos采样开关管mps的栅极连接，源极连接输入信号vin，漏极与第十一pmos管mp11的漏极和pmos采样开关管mps连接；第十一pmos管mp11，栅极连接时钟信号clk，源极连接电源vdd，漏极连接nmos采样开关管mns的漏极并作为互补式栅压自举开关电路的输出端。
17.上述一种互补式栅压自举开关电路，所述第十pmos管mp10和pmos采样开关管mps的衬底连接第十一pmos管mp11的漏极。
18.上述一种互补式栅压自举开关电路，所述第二体效应消除电路，其所包含的第十pmos管mp10、pmos采样开关管mps和第十一pmos管mp11，分别与第一体效应消除电路所包含的第十nmos管mn10、nmos采样开关管mns和第十一nmos管mn11的位置对应。
19.本发明与现有技术相比，具有如下优点：
20.第一，本发明并行排布且输出端相连的第一体效应消除电路和第二体效应消除电路，能够相互抵消在采集vin信号时会因电荷注入效应和时钟馈通效应第一体效应消除电路中的nmos采样开关管mns所产生的负电压偏差，与第二体效应消除电路中的pmos采样开关管mps所产生的正电压偏差，实现互补特性，避免了现有技术因电荷注入效应和时钟馈通效应导致的线性度较低的缺陷，在保证可靠度的前提下能够有效提高了采样保持电路的的采样精度。
21.第二，本发明当两个栅压自举电路导通时，第一体效应消除电路中的第十一nmos管mn11和第二体效应消除电路中的第十一pmos管mp11关闭，nmos采样开关管mns和pmos采样开关管mps的衬底从栅压自举开关电路关断时接地到分别与它们的源极连接，使源极和衬底电位相等，进而消除了体效应引起阈值电压变化所带来的非线性，进一步提高了采样保持电路的的采样精度。
附图说明
22.图1为现有栅压自举开关电路的结构示意图；
23.图2为本发明的结构示意图。
具体实施方式
24.以下结合附图和具体实施例，对本发明作进一步详细描述。
25.参照图2，本发明包括第一栅压自举电路、并行排布且输出端相连的第一体效应消除电路和第二体效应消除电路；所述第一体效应消除电路的两个输入端中的一个与第一栅压自举电路的输出端连接；所述第二体效应消除电路的两个输入端中的一个连接有第二栅压自举电路；所述第一体效应消除电路的另一个输入端与第二体效应消除电路的另一个输入端连接；所述第一栅压自举电路、第二栅压自举电路分别为第一体效应消除电路、第二体效应消除电路采集vin信号提供恒定的栅源电压。
26.所述第一栅压自举电路，包括三个pmos管、六个nmos管和第一电容c1，其中：第一pmos管mp1的源极、第二pmos管mp2的源极和第五nmos管mn5的栅极与电源vdd连接；第一pmos管mp1，漏极与第一nmos管mn1的漏极连接；第一nmos管mn1，源极与第二nmos管mn2的漏极连接；第二pmos管mp2，栅极与第三pmos管mp3的漏极连接并作为第一栅压自举电路的输出端；第三pmos管mp3，栅极与第一pmos管mp1的漏极和第三nmos管mn3的漏极连接；第三nmos管mn3，栅极与第二pmos管mp2的栅极连接，源极与第一nmos管mn1的源极连接；第四nmos管mn4，栅极与第二pmos管mp2的栅极连接，源极与第一nmos管mn1的源极连接，漏极与输入信号vin连接；第五nmos管mn5，源极与第二pmos管mp2的栅极连接，漏极与第六nmos管mn6的源极连接；第二nmos管mn2的源极和第六nmos管mn6的漏极与地连接；第一pmos管mp1的栅极和第一nmos管mn1的栅极与时钟信号clk连接；第二nmos管mn2的栅极和第六nmos管mn6的栅极与时钟信号clkb连接；第一电容c1跨接在第二nmos管的漏极和第二pmos管mp2的漏极之间；第一栅压自举电路在关断状态下，mp2和mn2导通，为c1充电，充电后储存的电荷量为c1*vdd；在导通状态下，第一栅压自举电路的输出端与第一体效应消除电路中的nmos采样开关管mns的栅端连接，通过提高nmos采样开关管mns的栅端电压，实现其栅源电压为与输入信号vin无关的恒定值，从而实现栅压提升的功能并消除输入信号vin对nmos采样开关管mns导通电阻的影响。
27.所述第二栅压自举电路，包括六个pmos管、三个nmos管和第二电容c2；其中：第四pmos管mp4的源极和第八pmos管mp8的源极与电源vdd连接；第四pmos管mp4，漏极与第五pmos管mp5的源极连接；第五pmos管mp5，漏极与第七nmos管mn7的漏极连接；第八pmos管mp8，漏极与第七pmos管mp7的源极连接；第七pmos管mp7，漏极与第八nmos管mn8的栅极连接并作为第二栅压自举电路的输出端；第九nmos管mn9，栅极与第五pmos管的漏极，源极与第七pmos管的漏极连接；第六pmos管mp6，栅极与第七pmos管mp7的漏极连接，源极与第四pmos管mp4的漏极和第九pmos管mp9的源极连接；第九pmos管mp9，栅极与第七pmos管mp7的漏极连接，漏极与输入信号vin连接；第七nmos管mn7的源极、第八nmos管mn8的源极和第七pmos管mp7的栅极与地连接；第四pmos管mp4的栅极和第八pmos管的栅极与时钟信号clk连接；第五pmos管mp5的栅极和第七nmos管mn7的栅极与时钟信号clkb连接；第二电容c2跨接在第八nmos管mn8的漏极和第四pmos管mp4的漏极之间；为了实现互补特性，添加第二体效应消除
电路，其中包括的pmos采样开关管和第一体效应消除电路中nmos采样开关管通过并行连接实现互补特性。但是第二体效应消除电路中的pmos采样开关管本身不能独立工作，需要引入第二栅压自举电路为其提供恒定的栅源电压。第二栅压自举电路在关断状态下，mp4和mn8导通，为c2充电，充电后储存的电荷量为c2*vdd；在导通状态下，第二栅压自举电路的输出端与第一体效应消除电路中的pmos采样开关管mps的栅端连接，通过降低pmos采样开关管mps的栅端电压，实现其栅源电压为与输入信号vin无关的恒定值，从而实现栅压降低的功能并消除输入信号vin对pmos采样开关管mps导通电阻的影响。
28.所述第二栅压自举电路，其所包含的每个pmos管，与第一栅压自举电路中相同位置的nmos管相互对应，其所包含的每个nmos管，与第一栅压自举电路中相同位置的pmos管相互对应。
29.所述第二栅压自举电路，其所包含的第二电容c2，与第一栅压自举电路中第一电容c1的规格相同。确保在给第一电容c1和第二电容c2充电时，它们储存的电荷量相同，减小不必要的误差。
30.所述第一体效应消除电路，包括第十nmos管mn10、nmos采样开关管mns和第十一nmos管mn11；其中：第十nmos管mn10，栅极与第一栅压自举电路的输出端和nmos采样开关管mns的栅极连接，源极连接输入信号vin，漏极与第十一nmos管mn11的漏极和nmos采样开关管mns的源极连接；第十一nmos管mn11，栅极连接时钟信号clkb，源极连接地，漏极连接pmos采样开关管mps的漏极并作为互补式栅压自举开关电路的输出端；时钟信号clkb加载在mn11的栅极，控制mn11在互补式栅压自举开关电路关断时将mns和mn10的衬底与地连接，导通时将mns和mn10的衬底分别与它们各自的源极连接，消除了体效应引起阈值电压变化所带来的非线性。
31.所述第十nmos管mn10和nmos采样开关管mns的衬底连接第十一nmos管mn11的漏极。
32.所述第二体效应消除电路，包括第十pmos管mp10、pmos采样开关管mps和第十一pmos管mp11；其中：第十pmos管mp10，栅极与第二栅压自举电路的输出端和pmos采样开关管mps的栅极连接，源极连接输入信号vin，漏极与第十一pmos管mp11的漏极和pmos采样开关管mps连接；第十一pmos管mp11，栅极连接时钟信号clk，源极连接电源vdd，漏极连接nmos采样开关管mns的漏极并作为互补式栅压自举开关电路的输出端；时钟信号clk加载在mp11的栅极，控制mp11在互补式栅压自举开关电路关断时将mps和mp10的衬底与电源vdd连接，导通时将mps和mp10的衬底分别与它们各自的源极连接，消除了体效应引起阈值电压变化所带来的非线性。
33.所述第十pmos管mp10和pmos采样开关管mps的衬底连接第十一pmos管mp11的漏极。
34.所述第二体效应消除电路，其所包含的第十pmos管mp10、pmos采样开关管mps和第十一pmos管mp11，分别与第一体效应消除电路所包含的第十nmos管mn10、nmos采样开关管mns和第十一nmos管mn11的位置对应。
35.本发明的工作原理如下：
36.当时钟信号clk为高电平时，互补式栅压自举开关处于导通状态，第一栅压自举电路停止为第一电容c1充电，同时第一栅压自举电路为第一体效应消除电路中的nmos采样开
关管mns提供恒定的栅源电压vdd，实现栅压升高；第二栅压自举电路停止为第二电容c2充电，同时第二栅压自举电路为第二体效应消除电路中的pmos采样开关管mps提供恒定的栅源电压-vdd，实现栅压降低；第一体效应消除电路中的nmos采样开关管和第二体效应消除电路中的pmos采样开关管并行连接，共同实现对输入信号vin的采样；第一体效应消除电路中的第十一nmos管mn11关闭，第十nmos管mn10和nmos采样开关管mns的衬底分别与它们的衬底连接，消除nmos采样开关管体效应；第二体效应消除电路中的第十一pmos管mp11关闭，第十pmos管mp10和pmos采样开关管mps的衬底分别与它们的衬底连接，消除pmos采样开关管体效应。
37.当时钟信号clk为低电平时，互补式栅压自举开关处于关断状态，第一栅压自举电路为其内部的第一电容c1充电，充电后其储存的电荷为c1*vdd，同时第一栅压自举电路的输出端输出地，关断第一体效应消除电路中的nmos采样开关管；第一体效应消除电路中的第十一nmos管mn11导通，将第十nmos管mn10和nmos采样开关管mns的衬底与地连接；第二栅压自举电路为其内部的第二电容c2充电，充电后其储存的电荷为c2*vdd，同时第二栅压自举电路的输出端输出电源vdd，关断第二体效应消除电路中的pmos采样开关管；同时第二体效应消除电路中的第十一pmos管mp11导通，将第十pmos管mp10和pmos采样开关管mps的衬底与电源vdd连接。

技术特征：
1.一种互补式栅压自举开关电路，包括第一栅压自举电路，其特征在于，还包括并行排布且输出端相连的第一体效应消除电路和第二体效应消除电路；所述第一体效应消除电路的两个输入端中的一个与第一栅压自举电路的输出端连接；所述第二体效应消除电路的两个输入端中的一个连接有第二栅压自举电路；所述第一体效应消除电路的另一个输入端与第二体效应消除电路的另一个输入端连接；所述第一栅压自举电路、第二栅压自举电路分别为第一体效应消除电路、第二体效应消除电路采集vin信号提供恒定的栅源电压；第一栅压自举电路和第二栅压自举电路通过一对相位相反的时钟信号clk和clkb的控制，实现导通或关断；导通时，并行排布的第一体效应消除电路和第二体效应消除电路在消除各自电路中采样开关管体效应的同时，对两个体效应消除电路中采样开关管采集vin信号时所产生的电荷注入效应和时钟馈通效应相互抵消，实现互补特性。2.根据权利要求1所述的一种互补式栅压自举开关电路，其特征在于，所述第一栅压自举电路，包括三个pmos管、六个nmos管和第一电容c1，其中：第一pmos管mp1的源极、第二pmos管mp2的源极和第五nmos管mn5的栅极与电源vdd连接；第一pmos管mp1，漏极与第一nmos管mn1的漏极连接；第一nmos管mn1，源极与第二nmos管mn2的漏极连接；第二pmos管mp2，栅极与第三pmos管mp3的漏极连接并作为第一栅压自举电路的输出端；第三pmos管mp3，栅极与第一pmos管mp1的漏极和第三nmos管mn3的漏极连接；第三nmos管mn3，栅极与第二pmos管mp2的栅极连接，源极与第一nmos管mn1的源极连接；第四nmos管mn4，栅极与第二pmos管mp2的栅极连接，源极与第一nmos管mn1的源极连接，漏极与输入信号vin连接；第五nmos管mn5，源极与第二pmos管mp2的栅极连接，漏极与第六nmos管mn6的源极连接；第二nmos管mn2的源极和第六nmos管mn6的漏极与地连接；第一pmos管mp1的栅极和第一nmos管mn1的栅极与时钟信号clk连接；第二nmos管mn2的栅极和第六nmos管mn6的栅极与时钟信号clkb连接；第一电容c1跨接在第二nmos管的漏极和第二pmos管mp2的漏极之间。3.根据权利要求1所述的一种互补式栅压自举开关电路，其特征在于，所述第二栅压自举电路，包括六个pmos管、三个nmos管和第二电容c2；其中：第四pmos管mp4的源极和第八pmos管mp8的源极与电源vdd连接；第四pmos管mp4，漏极与第五pmos管mp5的源极连接；第五pmos管mp5，漏极与第七nmos管mn7的漏极连接；第八pmos管mp8，漏极与第七pmos管mp7的源极连接；第七pmos管mp7，漏极与第八nmos管mn8的栅极连接并作为第二栅压自举电路的输出端；第九nmos管mn9，栅极与第五pmos管的漏极，源极与第七pmos管的漏极连接；第六pmos管mp6，栅极与第七pmos管mp7的漏极连接，源极与第四pmos管mp4的漏极和第九pmos管mp9的源极连接；第九pmos管mp9，栅极与第七pmos管mp7的漏极连接，漏极与输入信号vin连接；第七nmos管mn7的源极、第八nmos管mn8的源极和第七pmos管mp7的栅极与地连接；第四pmos管mp4的栅极和第八pmos管的栅极与时钟信号clk连接；第五pmos管mp5的栅极和第七nmos管mn7的栅极与时钟信号clkb连接；第二电容c2跨接在第八nmos管mn8的漏极和第四pmos管mp4的漏极之间。4.根据权利要求3所述的一种互补式栅压自举开关电路，其特征在于，所述第二栅压自举电路，其所包含的每个pmos管，与第一栅压自举电路中相同位置的nmos管相互对应，其所包含的每个nmos管，与第一栅压自举电路中相同位置的pmos管相互对应。5.根据权利要求3所述的一种互补式栅压自举开关电路，其特征在于，所述第二栅压自举电路，其所包含的第二电容c2，与第一栅压自举电路中第一电容c1的规格相同。
6.根据权利要求1所述的一种互补式栅压自举开关电路，其特征在于，所述第一体效应消除电路，包括第十nmos管mn10、nmos采样开关管mns和第十一nmos管mn11；其中：第十nmos管mn10，栅极与第一栅压自举电路的输出端和nmos采样开关管mns的栅极连接，源极连接输入信号vin，漏极与第十一nmos管mn11的漏极和nmos采样开关管mns的源极连接；第十一nmos管mn11，栅极连接时钟信号clkb，源极连接地，漏极连接pmos采样开关管mps的漏极并作为互补式栅压自举开关电路的输出端。7.根据权利要求6所述的一种互补式栅压自举开关电路，其特征在于，所述第十nmos管mn10和nmos采样开关管mns的衬底连接第十一nmos管mn11的漏极。8.根据权利要求7所述的一种互补式栅压自举开关电路，其特征在于，所述第二体效应消除电路，包括第十pmos管mp10、pmos采样开关管mps和第十一pmos管mp11；其中：第十pmos管mp10，栅极与第二栅压自举电路的输出端和pmos采样开关管mps的栅极连接，源极连接输入信号vin，漏极与第十一pmos管mp11的漏极和pmos采样开关管mps连接；第十一pmos管mp11，栅极连接时钟信号clk，源极连接电源vdd，漏极连接nmos采样开关管mns的漏极并作为互补式栅压自举开关电路的输出端。9.根据权利要求8所述的一种互补式栅压自举开关电路，其特征在于，所述第十pmos管mp10和pmos采样开关管mps的衬底连接第十一pmos管mp11的漏极。10.根据权利要求9所述的一种互补式栅压自举开关电路，其特征在于，所述第二体效应消除电路，其所包含的第十pmos管mp10、pmos采样开关管mps和第十一pmos管mp11，分别与第一体效应消除电路所包含的第十nmos管mn10、nmos采样开关管mns和第十一nmos管mn11的位置对应。

技术总结
本发明公开了一种互补式栅压自举开关电路，包括两个栅压自举电路和并行排布且输出端相连的两个体效应消除电路，每个体效应消除电路各包括一个采样开关管和两个MOS管，一对相位相反的时钟信号CLK和CLKB的控制两个栅压自举电路导通时，该两个体效应消除电路中的两个MOS管能够消除与其连接的采样开关管的体效应，同时两个体效应消除电路中分别包括的两个采样开关管并行连接，将它们在采集信号Vin时因电荷注入效应和时钟馈通效应分别产生的负的电压偏差和正的电压偏差相互抵消，实现互补特性，减小了多种效应对线性度的影响，在保证可靠度的前提下能够有效提高了采样保持电路的的采样精度。的的采样精度。的的采样精度。


技术研发人员：李先锐 窦自强 孙基伟 李梦豪 白宛静
受保护的技术使用者：西安电子科技大学
技术研发日：2023.04.27
技术公布日：2023/7/25