高带宽、高利用率的片上存储网络及加速芯片架构

1.本发明属于数字信号处理芯片技术领域，涉及高带宽、高利用率的片上存储网络，还涉及基于高带宽、高利用率的片上存储网络的加速芯片架构。


背景技术：

2.声音、图像等模拟信号被传感为数字信号后，需要在数字信号处理芯片组成的数字计算机系统中被处理。在数字信号处理芯片中一般进行大量数据的并行处理，片上存储结构和调度策略影响着芯片处理速度和芯片面积。基于冯诺依曼架构的常规数字系统，存在计算并行度、计算带宽与存储读取带宽不匹配问题，适用于简单数字计算。基于流水加速芯片处理的数字系统，在数据可适配、算法可配置等复杂、灵活计算中，亦面临存储利用率低、总线利用率低等问题。本专利发明了一种结构可扩展、可适配的高带宽、高利用率的片上存储网络，以及基于片上存储网络的加速芯片架构。通过调整、扩展片上存储网络结构，适配不同应用算法的加速芯片，实现该应用下并行度可调、存储的带宽及空间可充分利用的数字信号处理芯片，使得在处理速度最优的同时，芯片资源最小化，利用率最高化。


技术实现要素：

3.本发明的目的是提供高带宽、高利用率的片上存储网络，能够通过调整、扩展存储结构，适配不同应用的需求。
4.本发明的另一目的是提供基于高带宽、高利用率的片上存储网络的加速芯片架构，通过适配不同应用，实现端侧速度最优时，存储资源最小，利用率最高。
5.本发明所采用的第一种技术方案是，高带宽、高利用率的片上存储网络，包括多个围成一圈的存储元组，存储元组包括axi总线、网络注入模块、网络总线和多个多端口节点，多端口节点之间通过网络总线连接，存储元组的多端口节点呈多层机构，多层结构为金字塔形状，存储元组顶端的多端口节点设置有一个，存储元组中的多端口节点由顶端的多端口节点向下每层多端口节点的数量依次增加一个，网络注入模块与底层多个多端口节点通过网络总线连接，axi总线与网络注入模块连接，存储元组位于每层端点位置的多端口节点与相邻存储元组对应位于每层端点位置的多端口节点通过网络总线连接。
6.本发明的特点还在于
7.多端口节点包括四端口节点和三端口节点，三端口节点为位于存储元组底层的多端口节点，存储元组的多端口节点除底层外均为四端口节点，四端口节点包括通过本地总线连接的存储单元和一个五向路由，三端口节点包括通过本地总线连接的存储单元和一个四向路由。
8.存储元组的多端口节点由底层向顶端方向，上层的每个多端口节点位于下层相邻两多端口节点之间，四端口节点的五向路由分别通过四个方向的网络总线与斜上和斜下方向的四个相邻路由连接，四端口节点的五向路由还通过本地总线与存储单元连接，三端口节点的四向路由分别通过三个方向的网络总线与斜上方向的两个相邻路由和下方网络注
入模块连接，三端口节点的四向路由还通过本地总线与存储单元连接。
9.网络总线中设置有两个传输通道t和两个控制通道c，网络总线中的两个传输通道t的信号传输方向相反，网络总线中的两个控制通道c的信号传输方向相反。
10.本地总线中设置有两个传输通道t和一个控制通道c，网络总线中的两个传输通道t的信号传输方向相反。
11.传输通道t中包含数据有效信号、数据信号、id信号三种信号；控制通道c中包含地址有效信号、地址信号、模式信号、id信号四种信号，其中地址信号包含了目标节点坐标和节点存储访存地址。
12.本发明采用的第二种技术方案是，基于高带宽、高利用率的片上存储网络的加速芯片架构，包括本发明的高带宽、高利用率的片上存储网络，还包括axi互联仲裁器和多个计算单元，每个计算单元通过axi总线与axi互联仲裁器中的从机相连构成axi主机，片上存储网络中每一个端口与axi互联仲裁器中的主机通过axi总线相连构成axi从机。
13.本发明的特点还在于，
14.设置有三级仲裁机制，第一级为axi互联仲裁器中仲裁片上网络存储端口，第二级为片上存储网络中网络注入模块的第一级网络注入仲裁，第三级为片上存储网络中节点路由的第二级路径仲裁。
15.设置有两级共享机制，第一级为通过axi互联仲裁器实现的片上网络存储端口共享，第二级为通过片上存储网络实现的存储元组间存储共享。
16.片上存储网络有存储元组k个，存储元组有层数f，各存储元组的axi总线请求数据长度有最小值dl
min
；
17.网络注入模块中在读请求的数据返回时，有两个fifo乒乓模块接受存储网络返回的数据，fifo的深度为dl
min-1；
18.片上存储网络请求的最长路径为经过p
max
个节点，每个节点延迟t个周期，则dl
min
为(p
max-1)*t*2+1；
19.axi互联仲裁器的axi从机端口占用机制为：当目标节点与上次请求目标节点不同时，端口解除占用，并重新仲裁，当目标节点与上次请求目标节点相同时，若该axi从机端口请求个数大于等于dl
min
，则解除端口占用，并重新仲裁，若小于dl
min
，则继续占用当前端口，跳过仲裁；当axi主机为读请求时，等待axi从机返回数据后，解除占用；axi总线中的id，为axi主机的标号，通过axi从机返回的id判断axi从机数据为哪一个axi主机请求。
20.本发明的有益效果是：
21.本发明高带宽、高利用率的片上存储网络，通过调整、扩展存储结构的存储元组层数、存储元组个数、节点存储深度等，以适配端侧不同应用算法的需求，实现片上存储网络的高带宽访问，及各存储元组的快速共享访问。
22.本发明基于高带宽、高利用率的片上存储网络的加速芯片架构，通过适配不同应用，实现端侧速度最优时，存储资源最小，利用率最高；通过前期仿真测试，可以建立端侧算法并行度，读取带宽，计算延迟等特性与片上存储网络的存储元组层数、存储元组个数、节点存储深度等最佳匹配图谱；对于不同算法，通过分析算法特性，根据图谱查找适合该算法的片上存储网络特性参数，再通过进一步微调实现端侧存储的最佳适配；通过三级仲裁策略和两级共享策略，实现对算法加速的同时，并行度可配置，存储资源最小化，总线利用率
最高化，存储利用率最高化。
附图说明
23.图1是本发明高带宽、高利用率的片上存储网络示意图；
24.图2是本发明高带宽、高利用率的片上存储网络中四端口节点示意图；
25.图3是本发明高带宽、高利用率的片上存储网络中三端口节点示意图；
26.图4是本发明高带宽、高利用率的片上存储网络中存储元组及节点坐标示意图；
27.图5是本发明高带宽、高利用率的片上存储网络中存储元组环形“手拉手”连接及z坐标示意图；
28.图6是本发明高带宽、高利用率的片上存储网络中网络总线示意图；
29.图7是本发明高带宽、高利用率的片上存储网络中本地总线示意图；
30.图8是本发明高带宽、高利用率的片上存储网络中四端口节点的五向路由示意图；
31.图9是本发明高带宽、高利用率的片上存储网络中四端口节点中五向路由的四种路由方式示意图；
32.图10是本发明高带宽、高利用率的片上存储网络中路径约束示意图；
33.图11是本发明基于高带宽、高利用率的片上存储网络的加速芯片架构示意图；
34.图12是本发明高带宽、高利用率的片上存储网络中网络注入模块示意图；
35.图13是本发明基于高带宽、高利用率的片上存储网络的加速芯片架构中存储优先级示意图。
36.图中，1.片上存储网络，2.axi互联仲裁器，3.计算单元，4.axi总线，5.四端口节点，6.三端口节点，7.网络注入模块，8.网络总线，9.五向路由，10.本地总线，11.存储单元，12.四向路由，13.传输通道t，14.控制通道c，15.网络注入主机，16.网络注入仲裁模块，17.axi从机，18.乒乓fifo模块，19.网络总线输入通道，20.节点注入模块，21.节点仲裁模块，22.交换通道，23.本地通道，24.节点排出模块，25.网络总线输出通道，29.本地通道中的传输通道t，30.本地总线输入通道，31.本地总线输出通道。
具体实施方式
37.下面结合附图和具体实施方式对本发明进行详细说明。
38.本发明高带宽、高利用率的片上存储网络，如图1所示，包括多个围成一圈的存储元组，存储元组包括axi总线4、网络注入模块7、网络总线8和多个多端口节点，端口节点包括四端口节点5和三端口节点6，三端口节点6为位于存储元组底层的多端口节点，存储元组的多端口节点除底层外均为四端口节点5，如图2所示，四端口节点5包括通过本地总线连接的存储单元11和一个五向路由9，如图3所示，三端口节点6包括通过本地总线连接的存储单元11和一个四向路由12。
39.多端口节点之间通过网络总线连接，存储元组的多端口节点呈多层机构，多层结构为金字塔形状，存储元组顶端的多端口节点设置有一个，存储元组中的多端口节点由顶端的多端口节点向下每层端口节点的数量依次增加一个，网络注入模块与底层多个三端口节点6通过网络总线8连接，axi总线4与网络注入模块7连接，存储元组位于每层端点位置的多端口节点与相邻存储元组对应位于每层端点位置的多端口节点通过网络总线8连接。
40.存储元组的多端口节点由底层向顶端方向，上层的每个多端口节点位于下层相邻两多端口节点之间，四端口节点5的五向路由分别通过e、w、s、n四个方向的网络总线与斜上和斜下方向的四个相邻路由连接，四端口节点5的e方向网络总线8与上层右侧四端口节点5的w方向网络总线8相连，四端口节点5的n方向网络总线8与上层左侧四端口节点5的s方向网络总线8相连，四端口节点5的五向路由9还通过本地总线10与存储单元11连接，三端口节点6的四向路由12分别通过l、r、b三个方向的网络总线与斜上方向的三个相邻路由连接，三端口节点6的l方向与上层左侧四端口节点5的s方向网络总线8相连，r方向与上层右侧四端口节点5的w方向网络总线8相连，三端口节点6的四向路由还通过本地总线10与存储单元11连接。
41.如图4-5所示，片上存储网络1由x，y，z三维坐标定位目标节点，存储元组中，顶层的一个四端口节点5为x,y坐标原点，左侧为x轴指向网络注入模块，右侧为y轴指向网络注入模块，第一层节点坐标为(0，0)，第二层节点坐标从左往右依次为(1，0)、(0，1)，第三层节点坐标从左往右依次为(2，0)、(1，1)、(0，2)，依次类推。
42.片上存储网络有存储元组k个，k个存储元组连接成k端口片上存储网络1，存储元组有层数f，各存储元组的axi总线请求数据长度有最小值dl
min
，则x、y坐标的最大值为(f-1)；片上存储网络1请求的最长路径为经过p
max
个节点，每个节点延迟t个周期，则dl
min
为(p
max-1)*t*2+1；以k＝5，f＝4为例，由6个四端口节点5、4个三端口节点6、1个网络注入模块7、1个axi总线4以及若干网络总线8组成一个存储元组，再由5个存储元组环形连接组成一个片上存储网络；存储元组环形“手拉手”连接组成z坐标，即x为0的节点与y为0的节点相连，则z坐标的最大值为(k-1)；通过扩展k、f以及存储深度可以获得不同规模的片上存储网络，以适配不同算法。
43.如图6所示，网络总线8中设置有两个传输通道t13和两个控制通道c14，网络总线8中的两个传输通道t的信号传输方向相反，网络总线8中的两个控制通道c14的信号传输方向相反。
44.如图7所示，本地总线10中设置有两个传输通道t13和一个控制通道c14，网络总线8中的两个传输通道t13的信号传输方向相反。
45.传输通道t中包含数据有效信号、数据信号、id信号三种信号；控制通道c中包含地址有效信号、地址信号、模式信号、id信号四种信号，其中地址信号包含了目标节点坐标和节点存储访存地址。
46.如图8所示，五向路由9中有四个交换通道22和一个本地通道23，同样的，四向路由12中有三个交换通道22和一个本地通道23，交换通道22和本地通道23均包含一个传输通道t13和一个控制通道c14，五向路由9及四向路由12中均有节点仲裁模块21；某一方向的网络总线输入通道19将请求输入该路由中，通过节点仲裁模块21及节点注入模块20注入交换通道22或本地通道23，根据仲裁结果，将该请求送入节点排出模块24，并通过网络总线输出通道25输出至网络中；网络总线输入通道19由一个输入传输通道t13和一个输入控制通道c14组成，网络总线输出通道25由一个输出传输通道t13和一个输出控制通道c14组成，本地总线输入通道30由一个输入传输通道t13组成，本地总线输出通道31由一个输出传输通道t13和一个输出控制通道c14组成。
47.如图9、10所示，五向路由9和四向路由12均有读请求交换路由，写请求交换路由，
读请求本地路由，写请求本地路由等四种路由模式；以两个方向请求为例(实线与虚线各代表一个请求)，如图9(a)、(b)所示，同一个方向的网络总线输入通道19和网络总线输出通道25组合，可以进行写请求，当请求非本节点时，占用同一交换通道22的控制通道c14和传输通道t13，通过网络总线输出通道25输出至网络中，当请求本节点时，占用本地通道23的控制通道c14和传输通道t13，通过本地总线输出通道31输出至存储模块中；如图9(c)、(d)所示，不同方向的网络总线输入通道19和网络总线输出通道25组合，可以进行读请求，当请求非本节点时，占用一个交换通道22的控制通道c14，通过网络总线输出通道25输出至网络中，数据返回时，占用另一个交换通道22的传输通道t13，当请求本节点时，占用本地通道23的控制通道c14，通过本地总线输出通道31输出至存储模块中，数据通过本地总线输入通道30返回时，不占用传输通道t13；
48.如图4、5、11所示，片上存储网络1中路径有约束，以本端口z＝0为例，当目标节点z与本端口z相同时，路径只能在本节点x与目标节点x相等，或本节点y与目标节点y相等的方向上移动；当向左跨越存储元组时，只能从x与目标节点y相等的路径且y＝0的节点跨越；当向右跨越存储元组时，只能从y与目标节点x相等的路径且x＝0的节点跨越；
49.片上存储网络1有两级仲裁机制，第一级为网络注入模块7中的网络注入仲裁，第二级为节点路由9和12中的路径仲裁；网络注入模块具有超前传输功能：网络注入模块完成一次注入请求后，可以在请求结果未返回时，再次注入请求；
50.片上存储网络1中第一级网络注入模块7的仲裁策略为：当目标节点z与本端口z相同时，网络注入模块只能从y坐标与目标节点的y坐标相等，或与目标节点的(f-1-x)相等的底层节点注入请求，即每个节点均有两条请求路径，底层节点只有一个请求路径；当目标节点z与本端口z不同时，若目标节点z距本节点z左侧方向最近，则底层节点中y＝0的节点优先，其次为x坐标等于目标节点y坐标的底层节点，若目标节点z距本节点z右侧方向最近，则底层节点中x＝0的节点优先，其次为y坐标等于目标节点x坐标的底层节点；当请求的所有路径均占用时，该请求等待；
51.片上存储网络1中第二级节点路由仲裁策略为：本节点z与目标节点z相同时，若本节点x与目标节点x相等，则本节点y趋向于目标节点y，若本节点y与目标节点y相等，则本节点x趋向于目标节点x；本节点z与目标节点z不同时，若目标节点z距本节点z左侧方向最近，则本节点y先趋于0，本节点x再趋于目标节点y，之后跨过当前存储元组，若目标节点z距本节点z右侧方向最近，则本节点x先趋于0，本节点y再趋于目标节点x，之后跨过当前存储元组；本节点坐标与目标节点坐标完全相等时，通过本地总线访问本地存储。
52.本发明基于高带宽、高利用率的片上存储网络的加速芯片架构，如图9所示，包括如本发明的高带宽、高利用率的片上存储网络，还包括axi互联仲裁器2和多个计算单元3，每个计算单元3通过axi总线4与axi互联仲裁器2中的从机相连构成axi主机，片上存储网络中每一个端口与axi互联仲裁器中的主机通过axi总线相连构成axi从机17，axi互联仲裁器2中有仲裁模块，可通过axi主机请求的优先级及节点坐标仲裁片上存储网络的端口，每一个axi从机17均有一个计数器，用以对最小请求个数进行计数。
53.本发明的加速芯片架构设置有三级仲裁机制，第一级为axi互联仲裁器2中仲裁片上网络存储端口，第二级为片上存储网络中网络注入模块7的第一级网络注入仲裁，第三级为片上存储网络中节点路由的第二级路径仲裁。
54.本发明的加速芯片架构设置有两级共享机制，第一级为通过axi互联仲裁器2实现的片上网络存储端口共享，第二级为通过片上存储网络实现的存储元组间存储共享。
55.如图12所示，网络注入模块7中有axi总线4的axi从机17和网络总线8的网络注入主机15，网络注入主机15与axi从机17之间有网络注入仲裁模块16；网络注入模块7中在读请求的数据返回时，有两个fifo乒乓模块18接受存储网络返回的数据，fifo的深度为dl
min-1；
56.片上存储网络请求的最长路径为经过p
max
个节点，每个节点延迟t个周期，则dl
min
为(p
max-1)*t*2+1；
57.axi互联仲裁器2具有超前传输功能：axi主机完成一次请求后，可以在axi从机请求结果未返回时，发出新的请求，进行超前传输；
58.axi互联仲裁器2的axi从机端口占用机制为：当目标节点与上次请求目标节点不同时，端口解除占用，并重新仲裁，当目标节点与上次请求目标节点相同时，若该axi从机端口请求个数大于等于dl
min
，则解除端口占用，并重新仲裁，若小于dl
min
，则继续占用当前端口，跳过仲裁；当axi主机为读请求时，等待axi从机返回数据后，解除占用；axi总线中的id，为axi主机的标号，通过axi从机返回的id判断axi从机数据为哪一个axi主机请求。
59.第一级axi互联仲裁器2中的仲裁策略为：当与目标节点z相等的存储元组端口及最近的旁存储元组端口无占用时，若目标节点为存储元组的边界节点，即x、y坐标任一为0，则旁存储元组端口优先，若目标节点为存储元组的内侧节点，即x、y坐标均不为0时，则与目标节点z相等的存储元组端口优先；当与目标节点z相等的存储元组端口占用，或与目标节点最近的旁存储元组端口占用时，若目标节点与占用端口的目标节点相同时，则继续使用该端口，否则使用另一存储元组端口；当与目标节点z相等的存储元组端口及最近的旁存储元组端口均占用，且与占用端口的目标节点均不相同时，则该请求为等待状态；
60.如图13所示，片上存储网络1的读写调度策略为：写数据时，并行度低的算法数据存储在相同区域，并行度高的算法按照平行度分散存储在多个区域，当算法数据不会在用到时，可以被新数据覆盖；写数据时，以路径最短为准则，即最靠近网络注入模块7的节点优先存储；读数据时，以路径最短为准则，尽量避免内侧节点通过旁存储元组端口访问；
61.通过前期仿真测试，可以建立端侧算法并行度，读取带宽，计算延迟等计算单元特性与片上存储网络的存储元组层数f、存储元组个数k、节点存储深度等最佳匹配图谱；在应用时，只需分析算法的特性，根据图谱查找适合该算法的片上存储网络特性参数，再通过进一步微调结构实现端侧存储的最佳适配；当m》k时，可利用计算单元的请求空泡时间，完成其他计算单元的请求，提高总线利用率；通过三级仲裁策略、两级共享策略以及软件调度方法，实现对算法加速的同时，算法并行度可配置，存储资源最小化，总线利用率最高化，存储利用率最高化。

技术特征：
1.高带宽、高利用率的片上存储网络，其特征在于，包括多个围成一圈的存储元组，所述存储元组包括axi总线(4)、网络注入模块(7)、网络总线(8)和多个多端口节点，所述多端口节点之间通过网络总线连接，所述存储元组的多端口节点呈多层机构，所述多层结构为金字塔形状，所述存储元组顶端的多端口节点设置有一个，所述存储元组中的多端口节点由顶端的多端口节点向下每层多端口节点的数量依次增加一个，所述网络注入模块与底层多个多端口节点通过网络总线连接，所述axi总线(4)与网络注入模块(7)连接，所述存储元组位于每层端点位置的多端口节点与相邻存储元组对应位于每层端点位置的多端口节点通过网络总线(8)连接。2.根据权利要求1所述的高带宽、高利用率的片上存储网络，其特征在于，所述多端口节点包括四端口节点(5)和三端口节点(6)，所述三端口节点(6)为位于存储元组底层的多端口节点，所述存储元组的多端口节点除底层外均为四端口节点(5)，所述四端口节点(5)包括通过本地总线连接的存储单元(11)和一个五向路由(9)，三端口节点(6)包括通过本地总线连接的存储单元(11)和一个四向路由(12)。3.根据权利要求2所述的高带宽、高利用率的片上存储网络，其特征在于，所述存储元组的多端口节点由底层向顶端方向上层的每个多端口节点位于下层相邻两多端口节点之间，所述四端口节点(5)的五向路由分别通过四个方向的网络总线与斜上和斜下方向的四个相邻路由连接，所述四端口节点(5)的五向路由还通过本地总线(10)与存储单元(11)连接，所述三端口节点(6)的四向路由分别通过三个方向的网络总线与斜上方向的两个相邻路由和下方网络注入模块(7)连接，所述三端口节点(6)的四向路由还通过本地总线(10)与存储单元(11)连接。4.根据权利要求1所述的高带宽、高利用率的片上存储网络，其特征在于，所述网络总线(8)中设置有两个传输通道t(13)和两个控制通道c(14)，所述网络总线(8)中的两个传输通道t(13)的信号传输方向相反，所述网络总线(8)中的两个控制通道c(14)的信号传输方向相反。5.根据权利要求3所述的高带宽、高利用率的片上存储网络，其特征在于，所述本地总线(10)中设置有两个传输通道t(13)和一个控制通道c(14)，所述网络总线(8)中的两个传输通道t(13)的信号传输方向相反。6.根据权利要求4或5所述的高带宽、高利用率的片上存储网络，其特征在于，所述传输通道t(13)中包含数据有效信号、数据信号、id信号三种信号；控制通道c(14)中包含地址有效信号、地址信号、模式信号、id信号四种信号，其中地址信号包含了目标节点坐标和节点存储访存地址。7.基于高带宽、高利用率的片上存储网络的加速芯片架构，包括如权利要求1所述的高带宽、高利用率的片上存储网络，其特征在于，还包括axi互联仲裁器(2)和多个计算单元(3)，每个计算单元(3)通过axi总线(4)与axi互联仲裁器(2)中的从机相连构成axi主机，片上存储网络中每一个端口与axi互联仲裁器中的主机通过axi总线相连构成axi从机(17)。8.根据权利要求7所述的基于高带宽、高利用率的片上存储网络的加速芯片架构，其特征在于，设置有三级仲裁机制，第一级为axi互联仲裁器(2)中仲裁片上网络存储端口，第二级为片上存储网络中网络注入模块(7)的第一级网络注入仲裁，第三级为片上存储网络中节点路由的第二级路径仲裁。
9.根据权利要求7所述的基于高带宽、高利用率的片上存储网络的加速芯片架构，其特征在于，设置有两级共享机制，第一级为通过axi互联仲裁器(2)实现的片上网络存储端口共享，第二级为通过片上存储网络实现的存储元组间存储共享。10.根据权利要求7所述的基于高带宽、高利用率的片上存储网络的加速芯片架构，其特征在于，所述片上存储网络有存储元组k个，存储元组有层数f，各存储元组的axi总线请求数据长度有最小值dl
min
；网络注入模块(7)中在读请求的数据返回时，有两个fifo乒乓模块接受存储网络返回的数据，fifo的深度为dl
min-1；所述片上存储网络请求的最长路径为经过p
max
个节点，每个节点延迟t个周期，则dl
min
为(p
max-1)*t*2+1；所述axi互联仲裁器(2)的axi从机端口占用机制为：当目标节点与上次请求目标节点不同时，端口解除占用，并重新仲裁，当目标节点与上次请求目标节点相同时，若该axi从机端口请求个数大于等于dl
min
，则解除端口占用，并重新仲裁，若小于dl
min
，则继续占用当前端口，跳过仲裁；当axi主机为读请求时，等待axi从机返回数据后，解除占用；axi总线中的id，为axi主机的标号，通过axi从机返回的id判断axi从机数据为哪一个axi主机请求。

技术总结
本发明公开了高带宽、高利用率的片上存储网络，包括axi总线、网络注入模块、网络总线、四端口节点、三端口节点的存储元组环形手拉手组成；通过调整、扩展存储结构的存储元组层数、存储元组个数、节点存储深度等，适配端侧不同应用算法，实现片上存储网络的高带宽访问，及各存储元组的快速共享访问。本发明还公开了基于高带宽、高利用率的片上存储网络的加速芯片架构，包括M个计算单元、K端口片上存储网络、axi总线、axi互联仲裁器，本发明通过三级仲裁策略和两级共享策略，实现对算法加速的同时，并行度可配置，存储资源最小化，总线利用率最高化，存储利用率最高化。存储利用率最高化。存储利用率最高化。


技术研发人员：余宁梅 田典 胡锦洲
受保护的技术使用者：西安理工大学
技术研发日：2023.03.31
技术公布日：2023/7/25