一种低噪声高PSR的LDO电路

一种低噪声高psr的ldo电路
技术领域
1.本发明属于集成电路技术领域，具体涉及一种低噪声高psr的ldo电路。


背景技术：

2.ldo作为电源管理芯片种类之一，在一定负载范围内，可以将直流电压转换为另一固定直流电压输出。相对于开关变换器而言，ldo在隔离噪声和纹波抑制方面比较突出，且具备低成本、易集成、控制简单、外围元件少及输出电压稳定的特点，往往用于给片内噪声敏感的模拟或射频模块供电，因此需要消除较大的电压纹波，此外ldo电路自身的器件噪声也要尽可能低才能输出一个干净的电压。
3.传统ldo噪声来源主要是基准，误差放大器以及用来设置输出电压的电阻分压网络，而基准和误差放大器也会影响psr性能。特别是，对于宽负载范围的ldo来说，需要添加自适应偏置用做频率补偿，但这会导致功率管栅极阻抗变化范围过大，因此使用传统前馈纹波消除的办法去提升中高频的psr效果不佳。


技术实现要素：

4.针对上述问题，本发明提出了一种低噪声高psr的ldo电路。其目的在于解决宽负载条件下ldo的psr恶化问题以及实现电路整体的低噪声。
5.本发明的技术方案为：
6.一种低噪声高psr的ldo电路，包括基准模块和ldo主体电路模块；
7.所述的基准模块用于产生精确的基准电流，流经片外rc滤波网络后输出给ldo主环路模块作为基准电压v
ref
。输入为电源vin，输出为流经r
set
电阻产生的基准电压v
ref
，第一偏置v
b1
，第二偏置v
b2
，pmos共栅管偏置v
bp
，nmos共栅管偏置v
bn
以及开关管偏置v
sw
；所述的基准模块还产生偏置电压，为ldo主环路模块提供电压偏置。
8.所述基准模块包含基准电流偏置电压产生模块和rc滤波网络。其中，所述基准电流偏置电压产生模块用于产生基准电流及偏置电压v
b1
，v
b2
，v
bp
，v
bn
及v
sw
。所述rc滤波网络由r
set
电阻和c
set
电容构成，r
set
电阻确定输出电压v
ref
，c
set
电容可以滤除高频噪声，并提高高频电源抑制比。
9.所述的ldo主环路模块用于输出低噪声高psr的直流电压vo。输入为电源vin、v
ref
、v
b1
、v
b2
、v
bp
、v
bn
及v
sw
，输出为vo。其中，v
ref
连接到轨对轨误差放大器模块的反相端；v
b1
为轨对轨误差放大器和自适应psr增强提供偏置；v
b2
为缓冲级提供偏置；v
bp
、v
bn
为轨对轨误差放大器提供偏置；v
sw
控制开关管m3。
10.ldo主环路模块包含轨对轨误差放大器、缓冲级、自适应psr增强电路和功率级；所述轨对轨误差放大器包括第一mos管m1、第二mos管m2、第三mos管m3、第四mos管m4、第五mos管m5、第六mos管m6、第七mos管m7、第八mos管m8、第九mos管m9、第一耗尽型nmos叠层管m
dep1
、第二耗尽型nmos叠层管m
dep2
、第三耗尽型nmos叠层管m
dep3
、第一三极管q1、第二三极管q2、第三三极管q3、第四三极管q4、第五三极管q5、第六三极管q6、第七三极管q7、第八三极
管q、第九三极管q9、第十三极管q10、第十一三极管q11、第十二三极管q12、第十三三极管q13、第十四三极管q14、第十五三极管q15、第十六三极管q16、第十七三极管q17、第十八三极管q18；第一mos管m1的源极接电源，其栅极接第一偏置电压v
b1
，其漏极接第一耗尽型nmos叠层管m
dep1
的栅极和漏极；第二mos管m2的源极接电源，其栅极接第一偏置电压v
b1
，其漏极接第三三极管q3的发射极、第四三极管q4的发射极、第三mos管m3的源极；第一耗尽型nmos叠层管m
dep1
的栅极接第二耗尽型nmos叠层管m
dep2
的栅极和第三耗尽型nmos叠层管m
dep3
的栅极，第一耗尽型nmos叠层管m
dep1
的源极接第一三极管q1的基极和第三三极管q3的基极；第二耗尽型nmos叠层管m
dep2
的漏极接第九三极管q9的集电极和第六mos管m6的源极，第二耗尽型nmos叠层管m
dep2
的源极接第一三极管q1的集电极；第三耗尽型nmos叠层管m
dep3
的漏极接第十三极管q10的集电极和第七mos管m7的源极，第三耗尽型nmos叠层管m
dep3
的源极接第二三极管q2的集电极；第一三极管q1的发射极接第五三极管q5的集电极和第二三极管q2的发射极；第三三极管q3的集电极接第四mos管m4的源极和第七三极管q7的集电极；第四三极管q4的基极接第二三极管q2的基极和基准电压v
ref
；第四三极管q4的集电极接第五mos管m5的源极和第八三极管q8的集电极；第三mos管m3的栅极接开关管偏置电压v
sw
，第三mos管m3的漏极接第五三极管的基极以及第六三极管q6的集电极和基极，第五三极管q5的发射极和第六三极管q6的发射极接地；第九三极管q9的发射极接电源，其基极接第十三极管q10的基极和第十一三极管q11的发射极；第十一三极管q11的基极接第六mos管m6的漏极、第十二三极管q12的发射极和第十三三极管q13的集电极，第十一三极管q11的集电极接地；第六mos管m6的栅极接第七mos管m7的栅极并接pmos共栅管偏置电压v
bp
；第十二三极管q12的基极接第十八三极管q18的基极和集电极、第九mos管m9的漏极，第十二三极管q12的集电极接第十三三极管q13的发射极、第四mos管m4的漏极、第七三极管q7的基极和第八三极管q8的基极；第十三三极管q13的基极接第八mos管m8的漏极、第十五三极管q15的基极和集电极；第四mos管m4的栅极接第五mos管的栅极并接nmos共栅管偏置电压v
bn
；第七三极管q7的发射极和第八三极管q8的发射极接地；第八mos管m8的源极接电源，其栅极接第一偏置电压v
b1
；第十五三极管q15的发射结接第十四三极管q14的集电极和基极，第十四三极管q14的发射极接地；第十六三极管q16的发射极接电源，其集电极和基极接第十七三极管q17的发射极；第十七三极管q17的集电极和基极接第十八三极管q18的发射极；第九mos管m9的栅极接第二偏置电压v
b2
，其源极接地；第七mos管m7的漏极和第五mos管m5的漏极连接并作为轨对轨误差放大器的输出端；
11.所述缓冲级的输入端接轨对轨误差放大器的输出端，缓冲级的输出端接自适应psr增强电路的输入端，缓冲级的偏置电压为第二偏置电压v
b2
；
12.所述自适应psr增强电路包括第十mos管m10、第十一mos管m11、第十二mos管m12、第十三mos管m13、第十四mos管m14、第十五mos管m15、第十九三极管q19、第二十三极管q20；第十mos管m10的源极接电源，其栅极接第一偏置电压v
b1
，其漏极接第十一mos管m11的漏极和栅极、第十二mos管m12的栅极、第十四mos管m14的漏极；第十一mos管m11的源极接地；第十四mos管m14的源极接电源，其栅极接第十三mos管m13的漏极、第十九三极管q19的发射极、第十五mos管m15的栅极和漏极、第二十三极管q20的集电极；第十三mos管m13的源极接电源，其栅极接第一偏置电压v
b1
；第十九三极管q19的基极接缓冲级的输出端，其集电极接第二十三极管q20的基极和第十二mos管m12的漏极；第十二mos管m12的源极和第二十三极
管q20的发射极接地；第十五mos管m15的漏极为自适应psr增强电路的输出端；
13.所述功率级由pmos功率管、片外电容cout、等效串联电阻resr、负载电阻rl和负载电容cl构成，所述pmos功率管的源极接电源，其栅极接自适应psr增强电路的输出；pmos功率管的漏极为ldo电路的输出端，接等效串联电阻resr的一端、负载电容cl的一端、第一耗尽型nmos叠层管m
dep1
的源极和第一三极管q1的基极；等效串联电阻resr的另一端通过片外电容cout后接地，负载电容cl的另一端接地。
14.其中，所述轨对轨误差放大器采用折叠cascode结构，以较高的低频增益获取电路低频较好的psr性能，此外在npn输入对管的集电极堆叠一个耗尽型nmos管，可以在保证低压差的同时减弱npn输入对管集电极对基极噪声的影响；所述缓冲级由一个源随器构成，用于抬高轨对轨误差放大器输出的直流工作点，使其在全负载范围都能提供较高的增益；所述自适应psr增强电路用于在宽负载范围内保证环路稳定性以及增强中高频段的psr性能；所述功率级由pmos功率管、片外电容c
out
、等效串联电阻r
esr
、负载电阻r
l
和负载电容c
l
构成，其中r
esr
电阻和片外电容c
out
产生的零点用于补偿ea输出极点，使gbw内只有一个极点，获得良好的频率响应特性。
15.本发明的有益效果为：本发明提出了一种低噪声高psr的ldo电路。该电路通过单位增益负反馈的架构消除了传统ldo中电阻分压网络对噪声的贡献，此架构还可以使得环路增益、频率响应及带宽不随输出电压改变，因此使得噪声、psr及瞬态性能不随输出电压改变。此外解决了bjt做输入对管普遍产生的psr恶化问题，在低中频段对psr有较大提升。本发明还利用自适应psr增强技术，使得在宽负载范围内，ldo电路的psr性能得到一定的提升。
附图说明
16.图1是本发明提出的一种低噪声高psr的ldo电路的系统框图。
17.图2是本发明提出的一种低噪声高psr的ldo电路的ldo轨对轨误差放大器结构图。
18.图3是本发明提出的一种低噪声高psr的ldo电路的ldo自适应psr增强结构图。
19.图4是本发明提出的一种低噪声高psr的ldo电路在500ma负载下有无输入叠层管的psr特性比较。
20.图5是本发明提出的一种低噪声高psr的ldo电路在500ma负载下有无自适应纹波前馈电路的psr特性比较。
21.图6是本发明提出的一种低噪声高psr的ldo电路在500ma负载下的输出噪声频谱。
具体实施方式
22.为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明进行详细地说明。所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
23.需要说明的是，在本发明中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
24.本发明提出的一种低噪声高psr的ldo电路的系统框图如图1所示，包括基准模块和ldo主环路模块。整体架构采取单位增益负反馈的架构，无需电阻分压网络确定输出电压，消除了传统ldo结构电阻分压网络的噪声。其中基准模块将产生精确的基准电流和偏置电压，该基准电流经过片外rc滤波网络之后产生ldo主环路所需要的v
ref
基准电压，用以确定ldo的输出电压vo，基准模块产生的偏置电压为ldo主环路模块提供电压偏置；基准所包含的噪声和高频电源纹波被rc滤波网络滤除。ldo主环路模块的误差放大器采用bjt型的轨对轨cascode误差放大器，以达到宽负载范围内高增益低噪声的需求。当vo＜v
ref1
时，pnp输入对管工作，npn输入对管截止；当vo＞v
ref2
时，npn输入对管工作，pnp输入对管截止；当v
ref1
《vo《v
ref2
时，两对输入对管都工作，从而满足输出电压宽范围变化时，两对输入对管工作状态的平滑切换，其中v
ref1
，v
ref2
为r
set
产生的基准电压值，且v
ref1
《v
ref2
。采用耗尽型nmos管做叠层管，屏蔽纹波，在npn输入对的集电极得到较为干净的电压，显著提升了中低频段的psr。利用耗尽型管主要是为了满足低压差的要求。本发明使用了一种自适应psr增强电路，一方面可以进行频率补偿，以满足宽负载范围输出极点变化过大带来的稳定性问题；另一方面，提升了中高频的psr性能。下面分别描述各个模块的电路结构及连接关系。
25.如图2给出了轨对轨误差放大器的一种实现形式。输入对管q1，q3的基极与功率管的漏极即输出vo连接在一起。输入对管q2和q4的基极连接在一起，接基准模块输出电压v
ref
。q3，q4的发射极与m2的漏极及开关管m3的源极连在一起，m2的栅极接基准模块输出的固定偏置v
b1
，m2为轨对轨误差放大器提供尾电流源。m3的漏极与q6的集电极、基极，q5的基极连在一起，q5和q6构成电流镜，为npn输入对q1和q2提供尾电流。其中q6为二极管连接。q1，q2的集电极分别接耗尽管m
dep2
，m
dep3
的源极，m
dep2
，m
dep3
为耗尽型的nmos叠层管。m
dep2
，m
dep3
的栅极由电流源m1和栅漏短接的m
dep1
进行偏置。其中m1的栅极接固定偏置v
b1
，m
dep1
的源极接输出电压vo。m
dep2
，m
dep3
的漏端v
c1
和v
c2
分别接到pmos共栅管m6和m7的源极以及q9和q
10
的集电极，q1，q2，q9，q
10
，m6和m7一起构成npn输入对管工作时的折叠共源共栅结构，其中q9，q
10
为电流镜。q3，q4的集电极v
c3
和v
c4
分别接到nmos共栅管m4和m5的源极以及q7和q8的集电极，q3，q4，q7，q9，m4和m5一起构成pnp输入对管工作时的折叠共源共栅结构，q7，q8为电流镜。q
10
，q
11
，q
12
，q
16
，q
17
，q
18
构成跨导线性环，为q9和q
10
提供偏置电流。q
10
的基极接q
11
的发射极，q
11
的基极接q
12
的发射极。q
16
，q
17
，q
18
为三个二极管连接的pnp，三个bjt串联，q
18
的集电极，电流源m9的漏极以及q
12
的基极相连，m9的栅极为固定偏置v
b2
。q8，q
13
，q
14
，q
15
构成跨导线性环，为q7和q8提供偏置电流。q
13
的发射极接q8的基极。q
14
和q
15
为二极管连接的npn，两个bjt串联，q
15
的集电极，电流源m8的漏极以及q
13
的基极相连，m8的栅极为固定偏置v
b1
。m5和m7漏端作为轨对轨误差放大器的输出端。
26.如图3给出了自适应psr增强结构的一种实现形式。其中m
10
，m
11
，m
12
，m
13
，m
14
，m
15
，q
19
，q
20
一起构成自适应纹波psr增强电路，m
15
为自适应偏置。m
14
按一定比例缩小m
15
的电流，m
10
和m
13
为恒流源，m
11
和m
12
为电流镜，m
11
栅漏短接。m
13
的漏极和m
15
的栅极和漏极，q
19
的发射极，q
20
的集电极以及功率管的栅极接在一起，m
13
的栅极接v
b1
固定偏置，m
14
的栅极与m
15
接在一起，m
14
的漏极，m
10
的漏极，m
11
的栅极及m
12
的栅极接在一起，m
10
的栅极为固定偏置v
b1
。功率管m
power
的漏端为输出vo。通过自适应psr增强电路，可以确保在全负载条件下实现高psr的效果。
27.图4、图5和图6只代表某一种仿真条件下的仿真结果，本专利提出的结构在更改仿
真条件和电路参数的情况下依然能起到相应效果，所以更改仿真条件和电路参数仍然在本发明的保护范围之内。
28.本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其他各种具体变形和组合，这些变形和组合仍然在本发明的保护范围之内。

技术特征：
1.一种低噪声高psr的ldo电路，其特征在于，包括基准模块和ldo主环路模块；所述的基准模块用于产生基准电流和偏置电压，所述基准电流经过rc滤波网络后输出给ldo主环路模块作为基准电压v
ref
；所述偏置电压包括第一偏置电压v
b1
，第二偏置电压v
b2
，pmos共栅管偏置电压v
bp
，nmos共栅管偏置电压v
bn
以及开关管偏置电压v
sw
；所述ldo主环路模块包含轨对轨误差放大器、缓冲级、自适应psr增强电路和功率级；所述轨对轨误差放大器包括第一mos管m1、第二mos管m2、第三mos管m3、第四mos管m4、第五mos管m5、第六mos管m6、第七mos管m7、第八mos管m8、第九mos管m9、第一耗尽型nmos叠层管m
dep1
、第二耗尽型nmos叠层管m
dep2
、第三耗尽型nmos叠层管m
dep3
、第一三极管q1、第二三极管q2、第三三极管q3、第四三极管q4、第五三极管q5、第六三极管q6、第七三极管q7、第八三极管q、第九三极管q9、第十三极管q10、第十一三极管q11、第十二三极管q12、第十三三极管q13、第十四三极管q14、第十五三极管q15、第十六三极管q16、第十七三极管q17、第十八三极管q18；第一mos管m1的源极接电源，其栅极接第一偏置电压v
b1
，其漏极接第一耗尽型nmos叠层管m
dep1
的栅极和漏极；第二mos管m2的源极接电源，其栅极接第一偏置电压v
b1
，其漏极接第三三极管q3的发射极、第四三极管q4的发射极、第三mos管m3的源极；第一耗尽型nmos叠层管m
dep1
的栅极接第二耗尽型nmos叠层管m
dep2
的栅极和第三耗尽型nmos叠层管m
dep3
的栅极，第一耗尽型nmos叠层管m
dep1
的源极接第一三极管q1的基极和第三三极管q3的基极；第二耗尽型nmos叠层管m
dep2
的漏极接第九三极管q9的集电极和第六mos管m6的源极，第二耗尽型nmos叠层管m
dep2
的源极接第一三极管q1的集电极；第三耗尽型nmos叠层管m
dep3
的漏极接第十三极管q10的集电极和第七mos管m7的源极，第三耗尽型nmos叠层管m
dep3
的源极接第二三极管q2的集电极；第一三极管q1的发射极接第五三极管q5的集电极和第二三极管q2的发射极；第三三极管q3的集电极接第四mos管m4的源极和第七三极管q7的集电极；第四三极管q4的基极接第二三极管q2的基极和基准电压v
ref
；第四三极管q4的集电极接第五mos管m5的源极和第八三极管q8的集电极；第三mos管m3的栅极接开关管偏置电压v
sw
，第三mos管m3的漏极接第五三极管的基极以及第六三极管q6的集电极和基极，第五三极管q5的发射极和第六三极管q6的发射极接地；第九三极管q9的发射极接电源，其基极接第十三极管q10的基极和第十一三极管q11的发射极；第十一三极管q11的基极接第六mos管m6的漏极、第十二三极管q12的发射极和第十三三极管q13的集电极，第十一三极管q11的集电极接地；第六mos管m6的栅极接第七mos管m7的栅极并接pmos共栅管偏置电压v
bp
；第十二三极管q12的基极接第十八三极管q18的基极和集电极、第九mos管m9的漏极，第十二三极管q12的集电极接第十三三极管q13的发射极、第四mos管m4的漏极、第七三极管q7的基极和第八三极管q8的基极；第十三三极管q13的基极接第八mos管m8的漏极、第十五三极管q15的基极和集电极；第四mos管m4的栅极接第五mos管的栅极并接nmos共栅管偏置电压v
bn
；第七三极管q7的发射极和第八三极管q8的发射极接地；第八mos管m8的源极接电源，其栅极接第一偏置电压v
b1
；第十五三极管q15的发射结接第十四三极管q14的集电极和基极，第十四三极管q14的发射极接地；第十六三极管q16的发射极接电源，其集电极和基极接第十七三极管q17的发射极；第十七三极管q17的集电极和基极接第十八三极管q18的发射极；第九mos管m9的栅极接第二偏置电压v
b2
，其源极接地；第七mos管m7的漏极和第五mos管m5的漏极连接并作为轨对轨误差放大器的输出端；所述缓冲级的输入端接轨对轨误差放大器的输出端，缓冲级的输出端接自适应psr增
强电路的输入端，缓冲级的偏置电压为第二偏置电压v
b2
；所述自适应psr增强电路包括第十mos管m10、第十一mos管m11、第十二mos管m12、第十三mos管m13、第十四mos管m14、第十五mos管m15、第十九三极管q19、第二十三极管q20；第十mos管m10的源极接电源，其栅极接第一偏置电压v
b1
，其漏极接第十一mos管m11的漏极和栅极、第十二mos管m12的栅极、第十四mos管m14的漏极；第十一mos管m11的源极接地；第十四mos管m14的源极接电源，其栅极接第十三mos管m13的漏极、第十九三极管q19的发射极、第十五mos管m15的栅极和漏极、第二十三极管q20的集电极；第十三mos管m13的源极接电源，其栅极接第一偏置电压v
b1
；第十九三极管q19的基极接缓冲级的输出端，其集电极接第二十三极管q20的基极和第十二mos管m12的漏极；第十二mos管m12的源极和第二十三极管q20的发射极接地；第十五mos管m15的漏极为自适应psr增强电路的输出端；所述功率级由pmos功率管、片外电容cout、等效串联电阻resr、负载电阻rl和负载电容cl构成，所述pmos功率管的源极接电源，其栅极接自适应psr增强电路的输出；pmos功率管的漏极为ldo电路的输出端，接等效串联电阻resr的一端、负载电容cl的一端、第一耗尽型nmos叠层管m
dep1
的源极和第一三极管q1的基极；等效串联电阻resr的另一端通过片外电容cout后接地，负载电容cl的另一端接地。

技术总结
本发明属于集成电路技术领域，具体涉及一种低噪声高PSR的LDO电路，包括基准模块和LDO主环路模块。其中基准模块产生精确的基准电流和偏置电压，该基准电流经过片外RC滤波网络之后产生LDO主环路所需要的V


技术研发人员：罗萍 吴乾锋 王浩 吴泉澳 辛相文 龚正
受保护的技术使用者：电子科技大学
技术研发日：2023.03.28
技术公布日：2023/7/25