高密度自旋轨道矩磁性随机存取存储器的制作方法

1.本发明涉及一种自旋轨道矩(sot)磁性随机存取存储器(mram)，且更特定来说，涉及一种采用垂直晶体管向自旋轨道矩层提供驱动电流的sot mram结构。


背景技术：

2.随机存取存储器(ram)是现代数字电路架构的普遍存在组件。ram可为独立装置，或可集成于使用ram的装置中，例如微处理器、微控制器、专用集成电路(asic)、片上系统(soc)及其它类似装置。ram可为易失性或非易失性的。每当断电时，易失性ram会丢失其存储信息。即使断电，非易失性ram也可保存其存储器内容。
3.磁阻随机存取存储器(mram)是一种非易失性存储器技术，其具有与易失性存储器相当的响应(读取及写入)时间。存储于mram中的数据不会随时间退化，且与其它ram技术相比，mram使用非常少功率。与在电荷或电流流动时存储数据的常规ram技术相比，mram使用磁性存储器元件。因此，mram具有使其成为通用存储器的候选者的几个期望特性，例如高速、高密度(即，小位单元大小)、低功耗及随时间非常小逻辑状态退化。
4.尽管具有上述特征，常规mram装置并不完美。自旋转移矩mram(例如stt-mram)中的常规存储器元件(例如磁性隧道结(mtj))是具有共享读取及写入路径的两端子装置。共享读取及写入路径给读取速度及写入可靠性带来问题。对于写入，mtj中的阻障层应足够薄(且具有相对足够低电阻)以流过切换所需的电流。然而，由于重复写入操作，薄阻障层更容易受到介质击穿影响。此外，mtj的状态会由读取电流无意地翻转。此称为“读取干扰”。随着mtj技术缩小物理大小，切换电流趋于减小。然而，高速读取操作通常需要更大读取电流。因此，高速mram且尤其是深度缩放mtj装置会遭受读取干扰。因此，满足写入耐久性(由于mtj中隧道阻障上的应变)及读取可靠性两者的可靠性要求是有挑战的。
5.基于自旋轨道矩的mram装置展示低至约200ps的切换速度以使其可用于l1/l2高速缓存应用。这些装置的另一关键方面是其不会遇到耐久性问题，因为读取及写入电流路径是分离的。在两端子mram装置中，读取电流通常比写入电流低一个数量级。通过消除大写入切换电流，sot存储器移除mgo阻障层上的大应力，借此提高可靠性及耐久性。
6.然而，此类装置具有数据密度缺陷。第一，其是三端子装置且因此需要三个晶体管。第二，这些结构的通过自旋轨道矩材料的写入电流密度可高达1到2
×
108a/cm2。此需要几百微安(例如约100到400微安)量级的切换电流用于一般自旋轨道矩层。此显著增大晶体管大小以因此使其非常昂贵。减小自旋轨道矩层的横截面及晶体管的大小对于找到合适应用是至关重要的。


技术实现要素：

7.本发明提供一种自旋轨道矩数据记录装置，其包含具有磁性自由层的磁性存储器元件。导电自旋轨道矩层相邻于所述磁性存储器元件的所述磁性自由层。垂直晶体管结构与所述自旋轨道矩层电连接且经配置以选择性向所述自旋轨道矩层供应电流。
8.所述垂直晶体管结构可进一步包含半导体柱及包围所述半导体柱的栅极电介质层。导电栅极层可形成为相邻于所述栅极电介质，使得所述栅极电介质层将所述导电栅极层与所述半导体柱分离。所述半导体柱可形成为具有第一及第二掺杂端，两者可为n+掺杂区。所述半导体柱结构可为外延生长半导体材料，其可为基本上单晶半导体材料。
9.所述垂直晶体管结构可为写入选择器晶体管且所述数据记录装置可进一步包含可在与所述自旋轨道矩层相对的端处与所述磁性数据记录元件电连接的读取选择器晶体管。
10.所述磁性存储器元件可为磁性隧道结元件。所述自旋轨道矩层可由β相钨(w)及/或β相钽(ta)中的一或多者形成。
11.自旋轨道矩存储器相对于其它类型的磁性存储器具有提高耐久性的优点，因为无需重复驱动高电流通过所述磁性存储器元件即可执行切换，所述高电流会对阻障层施加应力以导致所述阻障层击穿且降低寿命及可靠性。然而，驱动自旋轨道矩装置切换所需的所述高电流也需要足够大且稳健的写入选择器晶体管来应对所述高写入电流。
12.使用所述垂直晶体管结构有利地允许自旋轨道矩存储器所需的所述高电流供应到所述自旋轨道矩层。所述垂直晶体管还有利地提供此高电流，同时占用少量晶片面积。
13.将在结合附图阅读实施例的以下详细说明之后明白本发明的这些及其它特征及优点，在附图中，相同参考数字指示所有相同元件。
附图说明
14.为了更全面理解本发明的性质及优点以及优选使用模式，应参考结合未按比例绘制的附图阅读的以下详细说明。
15.图1是自旋轨道矩磁性随机存取存储器单元的电路系统的电气原理图。
16.图2是根据实施例的自旋轨道矩磁性随机存取存储器系统的存储器元件的透视示意图；
17.图3是根据实施例的垂直晶体管结构的横截面图；
18.图4是从图3的线4-4所见的垂直晶体管结构的横截面图；
19.图5是采用与自旋轨道矩磁性随机存取存储器元件电连接的垂直晶体管结构的自旋轨道矩磁性随机存取存储器结构的透视示意图；
20.图6到15展示各种中间制造阶段中的自旋轨道矩存储器结构的一部分以说明用于制造采用垂直晶体管的自旋轨道矩结构的可能方法。
具体实施方式
21.以下描述是用于实施本发明的目前可考虑的最佳实施例。此描述是为了说明本发明的一般原理且不意味着限制本文中所主张的发明概念。
22.图1是根据一个可能实施例的自旋轨道矩存储器结构100的示意图。存储器结构100包含自旋轨道矩存储器元件102，其包含可为磁性隧道结元件(mtj)的磁性存储器元件104及自旋轨道矩层106。在其最基本层面上，mtj可包含磁性参考层108、磁性自由层110及薄非磁性阻障层112，如下文将更详细描述。自旋轨道矩层106可由导电金属构成，例如β相钨(w)及/或β相钽(ta)。存储器元件102是三端子装置，其可与源极线sl电连接且可选择性
与位线bl连接。将看到，一对晶体管114、116可用于分别在读取模式与写入模式之间选择。晶体管114是写入晶体管，其可经接通以允许写入电流流过源极线sl与位线bl之间的自旋轨道矩层106。下文将更详细描述存储器元件102的切换机制。晶体管切换装置116是读取晶体管，其允许读取电流流过位线与源极线之间的磁性存储器元件104。
23.图2展示说明根据实施例的自旋轨道矩存储器元件102的结构及操作的放大透视示意图。存储器元件结构102包含前述磁性存储器元件104，其可为磁性隧道结元件。举例来说，mtj元件104可包含磁性参考层108，其可由例如(但不限于)nife、cofe等的磁性材料构成且具有固定于预定定向上的磁化202，预定定向可与层的平面平行定向，如图2中展示。参考层108的磁化202的钉扎可由合成反铁磁结构204促进，合成反铁磁结构204可包含通过例如ru的非磁性耦合层210交换耦合的一对磁性层206、208。磁性层206、208可经反平行交换耦合使得层206、208的磁化固定于相反方向上，如所展示。合成反铁磁结构204与参考层108之间的交换耦合导致参考层108的磁化202牢固钉扎于期望方向上。
24.mtj还可包含磁性自由层110，其具有可在磁性定向之间移动的磁化204，磁性定向也可与磁性自由层110的平面平行定向。mtj可经构造以具有平面内磁各向异性以允许磁化212在两个定向之间切换且接着在所述定向上保持稳定。磁性自由层110的磁化212可在静止状态中倾斜以促进在两种状态之间切换。
25.可通过与自旋轨道矩层106自旋轨道耦合来实现磁化212在两种稳定磁性状态之间切换。当电流流过层106时，通过自旋轨道矩层106的电子的自旋轨道变成对准，如由线208展示，其中层106顶部处的电子在第一方向上对准且层106底部处的电子在相反方向上定向。层106的顶面处的自旋定向电子在自由层110的磁化212上提供导致磁化212切换到期望定向的力。将磁化212切换到相反方向可通过产生在相反方向通过自旋轨道矩层106的电流来实现。
26.使用自旋轨道矩层106切换磁性自由层110的磁化212提高存储器系统的切换速度及耐久性。不使用自旋轨道矩层的切换需要在垂直于层平面的方向上施加直接通过存储器元件104的高切换电流。此在阻障层112上施加高热应力，其可导致阻障层击穿，借此缩短存储器元件的寿命。另外，自旋轨道矩切换提供比其它切换机制提高的切换速度。例如，基于自旋轨道矩的mram装置可展现低至约200皮秒(ps)的切换速度以使其可用于l1/l2高速缓存应用。
27.由自旋轨道矩mram系统提出的一个挑战是需要大量电流通过自旋轨道矩层106以导致自由层110的磁化212的期望切换。此大量电流需要对应大选择器晶体管。使用电流，传统晶体管将需要大量晶片面积来应对高电流负载且因此将降低使用此技术的存储器系统的密度。
28.根据实施例，可通过使用垂直外延选择器晶体管来克服此挑战。参考图1的示意图，图1中示意性展示的选择器晶体管114可经构造为垂直晶体管结构，其可应对高电流负载，同时比传统晶体管结构占用更少面积。另一选择器晶体管116也可经构造为垂直晶体管结构。然而，由于此晶体管116无需应对晶体管114的高电流负载，因此晶体管116无需构造为垂直晶体管结构。
29.图3及4展示根据实施例的晶体管结构114的横截面图。图3是沿着与字线结构(写入wl)平行的平面的横截面图，且图4是从图3的线4-4所见的横截面图。选择器晶体管结构
114形成于半导体衬底302上，半导体衬底302优选为硅衬底，但也可为一些其它半导体材料。半导体衬底302包含可经掺杂以形成导电源极线层304的上部。源极线层304可由电介质沟槽隔离结构306分成个别源极线结构，电介质沟槽隔离结构306可由氧化物(例如氧化硅)或氮化物构成。
30.半导体柱308形成于衬底302上的源极线层304上方。半导体柱优选为外延生长半导体，例如si或sige。已发现外延生长半导体材料拥有良好晶体学性质，其拥有非常适合于传导电流的性质。下文将更详细描述用于构造此外延半导体柱308的方法。半导体柱308可在柱308的底部及顶部处形成有掺杂区310、312。掺杂部分310、312可通过植入、退火等进行n+掺杂，且提供垂直半导体结构114的源极及漏极。
31.半导体柱308由栅极电介质层314及栅极结构316包围，使得栅极电介质层314包围柱308且将半导体柱314与栅极结构316分离。栅极结构可包含上及下电介质层318及位于上与下电介质层318之间的导电栅极线层320。上及下电介质层318可由氧化物或氮化物构成，且导电栅极层320可由例如高掺杂半导体材料(例如高掺杂硅)构成。可在顶端(与源极线层304相对)上方形成导电引线322以提供半导体柱308与位线(bl)之间的电连接。
32.半导体柱308可呈圆柱形，但也可具有其它形状。例如，半导体柱可具有长椭圆或卵形形状(当从上方观看时)或可形成为矩形棱柱(当在图3及4中从上方观看时)。如图3及4中所展示，半导体柱308的底部可具有斜面底部。此在柱308的形成期间可为有利的，如下文将进一步解释。半导体柱308与栅极电介质层314及栅极结构316一起形成垂直cmos选择器晶体管结构，其中底部310及顶部312是源极及漏极区。当从导电栅极层320跨栅极电介质层施加栅极电压时，柱308变成导电以允许电流在源极线层304与位线层bl之间流动。相反地，当移除栅极电压时，半导体柱308变成电绝缘以防止电流在源极线层304与位线bl之间流动。
33.图5是采用例如上述垂直晶体管结构114的自旋轨道矩mram结构的透视示意图。如图5中所见，位线bl与读取选择器晶体管116连接，读取选择器晶体管116将位线bl连接到磁性存储器元件104，磁性存储器元件104可为磁性隧道结元件(mtj)。位线bl还连接到垂直选择器晶体管114。垂直选择器晶体管114是选择性将位线bl与源极线层304连接的写入字线选择器。
34.在读取模式期间，读取晶体管116断开且晶体管114闭合。读取晶体管116由来自读取字线wl的信号控制，读取字线wl向读取晶体管116提供栅极电压。可通过跨位线bl与源极线sl之间的存储器元件施加电压来读取存储器元件104的存储器状态。
35.在写入模式期间，写入选择器晶体管114断开，借此通过形成于衬底中的源极线层304将位线bl与源极线sl连接。写入选择器晶体管由写入字线(写入wl)施加的栅极电压控制。此导致电流流过自旋轨道矩层106。如先前所描述，当电流流过自旋轨道矩层106时，电子变成在层106的顶部及底部处在相反方向上自旋极化。此电子自旋极化导致存储器元件104的自由层的磁化设置于期望方向上，期望方向取决于电流流过自旋轨道矩层106的方向。
36.垂直半导体结构114可有利地应对比传统晶体管结构更高的电流负载，且可在占用衬底302上的少量面积时这样做。这些优点在通过在衬底上外延生长来形成半导体柱时进一步增强。图6到16是各种中间制造阶段中的自旋轨道矩mram系统的一部分的视图，其说
明用于制造具有垂直晶体管结构的自旋轨道矩mram结构的方法。特别参考图6，提供半导体衬底602。衬底602可为硅晶片或可为另一类型的半导体材料，例如sige。衬底602的上部604可经掺杂(例如n+掺杂)以形成高度掺杂源极层。掺杂可通过掺杂半导体材料的离子植入或原位沉积来执行。任选地，电介质沟槽隔离结构606可经形成以将掺杂上部604分离成个别源极层。沟槽隔离结构606可通过蚀刻形成沟槽及沉积例如氧化硅或氮化硅的电介质材料来形成。可执行化学机械抛光工艺来平坦化晶片掺杂源极区604及沟槽隔离结构606的上表面。
37.现参考图7，沉积一系列层以形成栅极结构702。栅极结构702包含位于第一与第二电介质栅极电介质层704、706之间的导电栅极层708。导电栅极层708可为高度掺杂半导体(例如高度掺杂硅)或可为一些其它类型的导电材料。第一及第二电介质层704、708可为氧化物或氮化物，例如氧化硅或氮化硅。
38.现参考图8，在层704、708、706中形成停止于衬底602的掺杂源极层604处的开口802。开口可经配置以具有将界定硅柱结构的形状，且可根据需要为圆形、椭圆形、矩形等。开口802通过掩蔽及蚀刻工艺形成。接着沉积栅极电介质层804及接着保护层806。栅极电介质层可为例如氧化硅或氮化硅的材料且经沉积以在开口802的侧处具有一厚度，其将在半导体柱(尚未形成)与导电栅极层708之间提供期望间距。保护层可为经选择以对栅极电介质层804具有蚀刻选择性的材料，使得保护层806可由蚀刻化学物质移除以留下栅极电介质层804基本上完好。栅极电介质层804及保护层806可通过共形沉积工艺来沉积，例如原子层沉积(ald)、化学气相沉积(cvd)等。
39.现参考图9，执行例如离子铣削的各向异性材料移除工艺以优先移除层804、806的水平安置部分以打开开口802的底部来暴露下伏源极线层604。此材料移除工艺在开口802的内侧上留下栅极电介质层804及保护层806。保护层806在此材料移除工艺(例如离子铣削)期间保护栅极电介质层804。
40.现参考图10，执行选择性蚀刻以移除保护层806而在开口802的内侧上留下栅极电介质层804。此选择性蚀刻可为反应离子蚀刻且可使用经选择以移除保护层806而不显著移除栅极电介质层804的化学物质来执行。
41.参考图11，可执行进一步蚀刻工艺以移除掺杂源极线层604的一部分。此蚀刻可依在暴露源极层604上形成斜面1102的方式执行，如图11中所展示。已发现此在随后外延半导体沉积期间促进良好晶体生长。
42.现参考图12，在开口802中生长半导体材料。半导体1202可为si、sige等且优选地使用选择性外延生长来生长。半导体材料1202的外延生长在半导体材料1202中提供良好晶体性质。如上文所提及，开口802的底部处的源极线层604的斜面形状进一步促进外延生长半导体材料1202的极佳晶体性质。因此，半导体材料1202可具有单晶或近单晶结构，其导致完成晶体管结构中的低电阻以允许晶体管适应驱动自旋轨道矩mram系统中的切换电流所需的高电流负载。如图12中可见，半导体材料的沉积或生长可使半导体材料的一部分延伸出开口802。替代地，可在半导体材料1202到达开口的顶部之前终止半导体生长，接着可沉积掺杂半导体材料，如将看到。
43.现参考图13，可执行化学机械抛光工艺以通过移除延伸出开口802的任何半导体材料来平坦化半导体材料1202以留下半导体柱1202，如图13中所展示。另外，半导体柱1202
的上及下部可经掺杂以形成上及下掺杂半导体区1302、1304。可通过退火来掺杂下掺杂部分1304以导致掺杂剂原子从源极线层604扩散到半导体材料的下部1304中。半导体柱1202的上部1302可通过离子植入来掺杂。替代地，可通过在到达开口802的顶部之前终止半导体材料1202的外延生长且接着执行掺杂半导体材料的原位沉积来掺杂半导体柱1202的上部1302。掺杂区1302、1304可为n+掺杂。掺杂区1302、1304形成半导体沟道的源极及漏极。在形成半导体柱1202及掺杂源极及漏极区1302、1304之后，半导体柱1202的上端可与位线电路系统bl连接。
44.图14展示从图13的线14-14所见的放大横截面图。如图14中所展示，电介质层1402可形成于衬底602上以从源极线层604的端1404延伸。自旋轨道矩层1406可形成于电介质层1402上方且与源极线层604的一部分重叠。自旋轨道矩层1406可由导电金属形成，例如β相钨(w)或β相钽(ta)。磁性存储器元件1408形成于自旋轨道矩层1406上方。磁性存储器元件1408可为前述mtj存储器元件且可包含磁性自由层1410、非磁性阻障层1412及磁性参考层1414，其中磁性自由层相邻于自旋轨道矩层1406。
45.前述半导体柱结构1202、栅极电介质804及栅极结构702形成写入选择器晶体管114，例如上文先前参考图1所描述。栅极结构702可与写入字线(写入wl)电路系统连接。如所展示，写入选择器晶体管114与位线电路系统bl电连接且经由源极线层604与自旋轨道矩层1406电连接。读取晶体管116也与位线电路系统bl及磁性存储器元件1408的端连接，类似于先前参考图1讨论的示意图。
46.在写入操作期间，由写入wl电路系统施加的电压断开写入晶体管114以允许电流通过自旋轨道矩层1406在位线bl与源极线电路系统sl之间流动，如由虚线1416所指示。在写入状态中，读取选择器晶体管切换到断开状态。如先前所讨论，电流的流动导致电子在自旋轨道矩层1406的上及下表面自旋极化。此自旋极化可用于向存储器元件1408的自由层1410施加自旋轨道矩以选择性将磁性自由层1410的磁化设置为在期望定向上。取决于电流流过自旋轨道矩层1406的方向，磁性自由层1410的磁化定向可在两个方向中的一者上切换。如先前所讨论，将自由层1410的磁化设置为在一个方向上将磁性存储器元件1408设置为在高电阻状态中且将自由层1410的磁化设置为在相反方向上将磁性存储器元件1410设置为在低电阻状态中。依此方式，存储器元件取决于其电阻状态来安全记录数据位。
47.在读取模式下，写入选择器晶体管114切换到断开状态且读取选择器晶体管116切换到接通状态以允许位线bl与存储器元件1408之间电连接。读取选择器晶体管116由读取字线电路系统(读取wl)控制，读取字线电路系统可选择性向读取选择器晶体管116施加栅极电压。当读取选择器晶体管116接通时，可跨位线bl与源极线sl之间的磁性存储器元件1408施加电压，其可用于确定磁性存储器元件的电阻状态。
48.图15说明根据替代实施例的自旋轨道矩mram。图15的实施例类似于上述实施例，只是自旋轨道矩层1406邻接源极层604而非与源极线层604重叠。此可通过蚀刻入源极线层604且沉积导电自旋轨道矩层及接着在形成选择器晶体管114及磁性存储器元件1408之前进行化学机械抛光工艺以平坦化结构来实现。在此实施例中，在写入操作期间，电流从源极线层604流向自旋轨道矩层且接着流向源极线电路系统sl，如由箭头1502所指示。
49.尽管上文已描述各种实施例，但应理解，其仅供例示而非限制。所属领域的技术人员还可明白落入本发明的范围内的其它实施例。因此，本发明的广度及范围不应受限于任
何上述示范性实施例，而是应仅根据所附权利要求书及其等同物来定义。

技术特征：
1.一种数据记录装置，其包括：磁性存储器元件，其具有磁性自由层；导电自旋轨道矩层，其相邻于所述磁性存储器元件的所述磁性自由层；及垂直晶体管结构，其与所述自旋轨道矩层电连接且经配置以选择性向所述自旋轨道矩层供应电流。2.根据权利要求1所述的数据记录装置，其中所述垂直晶体管结构进一步包括：半导体柱；栅极电介质，其包围所述半导体柱；导电栅极层，其相邻于所述栅极电介质层，使得所述栅极电介质层将所述导电栅极层与所述半导体柱分离。3.根据权利要求2所述的数据记录装置，其中所述半导体柱具有第一及第二掺杂端部。4.根据权利要求2所述的数据记录装置，其中所述半导体柱结构具有第一及第二n+掺杂部分。5.根据权利要求2所述的数据记录装置，其中所述半导体柱结构包括外延生长半导体材料。6.根据权利要求2所述的数据记录装置，其中所述半导体柱包括基本上单晶半导体材料。7.根据权利要求1所述的数据记录装置，其中所述垂直晶体管结构是写入选择器晶体管，所述数据记录装置进一步包括与所述磁性存储器元件电连接的读取选择器晶体管。8.根据权利要求7所述的数据记录装置，其中所述读取选择器晶体管在与所述自旋轨道矩层相对的端处与所述磁性存储器元件连接。9.根据权利要求1所述的数据记录装置，其中所述磁性存储器元件是磁性隧道结元件。10.根据权利要求7所述的数据记录装置，其进一步包括与所述读取晶体管及所述写入晶体管电连接的导电位线及与所述写入晶体管及所述自旋轨道矩层电连接的导电源极线层，且其中所述自旋轨道矩层与所述磁性存储器元件电连接。11.根据权利要求10所述的数据记录装置，其进一步包括与所述导电栅极层电连接的写入字线电路系统。12.根据权利要求1所述的数据记录装置，其中所述自旋轨道矩层包括β相w及β相ta中的一或多者。13.一种数据记录装置，其包括：半导体衬底；源极线，其形成于所述半导体衬底中；垂直晶体管结构，其形成于所述源极线上且与所述源极线电连接；自旋轨道矩层，其与所述源极线电连接；及磁性存储器元件，其形成于所述自旋轨道矩层上。14.根据权利要求13所述的数据记录装置，其中所述磁性存储器元件是磁性隧道结元件。15.根据权利要求13所述的数据记录装置，其中所述磁性存储器元件是包含磁性自由层的磁性隧道结元件，且其中所述磁性自由层相邻于所述自旋轨道矩层。
16.根据权利要求13所述的数据记录装置，其中所述磁性自旋轨道矩层包括β相w及β相ta中的一或多者。17.根据权利要求13所述的数据记录装置，其中所述垂直晶体管结构进一步包括：半导体柱，其具有上及下掺杂区；栅极电介质层，其形成于所述半导体柱的侧处；及栅极结构，其经形成使得所述栅极电介质层将所述栅极结构与所述半导体柱分离。18.根据权利要求17所述的数据记录装置，其中所述栅极电介质包围所述半导体柱且所述栅极结构进一步包括位于第一与第二电介质层之间的导电层。19.根据权利要求18所述的数据存储器装置，其进一步包括与所述栅极结构的所述导电层电连接的写入字线电路系统。20.根据权利要求19所述的数据存储器装置，其进一步包括读取晶体管及与所述垂直晶体管结构及所述读取晶体管电连接的导电位线。

技术总结
本发明涉及一种具有垂直晶体管结构的自旋轨道矩存储器装置。所述自旋轨道矩存储器装置包含磁性存储器元件，例如形成于自旋轨道矩层上的磁性隧道结。所述垂直晶体管结构选择性向所述自旋轨道矩层提供电流以切换所述磁性存储器元件的存储器状态。所述垂直晶体管结构适应提供自旋轨道矩切换所需的相对较高电流，同时还消耗少量晶片面积。所述垂直晶体管结构可包含由栅极电介质层及栅极结构包围的半导体柱结构，使得所述栅极电介质层将所述栅极结构与所述半导体柱分离。构与所述半导体柱分离。构与所述半导体柱分离。


技术研发人员：M
受保护的技术使用者：芯成半导体（开曼）有限公司
技术研发日：2022.01.05
技术公布日：2023/7/25