二极管结构及半导体装置的制作方法

1.本发明涉及二极管结构，尤其涉及应用于一种高压半导体装置的二极管结构。


背景技术：

2.近年来，随着电子产品在各种领域的应用发展，高电压集成电路(high-voltage integrated circuit,hvic)芯片也广泛被使用。常见的高电压集成电路芯片的作用为驱动器，例如用来推动功率金属氧化物半导体场效晶体管(power metal-oxide-semiconductor field-effect transistor,power mosfet)或双极性晶体管(bipolar junction transistor,bjt)，其中通常还会使用自举式二极管(bootstrap diode)和电容所构成的自举式电路，让电容放电电压和电源电压叠加，进而使电压升高，以提供高电压驱动电路中需要的栅极电位。
3.然而，现有的自举式二极管无法在各方面皆满足高电压集成电路芯片的需求，因此需要对现有的自举式二极管进行改善。


技术实现要素：

4.有鉴于此，本发明提出一种改良的二极管结构及包含此二极管结构的半导体装置，此二极管结构可以同时达到高击穿电压(highbreakdown voltage)和低基底漏电流(low substrate leakage current)，适用于高电压集成电路芯片，例如可作为自举式二极管。同时，此二极管结构还可以与双极性晶体管(bjt)、互补式金属氧化物半导体晶体管(complementary metal-oxide-semiconductor,cmos)和双重扩散金属氧化物半导体晶体管(double-diffused metal-oxide-semiconductor,dmos)的制程(bcd process)整合，于相同的基底中制作。
5.根据本发明的一实施例，提供一种二极管结构，包括基底、第一井区、第一掺杂区、环状井区、阳极、第二井区、第二掺杂区以及阴极。其中，基底具有第一导电类型，第一井区具有与第一导电类型相反的第二导电类型，且设置于基底中，第一掺杂区具有第一导电类型，且设置于第一井区中，环状井区具有第二导电类型，设置于第一井区中，且围绕第一掺杂区，阳极设置于第一掺杂区上，第二井区具有第二导电类型，与第一井区分离，且设置于基底中，第二掺杂区具有第二导电类型，且设置于第二井区中，阴极设置于第二掺杂区上。
6.根据本发明的一实施例，提供一种半导体装置，包括前述的二极管结构以及晶体管结构。其中，晶体管结构包括双极性晶体管、互补式金属氧化物半导体晶体管或双重扩散金属氧化物半导体晶体管，且晶体管结构与二极管结构一起设置于相同的基底中。
7.为了让本发明的特征明显易懂，下文特举出实施例，并配合所附图式，作详细说明如下。
附图说明
8.为了使下文更容易被理解，在阅读本发明时可同时参考图式及其详细文字说明。
通过本文中的具体实施例并参考相对应的图式，俾以详细解说本发明的具体实施例，并用以阐述本发明的具体实施例的作用原理。此外，为了清楚起见，图式中的各特征可能未按照实际的比例绘制，因此某些图式中的部分特征的尺寸可能被刻意放大或缩小。图1是根据本发明一实施例所绘示的二极管结构的剖面示意图。图2是根据本发明一实施例所绘示的二极管结构的俯视示意图。图3是根据本发明一实施例所绘示的包含自举式电路的半桥电路。图4、图5、图6和图7是根据本发明一实施例所绘示的制作包含二极管结构的半导体装置的中间阶段的剖面示意图。
9.符号说明：100
…
二极管结构101
…
承载基板102
…
磊晶层sub
…
基底103
…
第三埋层104
…
第一埋层105
…
第一井区106
…
第二埋层107
…
第二井区109
…
第三井区111
…
环状井区112
…
第七掺杂区114
…
第四掺杂区115
…
第一掺杂区116
…
第五掺杂区117
…
第二掺杂区118
…
第六掺杂区119
…
第三掺杂区120
…
介电层121
…
阳极123
…
阴极125
…
接地电极127
…
第一场板129
…
第二场板131
…
第一隔离区132
…
第二隔离区143
…
埋层145、149
…
井区200、300
…
晶体管结构d1
…
第一距离
d2
…
第二距离bs
…
自举式电路c
…
电容ips
…
内部电源vin
…
输入电压d1、d2
…
驱动器hs
…
上桥开关元件ls
…
下桥开关元件gnd
…
接地端10
…
半导体装置
具体实施方式
10.本发明提供了数个不同的实施例，可用于实现本发明的不同特征。为简化说明起见，本发明也同时描述了特定构件与布置的范例。提供这些实施例的目的仅在于示意，而非予以任何限制。举例而言，下文中针对「第一特征形成在第二特征上或上方」的叙述，其可以是指「第一特征与第二特征直接接触」，也可以是指「第一特征与第二特征间另存在有其他特征」，致使第一特征与第二特征并不直接接触。此外，本发明中的各种实施例可能使用重复的参考符号和/或文字注记。使用这些重复的参考符号与注记是为了使叙述更简洁和明确，而非用以指示不同的实施例及/或配置之间的关联性。
11.另外，针对本发明中所提及的空间相关的叙述词汇，例如：「在...之下」，「低」，「下」，「上方」，「之上」，「上」，「顶」，「底」和类似词汇时，为便于叙述，其用法均在于描述图式中一个元件或特征与另一个(或多个)元件或特征的相对关系。除了图式中所显示的摆向外，这些空间相关词汇也用来描述半导体装置在使用中以及操作时的可能摆向。随着半导体装置的摆向的不同(旋转90度或其它方位)，用以描述其摆向的空间相关叙述亦应通过类似的方式予以解释。
12.虽然本发明使用第一、第二、第三等等用词，以叙述种种元件、部件、区域、层、及/或区块(section)，但应了解这类元件、部件、区域、层、及/或区块不应被这类用词所限制。这类用词仅是用以区分某一元件、部件、区域、层、及/或区块与另一个元件、部件、区域、层、及/或区块，其本身并不意含及代表该元件有任何之前的序数，也不代表某一元件与另一元件的排列顺序、或是制造方法上的顺序。因此，在不背离本发明的具体实施例的范畴下，下列所讨论的第一元件、部件、区域、层、或区块亦可以第二元件、部件、区域、层、或区块的词称之。
13.本发明中所提及的「约」或「实质上」的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。应注意的是，说明书中所提供的数量为大约的数量，亦即在没有特定说明「约」或「实质上」的情况下，仍可隐含「约」或「实质上」的含义。
14.本发明中所提及的「耦接」、「耦合」、「电连接」一词包含任何直接及间接的电气连接手段。举例而言，若文中描述第一部件耦接于第二部件，则代表第一部件可直接电气连接于第二部件，或通过其他装置或连接手段间接地电气连接至该第二部件。
15.虽然下文通过具体实施例以描述本发明，然而本发明的发明原理亦可应用至其他的实施例。此外，为了不致使本发明的精神晦涩难懂，特定的细节会被予以省略，这些被省略的细节属于所属技术领域中普通技术人员的知识范围。
16.本发明涉及适合高电压应用的二极管结构，以及包含此二极管结构的半导体装置，此二极管结构可以同时达到高击穿电压和低基底漏电流，适用于高电压集成电路芯片，例如可作为自举式二极管。此外，此二极管结构还可以与双极性晶体管(bjt)、互补式金属氧化物半导体晶体管(cmos)和双重扩散金属氧化物半导体晶体管(dmos)的制程(bcd process)整合，一起于相同的基底中制作完成半导体装置。
17.图1是根据本发明一实施例所绘示的二极管结构的剖面示意图。如图1所示，在一实施例中，二极管结构100包含承载基板101以及形成于承载基板101上的磊晶层102，承载基板101和磊晶层102可以一起被合称为基底sub，且基底sub具有第一导电类型，例如为p型基底。在一些实施例中，承载基板101为具有第一导电类型的半导体基板，例如为p型硅基板(p-sub)，磊晶层102为具有第一导电类型的半导体磊晶层，例如为p型硅磊晶层(p-epi)。在一实施例中，基底sub可电连接至接地端。此外，二极管结构100包含第一井区105设置于基底sub中，第一井区105具有与第一导电类型相反的第二导电类型，例如为n型高压井区(high-voltage n-well,hvnw)，设置于基底sub的磊晶层102中，第一井区105的顶面与磊晶层102的顶面可以在同一平面，且第一井区105的底面可以在磊晶层102的一深度位置。
18.此外，二极管结构100还包含第一掺杂区115，具有第一导电类型，例如为p型重掺杂区(p
+
dopedregion)，设置于第一井区105中，第一掺杂区115的顶面与第一井区105的顶面可以在同一平面，且第一掺杂区115的底面可以在第一井区105的一深度位置。二极管结构100的阳极(anode)121设置于第一掺杂区115上，并且与第一掺杂区115的顶面接触，第一掺杂区115可作为阳极121的接触区(contact region)。根据本发明的实施例，二极管结构100包含环状井区111，具有第二导电类型，例如为n型深高压井区(deep high-voltage n-well,dhvnw)，设置于第一井区105中，且围绕第一掺杂区115，环状井区111的掺杂浓度高于第一井区105的掺杂浓度，且环状井区111的底面与第一井区105的底面可以在同一平面。在一些实施例中，第一井区105的掺杂浓度为约50e11至48e12原子数目/cm3，环状井区111的掺杂浓度为约80e11至80e12原子数目/cm3。
19.另外，二极管结构100还包含第二井区107，具有第二导电类型，与第一井区105分离，且设置于基底sub中。第二井区107例如为n型高压井区(hvnw)，设置于基底sub的磊晶层102中，第二井区107的顶面与磊晶层102的顶面可以在同一平面，且第二井区107的底面与第一井区105的底面可以在磊晶层102的一相同深度位置，并且第二井区107与第一井区105在水平方向上相隔一段距离。在一实施例中，第二井区107的掺杂浓度可以与第一井区105的掺杂浓度相同，或者低于第一井区105的掺杂浓度。此外，二极管结构100还包含第二掺杂区117，具有第二导电类型，设置于第二井区107中。第二掺杂区117例如为n型重掺杂区(n+doped region)，第二掺杂区117的顶面与第二井区107的顶面可以在同一平面，且第二掺杂区117的底面可以在第二井区107的一深度位置，二极管结构100的阴极(cathode)123设置于第二掺杂区117上，并且与第二掺杂区117的顶面接触，第二掺杂区117可作为阴极123的接触区。
20.根据本发明的实施例，二极管结构100还包含第三井区109，具有第一导电类型，设
置于基底sub中，位于第一井区105和第二井区107之间，且与第一井区105和第二井区107分离。第三井区109例如为p型高压井区(high-voltage p-well,hvpw)，设置于基底sub的磊晶层102中，第三井区109的顶面与第一井区105和第二井区107的顶面可以在同一平面，且第三井区109的底面高于第一井区105和第二井区107的底面，第三井区109与第一井区105和第二井区107在水平方向上相隔一段距离。此外，二极管结构100还包含第三掺杂区119，具有第一导电类型，设置于第三井区109中。第三掺杂区119例如为p型重掺杂区(p+doped region)，第三掺杂区119的顶面与第三井区109的顶面可以在同一平面，且第三掺杂区119的底面可以在第三井区109的一深度位置，例如第三掺杂区119的底面与第一掺杂区115的底面可以在一相同深度位置，二极管结构100的接地电极(ground)125设置于第三掺杂区119上，并且与第三掺杂区119的顶面接触，第三掺杂区119可作为接地电极125的接触区。根据本发明的实施例，接地电极125的设置可以更精准地控制第一井区105和第三井区109之间的夹断电压(pinch-off voltage)，以及更精准地控制第二井区107和第三井区109之间的夹断电压。
21.根据本发明的实施例，第一掺杂区115与第三掺杂区119之间具有第一距离d1，第二掺杂区117与第三掺杂区119之间具有第二距离d2，且第二距离d2大于或等于第一距离d1。在一些实施例中，第二距离d2为第一距离d1的约1至2倍，例如约1.5倍。
22.在一些实施例中，二极管结构100可选择性地包含第四掺杂区114，具有第一导电类型，例如为p型井区(pw)，设置于第一井区105中，且第一掺杂区115位于第四掺杂区114中，其中第一掺杂区115的掺杂浓度高于第四掺杂区114的掺杂浓度。第四掺杂区114的顶面与第一掺杂区115的顶面可以在同一平面，且第四掺杂区114的底面在第一井区105的一深度位置，其中，环状井区111的底面低于第四掺杂区114的底面，且第四掺杂区114的底面低于第一掺杂区115的底面，环状井区111也环绕住第四掺杂区114。
23.二极管结构100还可选择性地包含第五掺杂区116，具有第二导电类型，例如为n型井区(nw)，设置于第二井区107中，且第二掺杂区117位于第五掺杂区116中，其中第二掺杂区117的掺杂浓度高于第五掺杂区116的掺杂浓度。第五掺杂区116的顶面与第二掺杂区117的顶面可以在同一平面，且第五掺杂区116的底面在第二井区107的一深度位置，其中第五掺杂区116的底面低于第二掺杂区117的底面。
24.此外，二极管结构100还可选择性地包含第六掺杂区118，具有第一导电类型，例如为p型井区(pw)，设置于第三井区109中，且第三掺杂区119位于第六掺杂区118中，其中第三掺杂区119的掺杂浓度高于第六掺杂区118的掺杂浓度。第六掺杂区118的顶面与第三掺杂区119的顶面可以在同一平面，且第六掺杂区118的底面与第四掺杂区114的底面可以在一相同深度位置，其中，第六掺杂区118的底面低于第三掺杂区119的底面。另外，二极管结构100还可选择性地包含第七掺杂区112，具有第一导电类型，例如为p型顶层(ptop)，设置于第三井区109中，且位于第六掺杂区118下方，其中第七掺杂区112的掺杂浓度高于第六掺杂区118的掺杂浓度，且低于第三掺杂区119的掺杂浓度。在一实施例中，第七掺杂区112的顶面可以与第六掺杂区118的底面接触，且第七掺杂区112的垂直投影区域可以大致上对应于第六掺杂区118的垂直投影区域，第七掺杂区112的底面位于第三井区109的一深度位置，且第七掺杂区112的底面低于第四掺杂区114、第五掺杂区116和第六掺杂区118的底面。
25.另外，二极管结构100还可包含第一埋层104，具有第二导电类型，设置于第一井区
105下方，且与环状井区111接触。第一埋层104例如为n型重掺杂埋层(n
+
dopedburied layer,nbl+)，第一埋层104的掺杂浓度高于第一井区105的掺杂浓度，且第一埋层104的掺杂浓度可以与环状井区111的掺杂浓度大致相同，或者高于环状井区111的掺杂浓度。在一些实施例中，第一埋层104的掺杂浓度为约50e12至20e13原子数目/cm3。根据本发明的实施例，第一埋层104的顶面与环状井区111的底面接触，形成底面封闭的筒状结构围绕第一掺杂区115。此外，第一埋层104的垂直投影区域涵盖环状井区111的垂直投影区域，例如第一埋层104的垂直投影区域的边界超出环状井区111的垂直投影区域的边界。根据本发明的实施例，通过环状井区111和第一埋层104的设置，当二极管结构100被施加顺向电压时，可以有效地防止来自于阳极121的电流经由第一井区105而流至基底sub，因而达到低基底漏电流的效果。
26.此外，二极管结构100还可选择性地包含第二埋层106，具有第二导电类型，设置于第二井区107下方，且第二埋层106与第一埋层104分离。第二埋层106例如为n型重掺杂埋层(nbl+)，第二埋层106的掺杂浓度高于第二井区107的掺杂浓度，且第二埋层106的掺杂浓度可以与第一埋层104的掺杂浓度相同。在一些实施例中，第二埋层106的顶面与第二井区107的底面接触，且第二埋层106与第一埋层104在水平方向上相隔一段距离。此外，第二埋层106在垂直投影方向上对应于第二掺杂区117，且第二埋层106的垂直投影面积大于第二掺杂区117的垂直投影面积，第二埋层106的垂直投影区域涵盖第二掺杂区117的垂直投影区域。
27.另外，二极管结构100还可包含第三埋层103设置于基底sub中，第三埋层103具有第二导电类型，例如为n型埋层(nbl)，设置于磊晶层102的一深度位置，且从第一井区105下方侧向延伸至第二井区107下方。第三埋层103的顶面可以与第一井区105和第二井区107的底面接触，且第三埋层103的垂直投影区域涵盖第一井区105、第二井区107和第三井区109的垂直投影区域。在一些实施例中，第一埋层104和第二埋层106设置于第三埋层103中，且第一埋层104和第二埋层106的掺杂浓度高于第三埋层103的掺杂浓度，此外，第三埋层103的掺杂浓度高于第一井区105和第二井区107的掺杂浓度。在一些实施例中，第一埋层104、第二埋层106和第三埋层103的顶面可以在同一平面，且第一埋层104和第二埋层106的底面高于第三埋层103的底面。
28.根据本发明的实施例，由于第三埋层103的导电型相异于第三井区109和基底sub的导电型，所以当逆向电压(例如正电压)施加至阴极123时，可以让对应于第三井区109正下方和基底sub之间的第三埋层103被夹断(pinch-off)而被转换成空乏区，使得逆向电流不容易从阴极123流至阳极121。
29.此外，二极管结构100还包含第一隔离区131，设置于第一井区105中，且围绕第一掺杂区115，以及第二隔离区132，设置于第二井区107中，且围绕第二掺杂区117。其中，第一隔离区131位于阳极121和接地电极125之间，第二隔离区132位于阴极123和接地电极125之间，借此电性隔离阳极121、接地电极125和阴极123。在一些实施例中，第一隔离区131和第二隔离区132例如为浅沟槽隔离(shallowtrench isolation,sti)结构。第一隔离区131可在垂直投影方向上对应于环状井区111，且设置于环状井区111上方。在一些实施例中，第一隔离区131的顶面高于第一井区105的顶面，且第二隔离区132的顶面高于第二井区107的顶面。
30.另外，二极管结构100还可选择性地包含第一场板(fieldplate)127，从第一井区105上方侧向延伸至第三井区109上方，或是进一步包含第二场板129，从第二井区107上方侧向延伸至第三井区109上方。在一些实施例中，第一场板127和第二场板129的材料可包含导电材料，例如多晶硅。其中，第一场板27和第二场板129可以是浮置电极。第一场板127位于阳极121和接地电极125之间，第二场板129位于阴极123和接地电极125之间，接地电极125位于第一场板127和第二场板129之间，且第一场板127的一部分顺向地(conformally)设置在第一隔离区131上，第二场板129的一部分顺向地设置在第二隔离区132上。根据本发明的实施例，第一场板127可以抑制第一井区105与第三井区109之间的表面电场的集中，第二场板129可以抑制第二井区107与第三井区109之间的表面电场的集中，因此，通过第一场板127和第二场板129的设置，可以调整二极管结构100的表面电场分布，进而提高二极管结构100的击穿电压，让二极管结构100更加适合于高电压应用。
31.此外，在基底sub的表面上还设置有介电层120，介电层120位于第一场板127和第二场板129的下方，将第一场板127和第二场板129与基底sub隔开，并且介电层120具有开口暴露出第一掺杂区115、第二掺杂区117和第三掺杂区119，让阳极121、阴极123和接地电极125可以通过介电层120的开口与第一掺杂区115、第二掺杂区117和第三掺杂区119接触。在一些实施例中，介电层120的材料可包含氧化硅、氮化硅、氮氧化硅或其他介电材料。
32.图2是根据本发明一实施例所绘示的二极管结构的俯视示意图，为了让图式简化，二极管结构100的一些特征在图2中未绘示。如图2所示，在一实施例中，二极管结构100的第三掺杂区119呈现环状，环绕住第一掺杂区115，并设置于第一掺杂区115和第二掺杂区117之间。此外，二极管结构100的第二掺杂区117也呈现环状，环绕住第三掺杂区119。另外，二极管结构100的第三井区109呈现环状，环绕住第一井区105，第二井区107也呈现环状，环绕住第三井区109。此外，第二井区107的外围可以进一步设置绝缘结构(图未示)，绝缘结构可以环绕住第二井区107，以防止二极管结构100和其外围的元件产生不必要的电连接。
33.根据本发明的实施例，二极管结构100的阳极121下方的第一井区105和阴极123下方的第二井区107为轻掺杂区，其掺杂浓度为约50e11至48e12原子数目/cm3，因此可以让二极管结构100具有高击穿电压，耐受大于100v的高电压，例如可耐受大于120v的电压。此外，还可依据二极管结构100应用于各种电子产品或电路中的电压需求，对第一井区105和第二井区107的掺杂浓度进行调整，例如可以将第一井区105和第二井区107的掺杂浓度调淡，让二极管结构100可承受更高的电压，使得本发明的二极管结构100可以承受各种电压，例如约0v至120v的电压。
34.此外，根据本发明的实施例，二极管结构100包含掺杂浓度高于第一井区105的环状井区111环绕住阳极121下方的第一掺杂区115，此环状井区111可以阻挡第一井区105中的电流流向基底sub，因此可以让二极管结构100具有低基底漏电流。另外，二极管结构100还包含与环状井区111的底面接触的第一埋层104，且第一埋层104的掺杂浓度高于第一井区105的掺杂浓度，通过第一埋层104的设置，可以进一步阻挡第一井区105的电流向下流向基底sub，进而提升二极管结构100的低基底漏电流的特性。
35.另外，根据本发明的一些实施例，阴极123与接地电极125之间的第二距离d2大于或等于阳极121与接地电极125之间的第一距离d1，由于当第二距离d2越大时，二极管结构100的击穿电压也越高，因此本发明的二极管结构100也可以通过调整第二距离d2与第一距
离d1的比例，来满足二极管结构100应用于各种电子产品或电路中的电压需求。在一些实施例中，二极管结构100的第二掺杂区117与第三掺杂区119之间的击穿电压(breakdown voltage,bv)为大于100v，第三掺杂区119与环状井区111之间的击穿电压(bv)为大于80v，第一掺杂区115与环状井区111之间的击穿电压(bv)为大于60v。
36.根据本发明的实施例，位于二极管结构100的左侧结构，亦即位于阳极121下方的结构主要控制开启状态(on-state)的操作，其提供高正向电流(forward current)和低基底漏电流。位于二极管结构100的右侧结构，亦即位于阴极123下方的结构主要控制关闭状态(off-state)的操作，其提供高击穿电压，以避免逆向电流自阴极123流入阳极121。因此，本发明的二极管结构100可以同时达到高击穿电压、高正向电流和低基底漏电流。
37.图3是根据本发明一实施例所绘示的包含自举式电路的半桥电路。通常为了低导通电阻(ron)的需求，半桥电路的上桥开关元件hs会使用n型金属氧化物半导体晶体管(nmos)，下桥开关元件ls也使用nmos。若要使用nmos做为上桥开关元件hs并使其开启(on)，则必须让上桥开关元件hs的栅极-源极电压(v
gs
)高于漏极-源极电压(v
ds
)，由于上桥开关元件hs的漏极电压通常是输入电压vin，其为电路内部的最高电压，因此需要通过自举式电路bs产生比输入电压vin还高的电压，以提供给上桥开关元件hs的栅极。
38.依据本发明的实施例，二极管结构100可以作为自举二极管(bootstrap diode)，其与电容c耦接形成自举式电路bs。二极管结构100控制来自内部电源ips的电压的流向，并将内部电源ips的电压传送至驱动器d1，电容c电连接至上桥开关元件hs和下桥开关元件ls中间的节点，累积电荷并将输入电压vin传送至驱动器d1，内部电源ips的电压和输入电压vin的累加电压会经由驱动器d1提供至上桥开关元件hs的栅极，使得上桥开关元件hs的栅极-源极电压(v
gs
)高于漏极-源极电压(v
ds
)，让使用nmos的上桥开关元件hs可以开启。另外，在半桥电路中，下桥开关元件ls的栅极电连接至另一驱动器d2，驱动器d2接收来自内部电源ips的电压，下桥开关元件ls的源极电连接至接地端gnd，下桥开关元件ls的源极电连接至上桥开关元件hs的源极，形成半桥电路。本发明的实施例的二极管结构100除了可应用于自举式电路bs中作为自举二极管，还可以应用于其他高电压集成电路，以同时满足高击穿电压和低基底漏电流的需求。
39.图4、图5、图6和图7是根据本发明一实施例所绘示的制作包含二极管结构的半导体装置的中间阶段的剖面示意图。如图4、图5、图6和图7所示，在一实施例中，半导体装置10包含二极管结构100、晶体管结构200和晶体管结构300，其中晶体管结构200和300可包含双极性晶体管(bjt)、互补式金属氧化物半导体晶体管(cmos)或双重扩散金属氧化物半导体晶体管(dmos)，且晶体管结构200和300与二极管结构100一起设置于相同的基底sub中。根据本发明的实施例，制作二极管结构100的制程可以与制作其他晶体管结构200和300的bcd制程整合在一起，不需要额外的光罩且可同步制作，因此可以节省半导体装置的制造时间及成本。
40.如图4所示，首先提供基底sub，包含承载基板101以及形成于承载基板101上的磊晶层102。接着，在基底的磊晶层102中，利用同一道光罩和离子布植制程，于二极管结构100的区域形成第三埋层103，同时于晶体管结构200和300的区域形成与第三埋层103的导电型相同的埋层143。然后，在二极管结构100的区域，利用另一道光罩和离子布植制程，于第三埋层103中形成掺杂浓度较第三埋层103高的第一埋层104和第二埋层106。虽然图4中未绘
示，形成第一埋层104和第二埋层106的光罩和离子布植制程也可以用于晶体管结构200和300的区域，以形成所需的重掺杂埋层。
41.接着，如图5所示，在基底的磊晶层102中，利用同一道光罩和离子布植制程，于二极管结构100的区域形成导电型相同的第一井区105和第二井区107，同时于晶体管结构300的区域形成与第一井区105和第二井区107的导电型相同的井区145。然后，利用另一道光罩和离子布植制程，于二极管结构100的区域形成第三井区109，同时于晶体管结构200的区域形成与第三井区109的导电型相同的井区149。在一实施例中，第一井区105、第二井区107和井区145例如为n型井区，井区145可以作为晶体管结构300中的nmos的井区。根据本发明的实施例，晶体管结构300的井区145可以与二极管结构100的第一井区105和第二井区107一起形成，且具有相同的掺杂浓度。第三井区109和井区149例如为p型井区，井区149可以作为晶体管结构200中的pmos的井区，并且晶体管结构200的井区149可以与二极管结构100的第三井区109一起形成，且具有相同的掺杂浓度。
42.然后，如图6所示，在二极管结构100的区域，利用光罩和离子布植制程，于第一井区105中形成环状井区111，以及利用两道掺杂浓度不同的离子布植制程，于第二井区107中依序形成掺杂浓度较轻的第五掺杂区116和掺杂浓度较重的第二掺杂区117。之后，先在二极管结构100的第三井区109中，利用离子布植制程形成第七掺杂区112。接着，利用同一道光罩和离子布植制程，于二极管结构100的第一井区105中形成第四掺杂区114，同时于第三井区109中形成第六掺杂区118，第四掺杂区114和第六掺杂区118可以具有相同的掺杂浓度。然后，利用另一道光罩和离子布植制程，于二极管结构100的第四掺杂区114中形成第一掺杂区115，同时于第六掺杂区118中形成第三掺杂区119，第一掺杂区115和第三掺杂区119可以具有相同的掺杂浓度。虽然图6中未绘示，上述于二极管结构100的区域中形成各种掺杂区的光罩和离子布植制程也可以应用于晶体管结构200和300的区域，以同时形成晶体管结构200和300需要的各种掺杂区。
43.接着，如图7所示，在二极管结构100、晶体管结构200和300的区域的表面上形成介电层120。然后，在介电层120上形成图案化的硬屏蔽(未绘示)，硬屏蔽的开口对应于二极管结构100的第一隔离区131和第二隔离区132预定形成的区域，利用蚀刻制程在二极管结构100的区域中蚀刻出沟槽，然后在沟槽内填充介电材料，并进行化学机械平坦化制程(chemical-mechanical planarization,cmp)，之后移除硬屏蔽，形成例如为浅沟槽隔离结构(sti)的第一隔离区131和第二隔离区132，且第一隔离区131和第二隔离区132的顶面可突出于介电层120的顶面。此外，虽然图7中未绘示，上述形成第一隔离区131和第二隔离区132的制程也可用于同时形成晶体管结构200和300的区域中的隔离区。
44.后续，再参阅图1，于二极管结构100的区域形成阳极121、阴极123、接地电极125、第一场板127和第二场板129。先对介电层120进行蚀刻制程，以形成开口暴露出第一掺杂区115、第二掺杂区117和第三掺杂区119，再利用相同的屏蔽和同一道沉积制程，同时形成阳极121、阴极123和接地电极125。在一些实施例中，阳极121、阴极123和接地电极125的材料可包含金属、合金、多晶硅或其他导电材料，例如为铝、铜、镁、锌、铝合金、镁合金、锌合金等。之后，再利用另一屏蔽和另一沉积制程，于二极管结构100的区域同时形成第一场板127和第二场板129。此外，也可利用形成二极管结构100的阳极121、阴极123、接地电极125、第一场板127和第二场板129的制程，于晶体管结构200和300的区域形成其他电极和场板。
45.根据本发明的实施例，制作二极管结构的制程可以与制作晶体管结构的bcd制程兼容而整合在一起，而且不需额外的光罩，进而节省半导体装置的制造时间及成本。此外，本发明的一实施例的二极管结构可以同时达到高击穿电压和低基底漏电流的特性，适合应用于高电压集成电路芯片中，并且还可以通过调整二极管结构的井区掺杂浓度和各掺杂区之间的距离，来满足不同电子产品的各种击穿电压的需求。以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的同等变化与修饰，皆应属于本发明的保护范围。

技术特征：
1.一种二极管结构，其特征在于，包括：一基底，具有一第一导电类型；一第一井区，具有与该第一导电类型相反的一第二导电类型，设置于该基底中；一第一掺杂区，具有该第一导电类型，设置于该第一井区中；一环状井区，具有该第二导电类型，设置于该第一井区中，且围绕该第一掺杂区；一阳极，设置于该第一掺杂区上；一第二井区，具有该第二导电类型，与该第一井区分离，设置于该基底中；一第二掺杂区，具有该第二导电类型，设置于该第二井区中；以及一阴极，设置于该第二掺杂区上。2.如权利要求1所述的二极管结构，其特征在于，该环状井区的掺杂浓度高于该第一井区的掺杂浓度。3.如权利要求1所述的二极管结构，其特征在于，还包括：一第三井区，具有该第一导电类型，设置于该基底中，位于该第一井区和该第二井区之间，且与该第一井区和该第二井区分离；一第三掺杂区，具有该第一导电类型，设置于该第三井区中；以及一接地电极，设置于该第三掺杂区上。4.如权利要求3所述的二极管结构，其特征在于，该第一掺杂区与该第三掺杂区之间具有一第一距离，该第二掺杂区与该第三掺杂区之间具有一第二距离，且该第二距离大于或等于该第一距离。5.如权利要求4所述的二极管结构，其特征在于，该第二距离为该第一距离的1至2倍。6.如权利要求3所述的二极管结构，其特征在于，还包括：一第一场板，从该第一井区上方侧向延伸至该第三井区上方；以及一第二场板，从该第二井区上方侧向延伸至该第三井区上方，其中该接地电极位于该第一场板和该第二场板之间。7.如权利要求6所述的二极管结构，其特征在于，该第一场板位于该阳极和该接地电极之间，该第二场板位于该阴极和该接地电极之间。8.如权利要求6所述的二极管结构，其特征在于，还包括：一第一隔离区，设置于该第一井区中，且围绕该第一掺杂区；以及一第二隔离区，设置于该第二井区中，且围绕该第二掺杂区，其中该第一场板的一部分设置在该第一隔离区上，且该第二场板的一部分设置在该第二隔离区上。9.如权利要求1所述的二极管结构，其特征在于，还包括一第一埋层，具有该第二导电类型，设置于该第一井区下方，且与该环状井区接触。10.如权利要求9所述的二极管结构，其特征在于，该第一埋层的掺杂浓度高于该第一井区的掺杂浓度。11.如权利要求9所述的二极管结构，其特征在于，还包括一第二埋层，具有该第二导电类型，设置于该第二井区下方，且该第二埋层与该第一埋层分离。12.如权利要求11所述的二极管结构，其特征在于，该第二埋层的掺杂浓度高于该第二井区的掺杂浓度。
13.如权利要求11所述的二极管结构，其特征在于，还包括一第三埋层，具有该第二导电类型，设置于该基底中，且从该第一井区下方侧向延伸至该第二井区下方。14.如权利要求13所述的二极管结构，其特征在于，该第一埋层和该第二埋层设置于该第三埋层中，且该第一埋层和该第二埋层的掺杂浓度高于该第三埋层的掺杂浓度。15.如权利要求13所述的二极管结构，其特征在于，该第三埋层与该第一井区和该第二井区接触。16.如权利要求1所述的二极管结构，其特征在于，还包括：一第四掺杂区，具有该第一导电类型，设置于该第一井区中，且该第一掺杂区位于该第四掺杂区中，其中该第一掺杂区的掺杂浓度高于该第四掺杂区的掺杂浓度；以及一第五掺杂区，具有该第二导电类型，设置于该第二井区中，且该第二掺杂区位于该第五掺杂区中，其中该第二掺杂区的掺杂浓度高于该第五掺杂区的掺杂浓度。17.如权利要求3所述的二极管结构，其特征在于，还包括：一第六掺杂区，具有该第一导电类型，设置于该第三井区中，且该第三掺杂区位于该第六掺杂区中，其中该第三掺杂区的掺杂浓度高于该第六掺杂区的掺杂浓度；以及一第七掺杂区，具有该第一导电类型，设置于该第三井区中，且位于该第六掺杂区下方，其中该第七掺杂区的掺杂浓度高于该第六掺杂区的掺杂浓度，且低于该第三掺杂区的掺杂浓度。18.如权利要求3所述的二极管结构，其特征在于，该第三井区的底面高于该第一井区和该第二井区的底面。19.如权利要求1所述的二极管结构，其特征在于，所述二极管结构为自举式电路中的自举二极管。20.一种半导体装置，其特征在于，包括：如权利要求1所述的二极管结构；以及一晶体管结构，包括一双极性晶体管、一互补式金属氧化物半导体晶体管或一双重扩散金属氧化物半导体晶体管，其中该晶体管结构与该二极管结构一起设置于相同的该基底中。

技术总结
一种二极管结构，包含基底、第一井区、第一掺杂区、环状井区、阳极、第二井区、第二掺杂区及阴极。基底具有第一导电类型，第一井区具有与第一导电类型相反的第二导电类型且设置于基底中，第一掺杂区具有第一导电类型且设置于第一井区中，环状井区具有第二导电类型，设置于第一井区中且围绕第一掺杂区，阳极设置于第一掺杂区上，第二井区具有第二导电类型，与第一井区分离且设置于基底中，第二掺杂区具有第二导电类型且设置于第二井区中，阴极设置于第二掺杂区上。二掺杂区上。二掺杂区上。


技术研发人员：李京达 甘铠铨 罗宗仁
受保护的技术使用者：世界先进积体电路股份有限公司
技术研发日：2022.01.17
技术公布日：2023/7/26