图像传感器的形成方法以及图像传感器与流程

1.本发明涉及图像传感器技术领域，尤其涉及一种图像传感器的形成方法以及图像传感器。


背景技术：

2.cmos图像传感器（cmos image sensor，cis）是一种在图像采集领域得到广泛应用的光电转换器件，具备集成度高，工艺兼容和制造成本低等多方面的产业优势。一直以来， cmos图像传感器都在朝着像素单元尺寸不断微缩，集成度不断提高的方向发展。
3.光电二极管（pd）是像素单元中最重要的电学结构。为了发展小尺寸，高性能像素单元，需要解决好pd中满阱容量、白点、串扰和感光度等多方面的性能问题，这就要求像素单元间的隔离必须得到加强。。
4.一般地，采用离子注入的方法在pd周围形成p型区域以用作像素单元间的隔离。然而，像素单元在尺寸微缩的同时还要求物理结构在深度方向上得到拓展以满足感光度和满阱容量等性能要求，此情况下离子注入的深度受限于掩膜阻挡能力已不再适用于形成p型隔离区域，离子注入的浓度及其分布也已经不能满足小尺寸像素单元的发展需要。


技术实现要素：

5.本发明的目的在于提供一种图像传感器的形成方法以及图像传感器，用于实现更好的光电二极管之间的电学隔离，更有利于小尺寸像素的形成。
6.基于以上考虑，本发明提供一种图像传感器的形成方法，包括：提供半导体衬底，形成第一掺杂区；先于所述第一掺杂区内形成若干平行的第一沟槽,所述第一沟槽的长度方向为第一方向，于第一沟槽内外延填充第二掺杂材料，形成第一隔离结构；再于所述第一类型掺杂区内形成若干平行的第二沟槽，所述第二沟槽的长度方向为第二方向，于第二沟槽内外延填充第二掺杂材料，形成第二隔离结构；其中，所述第一方向与第二方向互不平行，所述第一隔离结构与第二隔离结构交叉并将所述第一掺杂区分隔成若干光电二极管结构。
7.可选地，所述第一方向或第二方向为第一掺杂区的晶向方向。
8.可选地，所述第一掺杂区的表面为(001)晶面，所述第一方向和第二方向为第一掺杂区的《100》方向。
9.可选地，所述第一掺杂区的表面为(001)晶面，所述第一方向和第二方向为第一类型掺杂区的《110》方向。
10.可选地，所述第一方向与第二方向相互垂直。
11.可选地，采用外延生长法于所述第一沟槽或第二沟槽内填充第二掺杂材料，形成第二掺杂层。
12.可选地，在第一沟槽或第二沟槽内填充第二掺杂材料之前，还包括采用外延生长
法于所述第一沟槽内表面或第二沟槽内表面形成本征材料层的步骤。
13.可选地，还包括：在所述半导体衬底与所述第一类型掺杂区之间，形成底部隔离层的步骤，所述底部隔离层的掺杂类型与第一掺杂区不同。
14.可选地，还包括：于所述半导体衬底与所述底部隔离层之间形成第一缓冲层的步骤，以及于所述底部隔离层与第一掺杂区之间形成第二缓冲层的步骤。
15.可选地，于所述第一掺杂区内形成第一沟槽或第二沟槽的步骤包括：于所述第一掺杂区之上形成图形化介质层，所述图形化介质层具有沿第一方向延伸或沿第二方向延伸的开口；以所述图形化介质层为硬掩膜层，于所述第一掺杂区内形成第一沟槽或第二沟槽。
16.可选地，所述第一沟槽或第二沟槽垂直延伸至所述第一掺杂区内。
17.可选地，所述第一沟槽或第二沟槽垂直穿过所述第一掺杂区并延伸至所述底部隔离层内。
18.可选地，所述第一沟槽或第二沟槽垂直穿过所述第一掺杂区并延伸至所述第一缓冲层内。
19.可选地，所述第一沟槽在第一方向上贯穿整个像素区域；所述第二沟槽在第二方向上贯穿整个像素区域。
20.可选地，所述第一掺杂区的掺杂类型为n型，第二掺杂材料的掺杂类型为p型；或所述第一掺杂区的掺杂类型为p型，第二掺杂材料的掺杂类型为n型。
21.可选地，还包括沿除第一方向与第二方向之外的其他方向形成沟槽，并填充沟槽形成隔离结构的步骤。
22.本发明还提供一种图像传感器，采用如上所述的图像传感器的形成方法形成。
23.本发明提供的图像传感器的形成方法以及图像传感器，具有以下有益效果：先于第一方向形成第一沟槽，然后进行填充，形成第一隔离结构；再于第二方向形成第二沟槽，然后进行填充，形成第二隔离结构。通过分次形成隔离结构，避免在沟槽交汇处同时进行两个方向的外延生长，从而可以避免在交汇处易出现的孔洞、位错等缺陷；沿指定晶向刻蚀形成沟槽，更有利于外延填充。
附图说明
24.通过参照附图阅读以下所作的对非限制性实施例的详细描述，本发明的其它特征、目的和优点将会变得更明显。
25.图1显示为本发明提供的图像传感器形成方法的流程图；图2显示为本发明提供的半导体衬底的结构示意图；图3显示为本发明提供的形成图形化介质层的结构示意图；图4显示本发明提供的形成第一沟槽的结构示意图；图5显示为本发明提供的形成本征材料层的结构示意图；图6显示为本发明提供的形成第一隔离结构的结构示意图；图7显示为本发明提供的形成第一隔离结构的俯视图；图8显示为本发明提供的形成第二沟槽的结构示意图；
图9显示为本发明提供的形成第二隔离结构的结构示意图；图10显示为本发明提供的形成第一隔离结构与第二隔离结构的俯视图。
26.在图中，贯穿不同的示图，相同或类似的附图标记表示相同或相似的装置（模块）或步骤。
具体实施方式
27.在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
28.其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。
29.在图像传感器芯片的制备工艺中，采用深沟槽外延填充法形成隔离结构，可以解决离子注入工艺的在注入深度上的限制。通过在像素区域形成横、纵分布的深沟槽，并在沟槽中外延填充无缺陷的硅单晶形成隔离就可以解决离子注入深入受限的问题。但是，对于深沟槽外延填充方法来说，由于横、纵沟槽交汇处的晶体生长方向与单向沟槽的晶体生长方向不同，因而这两个位置外延硅单晶的生长习性和填充能力存在明显差异。单一横向或纵向沟槽的外延填充较易实现，但沟槽交汇处在外延填充过程中容易出现空洞、位错等晶体缺陷，这些缺陷很难避免和消除，且最终会对像素单元的电学性能造成严重影响。
30.基于以上技术问题，本发明提供一种图像传感器的形成方法，包括：提供半导体衬底，形成第一掺杂区；先于所述第一掺杂区内形成若干平行的第一沟槽,所述第一沟槽的长度方向为第一方向，于第一沟槽内外延填充第二掺杂材料，形成第一隔离结构；再于所述第一类型掺杂区内形成若干平行的第二沟槽，所述第二沟槽的长度方向为第二方向，于第二沟槽内外延填充第二掺杂材料，形成第二隔离结构；其中，所述第一方向与第二方向互不平行，所述第一隔离结构与第二隔离结构交叉并将所述第一掺杂区分隔成若干光电二极管结构。通过先后形成第一隔离结构以及第二隔离结构，避免在沟槽交汇处同时进行两个方向的外延生长，可以有效解决沟槽交汇处填充困难，缺陷容易产生并对器件电学性能造成不利影响的技术难题，以进一步提高图像传感器性能,更有利于小尺寸像素的形成。
31.为使本发明的上述目的、特征和优点能够更为明显易懂，以下结合附图对本发明的方法进行详细描述。
32.本发明提供一种图像传感器的形成方法，如图1所示，包括步骤：s1:提供半导体衬底，形成第一掺杂区；s2:先于所述第一掺杂区内形成若干平行的第一沟槽，所述第一沟槽的长度方向为第一方向，于第一沟槽内外延第二掺杂材料，形成第一隔离结构；s3:再于所述第一类型掺杂区内形成若干平行的第二沟槽，所述第二沟槽的长度方向为第二方向，于第二沟槽内外延第二掺杂材料，形成第二隔离结构；其中，所述第一方向与第二方向互不平行，所述第一隔离结构与第二隔离结构交叉并将所述第一掺杂区分隔成若干光电二极管结构。
33.以下结合附图对图像传感器的形成方法进行具体描述。
34.请参照图2，进行步骤s1，提供半导体衬底111，形成第一掺杂区115。
35.第一掺杂区115用于形成像素区域的光电二极管结构。第一掺杂区115的掺杂类型可以是p型，也可以是n型，在本实施例中，第一掺杂区115的掺杂类型为n型。第一掺杂区可以采用外延生长工艺形成于半导体衬底之上，也可以采用离子注入工艺形成于半导体衬底内。在本实施例中，通过外延生长工艺于半导体衬底111之上形成第一掺杂区115。
36.作为示例，在第一掺杂区115下方，还形成有底部隔离层113，底部隔离层113的掺杂类型与第一掺杂区的掺杂类型相反，用于实现底部电学隔离。更进一步地，还在底部隔离层113下方形成第一缓冲层112，第一缓冲层112为轻掺杂p型；在第一掺杂区115与底部隔离层113之间形成第二缓冲层114，第二缓冲层114为轻掺杂n型。更进一步地，在第一掺杂区115之上还形成有第三掺杂区（未示出）。第一缓冲层、第二缓冲层、第三掺杂区的形成方法可以在半导体衬底上通过外延生长工艺形成，也可以采用离子注入工艺在半导体衬底内形成。
37.请参照图3至图7，进行步骤s2，先于第一掺杂区115内形成若干平行的第一沟槽121,第一沟槽121的长度方向为第一方向，于第一沟槽121内外延第二掺杂材料122，形成第一隔离结构12。
38.具体的，请参照图3至图4，形成第一沟槽121的方法包括：于第一掺杂区115之上形成第一图形化介质层116，图形化介质层116具有沿第一方向延伸的开口；以第一图形化介质层116为硬掩膜层，于第一掺杂区115内形成第一沟槽121。
39.第一图形化介质层116的材料可以选用氧化硅/氮化硅的复合层，当然，也可以根据实际需要选用其他材料。
40.优选地，第一沟槽和第二沟槽的长度方向选择为第一掺杂区的晶向方向，从而在进行沟槽填充时，可以保证晶体沿着单一晶向外延生长，实现更好的、无缺陷的沟槽填充，避免在填充过程中位错、空洞等缺陷的产生。
41.具体的，在本实施例中，半导体衬底111选为硅衬底，第一掺杂区115为硅外延层，第一掺杂区的表面晶面为(001)晶面，则相应的第一方向和第二方向可选为单晶硅的《100》晶向方向。例如，当第一方向选择为[100]晶向方向，则第二方向选择为与[100]晶向垂直的[010]晶向方向；或，当第一方向选择为[010]晶向方向，则第二方向选择为与[010]晶向垂直的[100]晶向方向。当然，第一方向和第二方向还可选《110》方向，例如，当第一方向选择为[110]晶向方向，则第一方向选择为与[110]晶向垂直的[-110]方向；或当第一方向选择为[-110]晶向方向，则第一方向选择为与[-110]晶向垂直的[110]方向。在其他的实施例中，第一掺杂区还可以选择其他半导体材料，例如，还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等，在选择第一沟槽或第二沟槽的长度方向时，根据具体的第一掺杂区材料的晶体结构进行选择。
[0042]
作为示例，在本实施例中，第一方向为硅晶体的[100]晶向，第二方向为硅晶体的[010]晶向。
[0043]
另外，还可以不依据晶向方向，自行设置第一方向与第一方向，只要第一方向与第二方向互不平行即可，例如，第一方向与第二方向可以相互垂直。
[0044]
沟槽深度的设置也会影响隔离效果。第一沟槽或第二沟槽的深度至少延伸至第一掺杂区底面。可以垂直穿过第一掺杂区并延伸至第一缓冲层内，也可以垂直穿过第一掺杂
区并延伸至底部缓冲层内。在本实施例中，第一沟槽121和第二沟槽131的深度优选为延伸至底部隔离层113内，从而可以实现更好的底部隔离。
[0045]
请继续参照图5及图6，于第一沟槽121内外延填充第二掺杂材料122，以形成第一隔离结构12。
[0046]
第二掺杂材料122的掺杂类型与第一掺杂区115的掺杂类型相反，以实现电学隔离。在本实施例中，第二掺杂材料122的掺杂类型为p型。
[0047]
进一步地，在于第一沟槽内外延填充第二掺杂材料122之前，还可以采用外延生长法于所述第一沟槽121内表面形成本征材料层123。本征材料层123用于作为第一掺杂区115与第二掺杂材料122之间的缓冲。
[0048]
在第一沟槽填充完成后，采用化学机械抛光结合湿法刻蚀使第一掺杂区115表面平坦化，得到若干平行的第一隔离结构12，如图7所示。
[0049]
请参照图8以及图9，进行步骤s3，再于第一掺杂区115内形成若干平行的第二沟槽131，第二沟槽131的长度方向为第二方向，于第二沟槽131内外延第二掺杂材料122，形成第二隔离结构13。
[0050]
具体地，请参照图8，于第一掺杂区115之上形成第二图形化介质层117，第二图形化介质层117具有沿第二方向延伸的开口；以第二图形化介质层117为硬掩模层，于第一掺杂区115内形成第二沟槽131。
[0051]
第二图形化介质层117的材料可以选用氧化硅/氮化硅的复合层，当然，也可以根据实际需要选用其他材料。
[0052]
在本实施例中，第二方向为硅晶体的[010]晶向。第二沟槽131的深度延伸至底部隔离区113之内。
[0053]
请参照图9，采用外延生长法于第二沟槽131内填充第二掺杂材料122，以实现电学隔离。在第二沟槽内表面，还形成有本征材料层123，以作为第一掺杂区115与第二掺杂材料122之间的缓冲层。
[0054]
在第二沟槽填充完成后，采用化学机械抛光结合湿法刻蚀使第一掺杂区115表面平坦化，得到若干平行的第二隔离结构13，如图10所示。
[0055]
第一隔离结构12与第二隔离结构13交叉，将第一掺杂区115分隔成了若干光电二极管结构14。
[0056]
需要说明的是，在本实施例中，第一沟槽12和第二沟槽13在长度方向上贯穿整个像素区域，即第一沟槽或第二沟槽在长度方向上分别由像素区域的一边缘延伸至相对应的另一边缘。例如，第一沟槽在长度方向上由像素区域的第一边缘延伸至与第一边缘平行的第二边缘，第二沟槽在长度方向上由像素区域的第三边缘延伸至与第三边缘平行的第四边缘。这样，只需第一隔离结构和第二隔离结构，就可以实现整个像素区域的光电二极管之间的隔离。当然，也可以根据实际应用进行沟槽长度的设置，在此不做限制。
[0057]
还需要说明的是，本发明提供的图像传感器的形成方法，还包括沿除第一方向与第二方向之外的其他方向形成沟槽，并填充沟槽形成隔离结构的步骤。可以根据实际需要确定沟槽的数量以及方向，在此不做限制。
[0058]
当然，图像传感器的形成还包括其他工艺，例如还需形成转移晶体管、复位晶体管等晶体管结构以及滤光片、微透镜等。其形成工艺与现有技术相同，在此不再赘述。
[0059]
本发明还提供一种图像传感器，采用由上所述的形成方法形成。
[0060]
综上所述，本发明提供一种图像传感器的形成方法以及图像传感器，通过先后形成第一隔离结构以及第二隔离结构，避免在沟槽交汇处同时进行两个方向的外延生长，可以有效解决沟槽交汇处填充困难，缺陷容易产生并对器件电学性能造成不利影响的技术难题，以进一步提高图像传感器性能, 更有利于小尺寸像素的形成。
[0061]
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论如何来看，均应将实施例看作是示范性的，而且是非限制性的。此外，明显的，“包括”一词不排除其他元素和步骤，并且措辞“一个”不排除复数。装置权利要求中陈述的多个元件也可以由一个元件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。

技术特征：
1.一种图像传感器的形成方法，其特征在于，包括：提供半导体衬底，形成第一掺杂区；先于所述第一掺杂区内形成若干平行的第一沟槽,所述第一沟槽的长度方向为第一方向，于第一沟槽内外延填充第二掺杂材料，形成第一隔离结构；再于所述第一类型掺杂区内形成若干平行的第二沟槽，所述第二沟槽的长度方向为第二方向，于第二沟槽内外延填充第二掺杂材料，形成第二隔离结构；其中，所述第一方向与第二方向互不平行，所述第一隔离结构与第二隔离结构交叉并将所述第一掺杂区分隔成若干光电二极管结构。2.根据权利要求1所述的图像传感器的形成方法，其特征在于，所述第一方向或第二方向为第一掺杂区的晶向方向。3.根据权利要求2所述的图像传感器的形成方法，其特征在于，所述第一掺杂区的表面为(001)晶面，所述第一方向和第二方向为第一掺杂区的<100>方向。4.根据权利要求2所述的图像传感器的形成方法，其特征在于，所述第一掺杂区的表面为(001)晶面，所述第一方向和第二方向为第一类型掺杂区的<110>方向。5.根据权利要求1所述的图像传感器的形成方法，其特征在于，所述第一方向与第二方向相互垂直 。6.根据权利要求1所述的图像传感器的形成方法，其特征在于，采用外延生长法于所述第一沟槽或第二沟槽内填充第二掺杂材料，形成第二掺杂层。7.根据权利要求6所述的图像传感器的形成方法，其特征在于，在第一沟槽或第二沟槽内填充第二掺杂材料之前，还包括采用外延生长法于所述第一沟槽内表面或第二沟槽内表面形成本征材料层的步骤。8.根据权利要求1所述的图像传感器的形成方法，其特征在于，还包括：在所述半导体衬底与所述第一类型掺杂区之间，形成底部隔离层的步骤，所述底部隔离层的掺杂类型与第一掺杂区不同。9.根据权利要求8所述的图像传感器的形成方法，其特征在于，还包括：于所述半导体衬底与所述底部隔离层之间形成第一缓冲层的步骤，以及于所述底部隔离层与第一掺杂区之间形成第二缓冲层的步骤。10.根据权利要求1所述的图像传感器的形成方法，其特征在于，于所述第一掺杂区内形成第一沟槽或第二沟槽的步骤包括：于所述第一掺杂区之上形成图形化介质层，所述图形化介质层具有沿第一方向延伸或沿第二方向延伸的开口；以所述图形化介质层为硬掩膜层，于所述第一掺杂区内形成第一沟槽或第二沟槽。11.根据权利要求10所述的图像传感器的形成方法， 其特征在于，所述第一沟槽或第二沟槽垂直延伸至所述第一掺杂区内。12.据权利要求8所述的图像传感器的形成方法， 其特征在于，所述第一沟槽或第二沟槽垂直穿过所述第一掺杂区并延伸至所述底部隔离层内。13.根据权利要求9所述的图像传感器的形成方法， 其特征在于，所述第一沟槽或第二沟槽垂直穿过所述第一掺杂区并延伸至所述第一缓冲层内。14.根据权利要求1所述的图像传感器的形成方法，其特征在于，所述第一沟槽在第一
方向上贯穿整个像素区域；所述第二沟槽在第二方向上贯穿整个像素区域。15.根据权利要求1所述的图像传感器的形成方法，其特征在于，所述第一掺杂区的掺杂类型为n型，第二掺杂材料的掺杂类型为p型；或所述第一掺杂区的掺杂类型为p型，第二掺杂材料的掺杂类型为n型。16.根据权利要求1所述的图像传感器的形成方法，其特征在于，还包括沿除第一方向与第二方向之外的其他方向形成沟槽，并填充沟槽形成隔离结构的步骤。17.一种图像传感器，其特征在于，采用如权利要求1-16任一项所述的图像传感器的形成方法形成。

技术总结
本发明提供一种图像传感器的形成方法以及图像传感器，图像传感器的形成方法包括：提供半导体衬底，形成第一掺杂区；先于所述第一掺杂区内形成若干平行的第一沟槽,于第一沟槽内外延填充第二掺杂材料，形成第一隔离结构；再于所述第一类型掺杂区内形成若干平行的第二沟槽，于第二沟槽内外延填充第二掺杂材料，形成第二隔离结构；其中，所述第一方向与第二方向互不平行，所述第一隔离结构与第二隔离结构交叉并将所述第一掺杂区分隔成若干光电二极管结构。本发明通过分别进行第一方向、第二方向上的沟槽刻蚀与填充，形成像素单元光电二极管周围的隔离区，可以有效解决沟槽交汇处填充困难、缺陷容易产生等技术难题，更有利于小尺寸像素的形成。尺寸像素的形成。尺寸像素的形成。


技术研发人员：孙玉鑫 陈林 傅璟
受保护的技术使用者：格科微电子（上海）有限公司
技术研发日：2022.01.14
技术公布日：2023/7/26