一种适用于电荷重分布型DAC的采样开关电路

一种适用于电荷重分布型dac的采样开关电路
技术领域
1.本发明涉及模拟集成电路设计领域，涉及隔离自举电路中耦合电容对其连接的采样电容影响的开关电路，具体为一种适用于电荷重分布型dac的采样开关电路。


背景技术：

2.传统sar adc的基本结构包括二进制dac、比较器和逐次逼近逻辑等模块。其中dac工作主要为采样和量化两个阶段。由于在量化阶段时，采样开关的输入信号馈通会影响到量化结果，引入很多非理想因素。采样开关源漏间寄生电容(cds)使得输入信号与采样电容间存在一条馈通通路。该通路的容性阻抗随输入信号频率增加而减小，即输入信号频率越高，输入信号馈通越严重。在保持阶段形成类似时钟切换的陡峭上升沿和下降沿，转换速度快且幅度变化大，单通道adc在电容阵列保持阶段，陡峭的输入信号变化通过单通道adc采样开关源极和漏极之间的耦合电容(cds)将直接耦合到采样电容内，严重限制adc整体性能。
3.对于输入信号馈通影响量化结果的这一问题，现有最直观的解决方案是通过增加耦合电容，将负端信号以同样比例馈通到正端采样电容上，以此补偿正端采样开关的馈通信号。一种经典的做法是采用与采样开关相同的mos管作为虚拟开关，利用此虚拟开关的寄生电容实现该耦合电容，如图4所示。该方法电路简单，对信号馈通的抑制效果明显，但会恶化输入信号的非线性电容负载，等效于加倍了非线性电容，依旧在一定程度上限制了adc整体性能。
4.也有为传统采样开关添加补偿电路的优化方案，工作原理图如图5所示。vboost电压为由clk控制产生的栅压自举电压。当clk为高时为采样阶段，m4和m6导通，vin通过m4传输到cbot连接的采样电容阵列中。为了产生反向馈通效应，m7在clk由高变低的时刻开始导通，使虚拟开关m5的栅压由“0”变为cbot的输出电压，根据采样开关补偿原理，减小时钟馈通效应对保持阶段采样电容上的电压影响。但在高速高分辨率的采样开关设计中由于开关管的尺寸较大，虚拟开关的c
gd
相对于采样电容值已经无法忽略，同样会影响采样值的准确性。


技术实现要素：

5.针对上述存在问题或不足，为提升adc在电容阵列保持阶段采样开关源极和漏极之间的耦合电容严重限制adc整体性能的问题，本发明提供了一种适用于电荷重分布型dac的采样开关电路，以减小输入信号变化引起的寄生电容对整体adc电路精度的影响。
6.一种适用于电荷重分布型dac的采样开关电路，包括pmos管m1、nmos管m2、poms管m3、noms管m4、nmos管m5和noms管m6。
7.所述pmos管m1源端接vdd，栅端接vdd_ctrl，漏端接cbot即采样电容的电容下极板。nmos管m2源端接地，栅端接gnd_ctrl信号，漏端接采样电容的电容下极板。poms管m3源端接地，栅端接gnd_ctrl_b信号，漏端接采样电容的电容下极板。
8.所述nmos管m4栅端接栅压自举控制信号vboost，漏端接采样电容的电容下极板，noms管m4的源端接nmos管m5和noms管m6的漏端。m5的栅端接栅压自举控制信号vboost，源端接vin，vin为采样保持电路的输出信号。noms管m6的源端接共模电平vcm，栅端接与控制vboost信号反向的clkb信号，漏端接在m4的源端和m5的漏端。由于clkb信号与vboost信号反向，当m4，m5同时关闭时，m6导通，使m4的源端电压固定在共模电平。
9.其中，vdd_ctrl信号通过控制m1的栅极电压控制采样电容下极板的电压。gnd_ctrl与gnd_ctrl_b为一组相反电平信号，gnd_ctrl信号控制m2的栅极电压，gnd_ctrl_b信号控制m3的栅极电压，两者共同控制采样阶段采样电容的电容下极板接入gnd电位。栅压自举电路产生的控制信号vboost通过控制m4的栅端电压将采样电容下极板接到采样保持电路的输出电位，把采样保持电路的输出电压转化为dac采样的输入电压。
10.传统采样开关的功能是把采样电容的下极板在不同时序需求下分别接入vdd、gnd或采样信号的三个不同电位上。这样的采样开关主要由两个noms管和两个pmos管构成，一个poms管通过时序控制信号将采样电容下极板接到vdd电位，一个nmos管和一个pmos管通过一对反相的控制信号将采样电容下极板接到gnd电位，一个noms管通过一个栅压自举电路产生的控制信号vboost将采样电容下极板接到采样保持电路的输出电位，同时也是dac采样的输入电压。
11.综上所述，本发明通过在原本的采样开关中接入dac采样的输入电压的noms管前，加入一个串行的noms管作为另一个开关，使得原采样开关的noms管源极和漏极之间的耦合电容不会直接耦合到采样电容内；在这两个noms管之间再加入一个由与采样阶段相反的时序控制的noms管，此noms管同样也起到开关作用，在保持阶段使得之前两个noms采样开关之间保持一个固定电平来加强隔离作用，以尽可能降低从采样保持电路引入的输入信号变化引起的寄生电容对电路精度的影响，从而有效提升了adc的整体性能。
附图说明
12.图1为3位全差分电荷重分布型dac的结构示意图。
13.图2为现有采样和量化阶段3位dac的电容切换过程的原理示意图。
14.图3为传统的dac采样开关的电路原理图。
15.图4为传统的dac采样开关补偿电路原理图。
16.图5为传统采样开关补偿电路工作原理图。
17.图6为本发明隔离耦合电容的dac采样开关的电路原理图。
具体实施方式
18.下面结合附图和具体实施例详细描述本发明。
19.图1为3位全差分电荷重分布型dac的结构示意图。ci＝2
i-1cu
，i＝3,2,1，c0＝cu，总电容c
tot
＝2
ncu
＝8cu，n为dac的分辨率，cu为单位电容。采样时，电容阵列上极板接共模电压v
cm
，下极板接输入信号。v
ref
为参考电压，gnd为地，v
cm
为共模电压，v
cm
＝v
ref
/2。3位全差分电荷重分布型dac的各个电容c3、c2和c1，其权重分别为1/2、1/4和1/8。电容权重的概念使得对dac电容切换和电压变化的分析更为方便。
20.图2为采样和量化阶段dac的电容切换过程的原理示意图。在采样阶段，所有电容
的上极板接共模电压v
cm
，下极板接输入信号。采样结束后，进入量化阶段，dac上极板与v
cm
断开。同时，将p端dac的最高位电容c3的下极板接v
ref
，其他所有电容的下极板接gnd；而将n端dac的最高位电容c3的下极板接gnd，其他所有电容的下极板接v
ref
。之后比较器进行第一次比较，系统完成第一位的量化。观测比较器的比较结果，如果v
p
》vn在量化第二位时，p端dac电容上极板电压需要增加，而n端dac电容上极板电压需要减小。实现方式如下：对于p端dac，c2下极板由gnd切换到v
ref
；对于n端dac，c2下极板由v
ref
切换到gnd。第三次量化同理类推。
21.图3为传统的dac采样开关的电路原理图。根据电容分裂式全差分二进制dac的原理，传统的dac采样开关工作状态为：在采样阶段时，自举电路vboost信号控制m4(noms管)开启，使得采样保持电路的输出信号作为dac的输入信号接入到电容下极板。采样完成后，进入保持阶段，自举电路vboost信号控制m4(noms管)断开，控制信号vdd_ctrl与gnd_ctrl分别控制m1(poms管)或者m2(noms管)和m3(poms管)开启，使其对应的电容下极板电压切换到vdd或者gnd。
22.图4为传统的dac采样开关补偿电路原理图。栅压自举采样开关即便采用差分结构也无法消除时钟馈通效应带来的影响。时钟馈通效应产生的电压变化值与输入电压相关，该结构还带来了非线性因素。补偿时钟馈通需要在时钟由高变为低的时刻在输出端产生一个与电压变化值大小相等方向相反的补偿电压。补偿电压的产生可以通过引入虚拟开关(m5)来实现，由于m4和m5的尺寸相同，所以两者的c
gd
也是相同的，在采样和保持的不同阶段控制电压v
gd
变化从而在不同阶段引入虚拟开关提供的补偿电压，可以在理论上消除时钟馈通效应带来的影响。
23.图5为传统采样开关补偿电路工作原理图。vboost电压为由clk控制产生的栅压自举电压。当clk为高时为采样阶段，m4和m6导通，vin通过m4传输到cbot连接的采样电容阵列中。为了产生反向馈通效应，m7在clk由高变低的时刻开始导通，使虚拟开关m5的栅压由“0”变为cbot的输出电压，根据采样开关补偿原理减小时钟馈通效应对保持阶段采样电容上的电压影响。但在高速高分辨率的采样开关设计中由于开关管的尺寸较大，虚拟开关的c
gd
相对于采样电容值已经无法忽略，同样会影响采样值的准确性。
24.图6为本发明的隔离耦合电容的dac采样开关的电路原理图。
25.在采样阶段时，自举电路vboost信号控制m4(noms管)、m6(noms管)同时开启，使得采样保持电路的输出信号作为dac的输入信号接入到电容下极板。
26.采样完成后，进入保持阶段，自举电路vboost信号控制m4(noms管)、m6(noms管)断开，控制信号vdd_ctrl与gnd_ctrl分别控制m1(poms管)，或者m2(noms管)和m3(poms管)同时开启，使其对应的电容下极板电压切换到vdd或者gnd。与传统采样开关不同的是，此时与自举电路vboost相反的一个clkb信号控制m5(noms管)开启，使得m4(noms管)的源端电压在保持阶段稳定在v
cm
电位。此时vin的急速变化不会再通过noms管m4源极和漏极之间的耦合电容(cds)，从而减小了输入信号变化引起的寄生电容对电路精度的影响。
27.通过以上实施例可见，本发明在原有的开关电路基础上加入了两个由noms管构成的开关。相比于传统结构，原来noms管m4的源端接nmos管m5的漏端，m5的栅端同样接栅压自举控制信号vboost，漏端接采样保持电路的输出信号。再加入一个noms管m6，源端接共模电平vcm，栅端接与控制vboost信号反向的clkb信号，漏端接在m4的源端和m5的漏端。由于
clkb信号与vboost信号反向，当m4，m5同时关闭时，m6导通，使m4的源端电压固定在共模电平。
28.本发明通过在原本的采样开关中接入dac采样的输入电压的noms管前，加入一个串行的noms管作为另一个开关，使得原采样开关的noms管源极和漏极之间的耦合电容不会直接耦合到采样电容内；在这两个noms管之间再加入一个由与采样阶段相反的时序控制的noms管，此noms管同样也起到开关作用，在保持阶段使得之前两个noms采样开关之间保持一个固定电平来加强隔离作用，以尽可能降低从采样保持电路引入的输入信号变化引起的寄生电容对电路精度的影响，从而有效提升了adc的整体性能。

技术特征：
1.一种适用于电荷重分布型dac的采样开关电路，其特征在于：包括pmos管m1、nmos管m2、poms管m3、noms管m4、nmos管m5和noms管m6；所述pmos管m1源端接vdd，栅端接vdd_ctrl，漏端接cbot即采样电容的电容下极板；nmos管m2源端接地，栅端接gnd_ctrl信号，漏端接采样电容的电容下极板；poms管m3源端接地，栅端接gnd_ctrl_b信号，漏端接采样电容的电容下极板；所述nmos管m4栅端接栅压自举控制信号vboost，漏端接采样电容的电容下极板，noms管m4的源端接nmos管m5和noms管m6的漏端；m5的栅端接栅压自举控制信号vboost，源端接vin，vin为采样保持电路的输出信号；noms管m6的源端接共模电平vcm，栅端接与控制vboost信号反向的clkb信号，漏端接在m4的源端和m5的漏端。2.如权利要求1所述适用于电荷重分布型dac的采样开关电路，其特征在于，具体控制逻辑如下：vdd_ctrl信号通过控制m1的栅极电压控制采样电容下极板的电压；gnd_ctrl与gnd_ctrl_b为一组相反电平信号，gnd_ctrl信号控制m2的栅极电压，gnd_ctrl_b信号控制m3的栅极电压，两者共同控制采样阶段采样电容的电容下极板接入gnd电位；栅压自举电路产生的控制信号vboost通过控制m4的栅端电压将采样电容下极板接到采样保持电路的输出电位，把采样保持电路的输出电压转化为dac采样的输入电压；由于clkb信号与vboost信号反向，当m4，m5同时关闭时，m6导通，使m4的源端电压固定在共模电平。

技术总结
本发明涉及模拟集成电路设计领域，涉及隔离自举电路中耦合电容对其连接的采样电容影响的开关电路，具体为一种适用于电荷重分布型DAC的采样开关电路。本发明通过在原本的采样开关中接入DAC采样的输入电压的NOMS管前，加入一个串行的NOMS管作为另一个开关，使得原采样开关的NOMS管源极和漏极之间的耦合电容不会直接耦合到采样电容内；在这两个NOMS管之间再加入一个由与采样阶段相反的时序控制的NOMS管，此NOMS管同样也起到开关作用，在保持阶段使得之前两个NOMS采样开关之间保持一个固定电平来加强隔离作用，以尽可能降低从采样保持电路引入的输入信号变化引起的寄生电容对电路精度的影响，从而有效提升了ADC的整体性能。性能。性能。


技术研发人员：吴克军 邱远谋 张中 宁宁 李靖 于奇
受保护的技术使用者：电子科技大学
技术研发日：2023.05.08
技术公布日：2023/7/27