PIP结构及具有PIP结构的高压元件与电容元件的制造方法与流程

pip结构及具有pip结构的高压元件与电容元件的制造方法
技术领域
1.本发明涉及一种pip结构及具有pip结构的高压元件与电容元件的制造方法，特别涉及一种能够缩短栅极与分离栅极间的距离的pip结构及具有pip结构的高压元件与电容元件的制造方法。


背景技术：

2.请参考图1，其是显示一已知的高压元件的剖视示意图。如图1所示，传统的高压元件10若未来想要进行微缩，会被栅极g1与分离栅极g2间的间隔层116、自对准氧化层108及降低表面电场(resurf)氧化层104的厚度所限制。再者，分离栅极g2会因为栅极g1与分离栅极g2间的间隔层116、自对准氧化层108及降低表面电场(resurf，reduced surface field)氧化层104的堆叠而位移或变形，换言之，由于降低表面电场(resurf)氧化层104的厚度较厚，栅极g1及分离栅极g2间的距离被拉长的状况明显，若分离栅极g2太过靠近栅极g1，而挤压到降低表面电场(resurf)氧化层104，则会容易造成分离栅极g2倾斜，而使工艺控制不易。
3.有鉴于此，本发明提出一种崭新的pip结构及具有pip结构的高压元件与电容元件的制造方法。


技术实现要素：

4.于一观点中，本发明提供了一种多晶硅-绝缘物-多晶硅(poly silicon-insulator-poly silicon，pip)结构，包括：一第一多晶硅区，形成于一基板上；一第一绝缘区，形成于该第一多晶硅区的一第一侧外，而与该第一多晶硅区在一横向上邻接；以及一第二多晶硅区，形成于该第一绝缘区的一第三侧外，而使得该第一多晶硅区、该第一绝缘区与该第二多晶硅区于该横向上依次邻接；其中该第二多晶硅区以一第一自对准工艺步骤而形成于该第一绝缘区的该第三侧外；其中该第一绝缘区以一第二自对准工艺步骤而形成于该第一多晶硅区的该第一侧外。
5.于一实施例中，该pip结构应用于一高压元件，其中该高压元件除了该多晶硅-绝缘区-多晶硅结构外，还包括：一源极，形成于该第一多晶硅区的一第二侧外下方该基板中，其中该第一侧与该第二侧为该第一多晶硅区的相对的两侧；以及一漏极，形成于该第二多晶硅区的一第四侧外下方该基板中，其中该第四侧为该第二多晶硅区的相对邻接该第一绝缘区的该第三侧的另一侧；其中该第一多晶硅区用以形成该高压元件的一栅极，而控制该高压元件的导通与不导通操作；其中该第二多晶硅区用以形成该高压元件的一分离栅极，用以于该高压元件操作时，调整一漂移区的电场。
6.于一实施例中，该pip结构应用于一电容元件，其中该第一多晶硅区用以形成该电容元件的一第一电极，且该第一绝缘区用以形成该电容元件的一介电层，且该第二多晶硅区用以形成该电容元件的一第二电极。
7.于一实施例中，该电容元件还包括：一第二绝缘区，形成于该第一多晶硅区的一第
二侧外，而与该第一多晶硅区在该横向上邻接；以及一第三多晶硅区，形成于该第二绝缘区的一第五侧外，而使得该第一多晶硅区、该第二绝缘区与该第三多晶硅区于该横向上的反向上依次邻接；其中该第三多晶硅区以该第一自对准工艺步骤而形成于该第二绝缘区的该第五侧外；其中该第二绝缘区以该第二自对准工艺步骤而形成于该第一多晶硅区的该第二侧外。
8.于一实施例中，该栅极的一栅极氧化层的厚度介于与之间。
9.于一实施例中，该高压元件还包括：一硅化金属区，形成于该第二多晶硅区的该第四侧外，用以作为该第二多晶硅区的电性接点；以及一第三绝缘区，以一第三自我对准工艺步骤形成于该第二多晶硅区之外；其中该第三绝缘区用以定义该高压元件的一漏极延伸区，该漏极延伸区于该横向上的长度介于与之间。
10.于另一观点中，本发明提供一种具有pip结构的高压元件的制造方法，包括：形成一第一多晶硅层于一基板上；形成一牺牲层于该第一多晶硅层上；形成一高度决定层于该牺牲层上；以一第一微影(lithography)工艺步骤蚀刻该第一多晶硅层、该牺牲层与该高度决定层，而形成一第一堆叠区，其中该第一堆叠区包括一第一多晶硅区、一牺牲区与一高度决定区；形成一第一绝缘层包覆于该第一堆叠区的外侧；形成一第二多晶硅层包覆于该第一绝缘层的外侧；以一第一自对准工艺步骤形成一第二多晶硅区于该第一绝缘层的外侧；以一第二自对准工艺步骤形成一第一绝缘区于该第一多晶硅区的一第一侧外；以及移除该高度决定区而形成一pip结构；以一第二微影工艺步骤蚀刻该pip结构的该牺牲区与该第一多晶硅区，而形成一双栅极结构；形成一源极于该第一多晶硅区的一第二侧外下方该基板中，其中该第一侧与该第二侧为该第一多晶硅区的相对的两侧；以及形成一漏极于该第二多晶硅区的一第四侧外下方该基板中，其中该第四侧为该第二多晶硅区的相对邻接该第一绝缘区的一第三侧的另一侧；其中该第一多晶硅区用以形成该高压元件的一栅极，而控制该高压元件的导通与不导通操作；其中该第二多晶硅区用以形成该高压元件的一分离栅极，用以于该高压元件操作时，调整一漂移区的电场；其中该双栅极结构的该第一多晶硅区、该第一绝缘区与该第二多晶硅区于一横向上依次邻接。
11.于一实施例中，该第二多晶硅区的高度为该第一多晶硅区的高度的1.5倍到2倍。
12.于一实施例中，该具有pip结构的高压元件的制造方法还包括：形成一硅化金属区于该第二多晶硅区的该第四侧外，用以作为该第二多晶硅区的电性接点；以及以一第三自我对准工艺步骤形成一第三绝缘区于该第二多晶硅区之外；其中该第三绝缘区用以定义该高压元件的一漏极延伸区，该漏极延伸区于该横向上的长度介于与之间。
13.于一实施例中，该分离栅极电连接于该栅极或一接地电位。
14.于又一观点中，本发明提供一种具有pip结构的电容元件的制造方法，包括：形成一第一多晶硅层于一基板上；形成一牺牲层于该第一多晶硅层上；形成一高度决定层于该牺牲层上；以一第一微影(lithography)工艺步骤蚀刻该第一多晶硅层、该牺牲层与该高度决定层，而形成一第一堆叠区，其中该第一堆叠区包括一第一多晶硅区、一牺牲区与一高度决定区；形成一第一绝缘层包覆于该第一堆叠区的外侧；形成一第二多晶硅层包覆于该第一绝缘层的外侧；以一第一自对准工艺步骤形成一第二多晶硅区于该第一绝缘层的外侧；以一第二自对准工艺步骤形成一第一绝缘区于该第一多晶硅区的一第一侧外；以及移除该高度决定区而形成一pip结构；其中该第一多晶硅区用以形成该电容元件的一第一电极，且
该第一绝缘区用以形成该电容元件的一介电层，且该第二多晶硅区用以形成该电容元件的一第二电极。
15.于一实施例中，该具有pip结构的电容元件的制造方法还包括：形成一第二绝缘区于该第一多晶硅区的一第二侧外，而与该第一多晶硅区在该横向上邻接；以及形成一第三多晶硅区于该第二绝缘区的一第五侧外，而使得该第一多晶硅区、该第二绝缘区与该第三多晶硅区于该横向上的反向上依次邻接；其中该第三多晶硅区以该第一自对准工艺步骤而形成于该第二绝缘区的该第五侧外；其中该第二绝缘区以该第二自对准工艺步骤而形成于该第一多晶硅区的该第二侧外。
16.于一实施例中，该第二电极的高度为该第一电极的高度的1.5倍到2倍。
17.于一实施例中，该第一绝缘区由一高温氧化(high temperature oxidation，hto)工艺步骤或一快速热氧化(rapid thermal oxidation，rto)工艺步骤所形成。
18.于一实施例中，形成该第一绝缘层使用的材质包括四乙氧基硅烷(teos，tetraethoxysilane)。
19.于一实施例中，该第一绝缘区于该横向上的厚度为与之间。
20.本发明的优点为本发明通过pip结构形成高压元件及电容元件，可达到使分离栅极不会因为绝缘区、间隔层的层层堆叠而导致变形或位移，且使栅极与分离栅极间的距离仅与第一绝缘区的横向厚度相关。
21.以下通过具体实施例详加说明，会更容易了解本发明的目的、技术内容、特点及其所实现的效果。
附图说明
22.图1是显示一已知的高压元件的剖视示意图。
23.图2是根据本发明的一实施例显示具有pip结构的高压元件的剖视示意图。
24.图3是根据本发明的另一实施例显示具有pip结构的电容元件的剖视示意图。
25.图4a～图4n是根据本发明的实施例显示具有pip结构的高压元件及电容元件的制造方法的剖视示意图。
26.图中符号说明
27.10，20：高压元件
28.101，201，301，401：基板
29.104：降低表面电场氧化层
30.108：自对准氧化层
31.116，216，316，416：间隔层
32.202，302，402：第一多晶硅区
33.203，303，403：第一绝缘区
34.204，304，404：第二多晶硅区
35.207，307，407：硅化金属区
36.208，408：第三绝缘区
37.209，309，409：第一侧
38.210，310，410：第二侧
39.211，311，411：第三侧
40.212，312，412：第四侧
41.218，418：源极
42.219，419：漏极
43.221，321，421：第六侧
44.30：电容元件
45.305，405：第二绝缘区
46.306，406：第三多晶硅区
47.313，413：第五侧
48.317，417：浅沟槽隔绝结构
49.322，422：第七侧
50.323，423：第八侧
51.402’：第一多晶硅层
52.403’：第一绝缘层
53.404’第二多晶硅层
54.414：牺牲区
55.414’：牺牲层
56.415：高度决定区
57.415’：高度决定层
58.420：屏蔽
59.g1：栅极
60.g2：分离栅极
具体实施方式
61.有关本发明的前述及其他技术内容、特点与效果，在以下配合参考附图的较佳实施例的详细说明中，将可清楚地呈现。本发明中的附图均属示意，主要意在表示工艺步骤以及各层之间的上下次序关系，至于形状、厚度与宽度则并未依照比例绘制。
62.请参考图2，其根据本发明的一实施例显示具有pip结构的高压元件的剖视示意图。如图2所示，本发明的具有pip(多晶硅-绝缘物-多晶硅，poly silicon-insulator-poly silicon)结构的高压元件20包括第一多晶硅区202、第一绝缘区203、第二多晶硅区204、硅化金属区207、第三绝缘区208、源极218及漏极219。第一多晶硅区202形成于基板201上。基板201例如但不限于为一p型或n型的半导体基板。形成基板201的方式，为本领域技术人员所熟知，在此不予赘述。第一绝缘区203形成于第一多晶硅区202的第一侧209外，而与第一多晶硅区202在横向上邻接。第二多晶硅区204形成于第一绝缘区203的第三侧211外，而使得第一多晶硅区202、第一绝缘区203与第二多晶硅区204于横向上依次邻接。
63.于一实施例中，第二多晶硅区204以第一自对准工艺步骤而形成于第一绝缘区203的第三侧211外。于一实施例中，第一绝缘区203以第二自对准工艺步骤而形成于第一多晶硅区202的第一侧209外。硅化金属区207形成于第二多晶硅区204的第四侧212外，用以作为第二多晶硅区204的电性接点。第三绝缘区208以第三自我对准工艺步骤形成于第二多晶硅
区204之外。第三绝缘区208用以定义高压元件20的漏极延伸区。于一实施例中，漏极延伸区于横向上的长度介于与之间。源极218形成于第一多晶硅区202的第二侧210外下方基板201中。第一侧209与第二侧210为第一多晶硅区202的相对的两侧。漏极219形成于第二多晶硅区204的第四侧212外下方基板201中。第四侧212为第二多晶硅区204的相对邻接第一绝缘区203的第三侧211的另一侧。第一多晶硅区202用以形成高压元件20的栅极，而控制高压元件20的导通与不导通操作，而第二多晶硅区204用以形成高压元件20的分离栅极，用以于高压元件20操作时调整漂移区的电场。间隔层216分别形成并连接于第一绝缘区203的第六侧221、第二多晶硅区204的第四侧212及第一多晶硅区202的第二侧210外。
64.于一实施例中，第二多晶硅区204的高度为第一多晶硅区202的高度的1.5倍到2倍。于一实施例中，第一绝缘区203由高温氧化(high temperature oxidation，hto)工艺步骤或快速热氧化(rapid thermal oxidation，rto)工艺步骤所形成。于一实施例中，形成第一绝缘区203使用的材质包括四乙氧基硅烷(teos，tetraethoxysilane)。于一实施例中，第一绝缘区203于横向上的厚度例如为与之间。于一实施例中，栅极的栅极氧化层(例如第一多晶硅区202正下方的第一绝缘区203)的厚度介于与之间。分离栅极(例如第二多晶硅区204)电连接于栅极(例如第一多晶硅区202)或接地电位。
65.图3是根据本发明的另一实施例显示具有pip结构的电容元件的剖视示意图。如图3所示，本发明的具有pip(多晶硅-绝缘物-多晶硅，poly silicon-insulator-poly silicon)结构的电容元件30包括第一多晶硅区302、第一绝缘区303、第二多晶硅区304、第二绝缘区305、第三多晶硅区306及硅化金属区307。第一多晶硅区302形成于基板301上。第一绝缘区303形成于第一多晶硅区302的第一侧309外，而与第一多晶硅区302在横向上邻接。第二多晶硅区304形成于第一绝缘区303的第三侧311外，而使得第一多晶硅区302、第一绝缘区303与第二多晶硅区304于横向上依次邻接。于一实施例中，第二多晶硅区304以第一自对准工艺步骤而形成于第一绝缘区303的第三侧311外。于一实施例中，第一绝缘区303以第二自对准工艺步骤而形成于第一多晶硅区302的第一侧309外。
66.第一多晶硅区302用以形成电容元件30的第一电极，且第一绝缘区303用以形成电容元件30的介电层，且第二多晶硅区304用以形成电容元件30的第二电极。第二绝缘区305形成于第一多晶硅区302的第二侧310外，而与第一多晶硅区302在横向上邻接。第三多晶硅区306形成于第二绝缘区305的第五侧313外，而使得第一多晶硅区302、第二绝缘区305与第三多晶硅区306于横向上的反向上依次邻接。于一实施例中，第三多晶硅区306以第一自对准工艺步骤而形成于第二绝缘区305的第五侧313外。于一实施例中，第二绝缘区305以第二自对准工艺步骤而形成于第一多晶硅区302的第二侧310外。
67.硅化金属区307分别形成于第二多晶硅区304的第四侧312外及第三多晶硅区306的第八侧323外，分别用以作为第二多晶硅区304及第三多晶硅区306的电性接点。间隔层316分别形成于第一绝缘区303的第六侧321、第二多晶硅区304的第四侧312、第二绝缘区305的第七侧322及第三多晶硅区306的第八侧323上。于一较佳实施例中，电容元件30形成于一绝缘层上，绝缘层例如但不限于浅沟槽隔绝(shallow trench isolation，sti)结构317。于一实施例中，第二多晶硅区304及第三多晶硅区306的高度为第一多晶硅区302的高度的1.5倍到2倍。于一实施例中，第一绝缘区303及第二绝缘区305由高温氧化(high temperature oxidation，hto)工艺步骤或快速热氧化(rapid thermal oxidation，rto)工
艺步骤所形成。于一实施例中，形成第一绝缘区303及第二绝缘区305使用的材质包括四乙氧基硅烷(teos，tetraethoxysilane)。
68.于一实施例中，第一绝缘区303及第二绝缘区305于横向上的厚度例如为与之间。于一实施例中，电容元件30可从第一多晶硅区302的中间切开而形成两个电容，此两个电容可加以并联成一个电容。于一实施例中，当上述两个电容并联时，第二多晶硅区304的硅化金属区307可与第三多晶硅区306的硅化金属区307电连接，且被切开成两部分的第一多晶硅区302可彼此电连接。
69.图4a～图4n是根据本发明的实施例显示具有pip结构的高压元件及电容元件的制造方法的剖视示意图。如图4a所示，首先，形成一绝缘层例如但不限于浅沟槽隔绝(shallow trench isolation，sti)结构417于基板401上。接着，如图4b所示，例如但不限于以沉积工艺步骤形成第一多晶硅层402’于基板401上。之后，如图4b所示，例如但不限于以沉积工艺步骤形成牺牲层414’于第一多晶硅层402’上。接续，如图4b所示，例如但不限于以沉积工艺步骤形成高度决定层415’于牺牲层414’上。
70.之后，如图4c及图4d所示，利用屏蔽420以第一微影(lithography)工艺步骤蚀刻第一多晶硅层402’、牺牲层414’与高度决定层415’，而形成第一堆叠区，其中第一堆叠区包括第一多晶硅区402、牺牲区414与高度决定区415。接着，如图4e所示，例如但不限于以沉积工艺步骤形成第一绝缘层403’包覆于第一堆叠区的外侧。接续，如图4e所示，例如但不限于以沉积工艺步骤形成第二多晶硅层404’包覆于第一绝缘层403’的外侧。之后，如图4f、图4g及图4h所示，以第一自对准工艺步骤形成第二多晶硅区404于第一绝缘层403’的外侧(即第三侧411)，且形成第三多晶硅区406于第一绝缘层403’的第五侧413外，而使得第一多晶硅区402、第二绝缘区405与第三多晶硅区406于横向上的反向上依次邻接。
71.接续，如图4h所示，以第二自对准工艺步骤形成第一绝缘区403于第一多晶硅区402的第一侧409外，且形成第二绝缘区405于第一多晶硅区402的第二侧410外，而使第二绝缘区405与第一多晶硅区402在横向上邻接。接着，如图4i所示，例如以湿式蚀刻工艺步骤移除高度决定区415而形成pip结构。之后，如图4j所示，利用屏蔽(未图示)以第二微影工艺步骤蚀刻高压元件20的pip结构的牺牲区414与第一多晶硅区402，而形成双栅极结构。接着，如图4k所示，分别形成间隔层416于第一绝缘区403的第六侧421、第二多晶硅区404的第四侧412、第一多晶硅区402的第二侧410、第二绝缘区405的第七侧422及第三多晶硅区406的第八侧423上。
72.接续，如图4l所示，形成源极418于第一多晶硅区402的第二侧410外下方基板401中，其中第一侧409与第二侧410为第一多晶硅区402的相对的两侧。如图4l所示，形成漏极419于第二多晶硅区404的第四侧412外下方基板401中，其中第四侧412为第二多晶硅区404的相对邻接第一绝缘区403的第三侧411的另一侧。形成源极418与漏极419的步骤，例如但不限于利用由微影工艺步骤形成光阻层为屏蔽，视高压元件20为n型元件或p型元件，将n型或p型杂质通过离子注入工艺步骤，以加速离子的形式，分别掺杂至基板401中，以形成源极418与漏极419。第一多晶硅区402用以形成高压元件20的栅极，而控制高压元件20的导通与不导通操作，而第二多晶硅区404用以形成高压元件20的分离栅极，用以于高压元件20操作时，调整漂移区的电场。双栅极结构的第一多晶硅区402、第一绝缘区403与第二多晶硅区404于横向上依次邻接。
73.于一实施例中，第二多晶硅区404及/或第三多晶硅区406的高度为第一多晶硅区402的高度的1.5倍到2倍。于一实施例中，第一绝缘层403’由高温氧化(high temperature oxidation，hto)工艺步骤或快速热氧化(rapid thermal oxidation，rto)工艺步骤所形成。于一实施例中，形成第一绝缘层403’使用的材质包括四乙氧基硅烷(teos，tetraethoxysilane)。于一实施例中，第一绝缘区403及/或第二绝缘区405于横向上的厚度为与之间。
74.接着，如图4m所示，以第三自我对准工艺步骤形成第三绝缘区408于第二多晶硅区404之外。第三绝缘区408用以定义高压元件20的漏极延伸区。于一实施例中，漏极延伸区于横向上的长度介于与之间。之后，如图4n所示，分别形成硅化金属区407于第二多晶硅区404的第四侧412外及第三多晶硅区406的第八侧423外，用以分别作为第二多晶硅区404及第三多晶硅区406的电性接点。高压元件20的分离栅极(例如第二多晶硅区404)电连接于栅极(例如第一多晶硅区402)或接地电位。如图4n所示，第一多晶硅区402用以形成电容元件30的第一电极，且第一绝缘区403用以形成电容元件30的介电层，且第二多晶硅区404用以形成电容元件30的第二电极。
75.如上所述，本发明通过pip结构形成高压元件及电容元件，可达到使分离栅极不会因为绝缘区、间隔层的层层堆叠而导致变形或位移，且使栅极与分离栅极间的距离仅与第一绝缘区的横向厚度相关。
76.以上已针对较佳实施例来说明本发明，但以上所述，仅为使本领域技术人员易于了解本发明的内容，并非用来限定本发明的权利范围。在本发明的相同精神下，本领域技术人员可以想到各种等效变化。例如，在不影响元件主要的特性下，可加入其他工艺步骤或结构，如轻掺杂漏极区等；又如，微影技术并不限于光罩技术，也可包含电子束微影技术。凡此种种，都可根据本发明的教示类推而得。此外，所说明的各个实施例，并不限于单独应用，也可以组合应用，例如但不限于将两实施例并用。因此，本发明的范围应涵盖上述及其他所有等效变化。此外，本发明的任一实施型态不必须实现所有的目的或优点，因此，权利要求的任一项也不应以此为限。

技术特征：
1.一种多晶硅-绝缘物-多晶硅结构，其特征在于，包含：一第一多晶硅区，形成于一基板上；一第一绝缘区，形成于该第一多晶硅区的一第一侧外，而与该第一多晶硅区在一横向上邻接；以及一第二多晶硅区，形成于该第一绝缘区的一第三侧外，而使得该第一多晶硅区、该第一绝缘区与该第二多晶硅区于该横向上依次邻接；其中该第二多晶硅区以一第一自对准工艺步骤而形成于该第一绝缘区的该第三侧外；其中该第一绝缘区以一第二自对准工艺步骤而形成于该第一多晶硅区的该第一侧外。2.如权利要求1所述的多晶硅-绝缘区-多晶硅结构，应用于一高压元件，其中，该高压元件除了该多晶硅-绝缘区-多晶硅结构外，还包含：一源极，形成于该第一多晶硅区的一第二侧外下方该基板中，其中该第一侧与该第二侧为该第一多晶硅区的相对的两侧；以及一漏极，形成于该第二多晶硅区的一第四侧外下方该基板中，其中该第四侧为该第二多晶硅区的相对邻接该第一绝缘区的该第三侧的另一侧；其中该第一多晶硅区用以形成该高压元件的一栅极，而控制该高压元件的导通与不导通操作；其中该第二多晶硅区用以形成该高压元件的一分离栅极，用以于该高压元件操作时，调整一漂移区的电场。3.如权利要求1所述的多晶硅-绝缘区-多晶硅结构，应用于一电容元件，其中，该第一多晶硅区用以形成该电容元件的一第一电极，且该第一绝缘区用以形成该电容元件的一介电层，且该第二多晶硅区用以形成该电容元件的一第二电极。4.如权利要求3所述的多晶硅-绝缘区-多晶硅结构，其中，该电容元件还包括：一第二绝缘区，形成于该第一多晶硅区的一第二侧外，而与该第一多晶硅区在该横向上邻接；以及一第三多晶硅区，形成于该第二绝缘区的一第五侧外，而使得该第一多晶硅区、该第二绝缘区与该第三多晶硅区于该横向上的反向上依次邻接；其中该第三多晶硅区以该第一自对准工艺步骤而形成于该第二绝缘区的该第五侧外；其中该第二绝缘区以该第二自对准工艺步骤而形成于该第一多晶硅区的该第二侧外。5.如权利要求1所述的多晶硅-绝缘区-多晶硅结构，其中，该第二多晶硅区的高度为该第一多晶硅区的高度的1.5倍到2倍。6.如权利要求1所述的多晶硅-绝缘区-多晶硅结构，其中，该第一绝缘区由一高温氧化工艺步骤或一快速热氧化工艺步骤所形成。7.如权利要求1所述的多晶硅-绝缘区-多晶硅结构，其中，形成该第一绝缘区使用的材质包括四乙氧基硅烷(teos)。8.如权利要求1所述的多晶硅-绝缘区-多晶硅结构，其中，该第一绝缘区于该横向上的厚度为与之间。9.如权利要求2所述的多晶硅-绝缘区-多晶硅结构，其中，该栅极的一栅极氧化层的厚度介于与之间。10.如权利要求2所述的多晶硅-绝缘区-多晶硅结构，其中，该高压元件还包括：
一硅化金属区，形成于该第二多晶硅区的该第四侧外，用以作为该第二多晶硅区的电性接点；以及一第三绝缘区，以一第三自我对准工艺步骤形成于该第二多晶硅区之外；其中该第三绝缘区用以定义该高压元件的一漏极延伸区，该漏极延伸区于该横向上的长度介于与之间。11.如权利要求2所述的多晶硅-绝缘区-多晶硅结构，其中，该分离栅极电连接于该栅极或一接地电位。12.如权利要求3所述的多晶硅-绝缘区-多晶硅结构，其中，该第二电极的高度为该第一电极的高度的1.5倍到2倍。13.一种具有多晶硅-绝缘区-多晶硅结构的高压元件的制造方法，其特征在于，包含：形成一第一多晶硅层于一基板上；形成一牺牲层于该第一多晶硅层上；形成一高度决定层于该牺牲层上；以一第一微影工艺步骤蚀刻该第一多晶硅层、该牺牲层与该高度决定层，而形成一第一堆叠区，其中该第一堆叠区包括一第一多晶硅区、一牺牲区与一高度决定区；形成一第一绝缘层包覆于该第一堆叠区的外侧；形成一第二多晶硅层包覆于该第一绝缘层的外侧；以一第一自对准工艺步骤形成一第二多晶硅区于该第一绝缘层的外侧；以一第二自对准工艺步骤形成一第一绝缘区于该第一多晶硅区的一第一侧外；移除该高度决定区而形成一多晶硅-绝缘区-多晶硅结构；以一第二微影工艺步骤蚀刻该多晶硅-绝缘区-多晶硅结构的该牺牲区与该第一多晶硅区，而形成一双栅极结构；形成一源极于该第一多晶硅区的一第二侧外下方该基板中，其中该第一侧与该第二侧为该第一多晶硅区的相对的两侧；以及形成一漏极于该第二多晶硅区的一第四侧外下方该基板中，其中该第四侧为该第二多晶硅区的相对邻接该第一绝缘区的一第三侧的另一侧；其中该第一多晶硅区用以形成该高压元件的一栅极，而控制该高压元件的导通与不导通操作；其中该第二多晶硅区用以形成该高压元件的一分离栅极，用以于该高压元件操作时，调整一漂移区的电场；其中该双栅极结构的该第一多晶硅区、该第一绝缘区与该第二多晶硅区于一横向上依次邻接。14.如权利要求13所述的具有多晶硅-绝缘区-多晶硅结构的高压元件的制造方法，其中，该第二多晶硅区的高度为该第一多晶硅区的高度的1.5倍到2倍。15.如权利要求13所述的具有多晶硅-绝缘区-多晶硅结构的高压元件的制造方法，其中，该第一绝缘层由一高温氧化工艺步骤或一快速热氧化工艺步骤所形成。16.如权利要求13所述的具有多晶硅-绝缘区-多晶硅结构的高压元件的制造方法，其中，形成该第一绝缘层使用的材质包括四乙氧基硅烷(teos)。17.如权利要求13所述的具有多晶硅-绝缘区-多晶硅结构的高压元件的制造方法，其
中，该第一绝缘区于该横向上的厚度为与之间。18.如权利要求13所述的具有多晶硅-绝缘区-多晶硅结构的高压元件的制造方法，其中，还包含：形成一硅化金属区于该第二多晶硅区的该第四侧外，用以作为该第二多晶硅区的电性接点；以及以一第三自我对准工艺步骤形成一第三绝缘区于该第二多晶硅区之外；其中该第三绝缘区用以定义该高压元件的一漏极延伸区，该漏极延伸区于该横向上的长度介于与之间。19.如权利要求13所述的具有多晶硅-绝缘区-多晶硅结构的高压元件的制造方法，其中，该分离栅极电连接于该栅极或一接地电位。20.一种具有多晶硅-绝缘区-多晶硅结构的电容元件的制造方法，其特征在于，包含：形成一第一多晶硅层于一基板上；形成一牺牲层于该第一多晶硅层上；形成一高度决定层于该牺牲层上；以一第一微影工艺步骤蚀刻该第一多晶硅层、该牺牲层与该高度决定层，而形成一第一堆叠区，其中该第一堆叠区包括一第一多晶硅区、一牺牲区与一高度决定区；形成一第一绝缘层包覆于该第一堆叠区的外侧；形成一第二多晶硅层包覆于该第一绝缘层的外侧；以一第一自对准工艺步骤形成一第二多晶硅区于该第一绝缘层的外侧；以一第二自对准工艺步骤形成一第一绝缘区于该第一多晶硅区的一第一侧外；以及移除该高度决定区而形成一多晶硅-绝缘区-多晶硅结构；其中该第一多晶硅区用以形成该电容元件的一第一电极，且该第一绝缘区用以形成该电容元件的一介电层，且该第二多晶硅区用以形成该电容元件的一第二电极。21.如权利要求20所述的电容元件的制造方法，其中，还包含：形成一第二绝缘区于该第一多晶硅区的一第二侧外，而与该第一多晶硅区在该横向上邻接；以及形成一第三多晶硅区于该第二绝缘区的一第五侧外，而使得该第一多晶硅区、该第二绝缘区与该第三多晶硅区于该横向上的反向上依次邻接；其中该第三多晶硅区以该第一自对准工艺步骤而形成于该第二绝缘区的该第五侧外；其中该第二绝缘区以该第二自对准工艺步骤而形成于该第一多晶硅区的该第二侧外。22.如权利要求20所述的电容元件的制造方法，其中，该第二电极的高度为该第一电极的高度的1.5倍到2倍。23.如权利要求20所述的电容元件的制造方法，其中，该第一绝缘区由一高温氧化工艺步骤或一快速热氧化工艺步骤所形成。24.如权利要求20所述的电容元件的制造方法，其中，形成该第一绝缘层使用的材质包括四乙氧基硅烷(teos)。25.如权利要求20所述的电容元件的制造方法，其中，该第一绝缘区于该横向上的厚度为与之间。

技术总结
一种PIP结构及具有PIP结构的高压元件与电容元件的制造方法。多晶硅-绝缘物-多晶硅即PIP结构包括：一第一多晶硅区，形成于一基板上；一第一绝缘区，形成于该第一多晶硅区的一第一侧外，而与该第一多晶硅区在一横向上邻接；以及一第二多晶硅区，形成于该第一绝缘区的一第三侧外，而使得该第一多晶硅区、该第一绝缘区与该第二多晶硅区于该横向上依次邻接；其中该第二多晶硅区以一第一自对准工艺步骤而形成于该第一绝缘区的该第三侧外；其中该第一绝缘区以一第二自对准工艺步骤而形成于该第一多晶硅区的该第一侧外。第一多晶硅区的该第一侧外。第一多晶硅区的该第一侧外。


技术研发人员：蔡晋钦 胡永中
受保护的技术使用者：立锜科技股份有限公司
技术研发日：2022.07.08
技术公布日：2023/8/4