一种双极带隙基准结构及工作方法与流程

1.本发明属于电源管理领域，具体属于模拟集成电路领域，尤其涉及一种双极带隙基准结构及工作方法。


背景技术：

2.近年来，随着电子产品的不断发展和升级，对集成电路芯片的性能要求越来越高。
3.在各种芯片中，电源管理类芯片变得越来越重要，在数模转换器、模数转换器、开关电源等系统中的广泛应用。电源管理类芯片中的基准电压源具有高精度和稳定性优越的特点，可为系统提供不受电源电压和工艺参数影响的稳定电压。基准电压源的精度往往决定系统的精度。如图1所示，带隙基准电压源利用具有负温度系数的基极-发射极电压v
be
叠加具有正温度系数的n
·vt
，产生零温漂的基准电压；如图2所示，传统的带隙基准源采用运算放大器，受运放的失调电压影响，输出的基准电压随电源电压变化而波动，不利于系统级用户的选型设计。
4.由此可见，现有的结构，容易受到电源电压变化的影响，导致输出的基准电压的波动。


技术实现要素：

5.为解决上述技术问题，本发明提供一种双极带隙基准结构及工作方法，采用本结构不易受到电源电压变化，能够输出稳定的基准电压。
6.为了达到上述目的，本发明采用技术方案如下：
7.一种双极带隙基准结构，包括电流源；
8.所述电流源连接有电阻r2，所述电阻r2分别连接有pnp晶体管q1和pnp晶体管q2；
9.所述pnp晶体管q1和所述pnp晶体管q2并联连接，且二者相同；
10.所述pnp晶体管q1和所述pnp晶体管q2的发射极分别短接，基极分别短接；
11.所述pnp晶体管q1的集电极连接有npn晶体管q3，所述npn晶体管q3的集电极与所述pnp晶体管q1的集电极相连；
12.所述pnp晶体管q2的集电极连接有npn晶体管q4，所述npn晶体管q4的集电极和发射极分别与所述pnp晶体管q2的集电极相连；
13.所述npn晶体管q3的基极与所述npn晶体管q4的基极相连；
14.所述npn晶体管q3的发射极接地；
15.所述npn晶体管q4的发射极连接有电阻r1；
16.所述电阻r1的一端与所述npn晶体管q4，另一端接地。
17.进一步地，流经所述pnp晶体管q1的电流i1与pnp晶体管q1的基极-发射极电压v
be1
的关系为：
18.19.其中，为工艺常数，q为电子电荷量，d
p
为空穴扩散恒量，p
n0
为基区掺杂浓度，w
bp
为基区宽度，a1为晶体管q1的发射区面积，v
t
为热电压。
20.进一步地，所述热电压v
t
与温度t的关系如下：
[0021][0022]
其中，k为常数。
[0023]
进一步地，流经所述pnp晶体管q2的电流i2与pnp晶体管q2的基极-发射极电压v
be2
的关系为：
[0024][0025]
其中，为工艺常数，q为电子电荷量，d
p
为空穴扩散恒量，p
n0
为基区掺杂浓度，w
bp
为基区宽度，a2为晶体管q1的发射区面积，v
t
为热电压。
[0026]
进一步地，流经所述npn晶体管q3的电流i3与npn晶体管q3的基极-发射极电压v
be3
的关系为：
[0027][0028]
其中，为工艺常数，q为电子电荷量，dn为电子扩散恒量，n
p0
为基区掺杂浓度，w
bn
为基区宽度，a3为晶体管q3的发射区面积，v
t
为热电压。
[0029]
进一步地，流经所述npn晶体管q4的电流i4与npn晶体管q4的基极-发射极电压v
be4
的关系为：
[0030][0031]
其中，为工艺常数，q为电子电荷量，dn为电子扩散恒量，n
p0
为基区掺杂浓度，w
bn
为基区宽度，a4为晶体管q4的发射区面积，v
t
为热电压。
[0032]
进一步地，所述npn晶体管q4的基极-发射极电压与所述npn晶体管q3的基极-发射极电压v
be3
的压差δv
be
为：
[0033][0034]
其中，n表示a4为a3的n倍。
[0035]
进一步地，输出的带隙基准电压v
ref
为：
[0036][0037]
进一步地，经过电阻r1的与温度正相关电流i
ptat
为：
[0038][0039]
一种双极带隙基准结构的工作方法，基于上述一种双极带隙基准结构，其特征在于，包括步骤如下：
[0040]
pnp晶体管q1和pnp晶体管q2产生相等的支路电流，使得npn晶体管q3和npn晶体管q4的集电极电流相等，生成与温度正相关电流，与温度正相关电流流经电阻r2产生与温度正相关电压，将与温度正相关电压与pnp晶体管q2的v
be
结压降叠加，得到并输出不受电源电压变化影响的带隙基准电压。
[0041]
相比于现有技术，本发明具有有益效果如下：
[0042]
本发明提供一种双极带隙基准结构，通过采用两个相同的pnp晶体管，可产生相等的支路电流，从而使得两个npn晶体管的集电极电流相等，生成的与温度正相关的电流，在流经电阻r2，产生与温度正相关电压，将与温度正相关电压与pnp晶体管q2的v
be
结压降叠加，得到并输出不受电源电压变化影响的带隙基准电压；本结构设计简单，能够减小电流镜失配的影响，具有功耗低、可靠性好、适应双极型工艺、芯片面积小、低成本的特点，提高了基准电压源电路的应用适用性，并且可广泛应用在各种电源类管理和驱动类芯片中，具有良好的应用前景和经济效益。
[0043]
本发明还提供一种双极带隙基准结构的工作方法，基于上述一种双极带隙基准结构，采用本方法，能够得到并输出不受电源电压变化影响的带隙基准电压，本方法可避免带隙基准电压源输出，因受到基准电压随电源电压的变化而发生波动；本方法操作简单，便于实施，具有较强的可适用性。
附图说明
[0044]
图1为本发明提供的传统的带隙基准电压源的原理图；
[0045]
图2为本发明提供的传统的带隙基准电压源的结构示意图；
[0046]
图3为本发明实施例提供的一种双极带隙基准结构的结构示意图；
[0047]
图4为本发明实施例提供的一种双极带隙基准结构的具体线路的示意图；
[0048]
图5为本发明实施例提供的一种双极带隙基准结构的线性调整率温度特性曲线图。
具体实施方式
[0049]
本发明提供一种双极带隙基准结构，包括电流源；
[0050]
电流源连接有电阻r2，电阻r2分别连接有pnp晶体管q1和pnp晶体管q2；pnp晶体管q1和pnp晶体管q2并联连接，且二者完全相同；pnp晶体管q1和pnp晶体管q2的发射极分别短接，基极分别短接；pnp晶体管q1的集电极连接有npn晶体管q3，npn晶体管q3的集电极与pnp晶体管q1的集电极相连；pnp晶体管q2的集电极连接有npn晶体管q4，npn晶体管q4的集电极和发射极分别与pnp晶体管q2的集电极相连；npn晶体管q3的基极与npn晶体管q4的基极相连；npn晶体管q3的发射极接地；npn晶体管q4的发射极连接有电阻r1；电阻r1的一端与npn晶体管q4，另一端接地。
[0051]
具体地，流经pnp晶体管q1的电流i1与pnp晶体管q1的基极-发射极电压v
be1
的关系
为：
[0052][0053]
其中，为工艺常数，q为电子电荷量，d
p
为空穴扩散恒量，p
n0
为基区掺杂浓度，w
bp
为基区宽度，a1为晶体管q1的发射区面积，v
t
为热电压。
[0054]
这里，热电压v
t
与温度t的关系如下：
[0055][0056]
其中，k为玻尔兹曼常数。
[0057]
流经pnp晶体管q2的电流i2与pnp晶体管q2的基极-发射极电压v
be2
的关系为：
[0058][0059]
其中，为工艺常数，q为电子电荷量，d
p
为空穴扩散恒量，p
n0
为基区掺杂浓度，w
bp
为基区宽度，a2为晶体管q1的发射区面积，v
t
为热电压。
[0060]
流经npn晶体管q3的电流i3与npn晶体管q3的基极-发射极电压v
be3
的关系为：
[0061][0062]
其中，为工艺常数，q为电子电荷量，dn为电子扩散恒量，n
p0
为基区掺杂浓度，w
bn
为基区宽度，a3为晶体管q3的发射区面积，v
t
为热电压。
[0063]
流经npn晶体管q4的电流i4与npn晶体管q4的基极-发射极电压v
be4
的关系为：
[0064][0065]
其中，为工艺常数，q为电子电荷量，dn为电子扩散恒量，n
p0
为基区掺杂浓度，w
bn
为基区宽度，a4为晶体管q4的发射区面积，v
t
为热电压。
[0066]
npn晶体管q4的基极-发射极电压与npn晶体管q3的基极-发射极电压v
be3
的压差δv
be
为：
[0067][0068]
其中，n表示a4为a3的n倍。
[0069]
那么，输出的带隙基准电压v
ref
为：
[0070]
[0071]
经过电阻r1的与温度正相关电流i
ptat
为：
[0072][0073]
本发明还提供一种双极带隙基准结构的工作方法，基于上述一种双极带隙基准结构，包括步骤如下：pnp晶体管q1和pnp晶体管q2产生相等的支路电流，使得npn晶体管q3和npn晶体管q4的集电极电流相等，生成与温度正相关电流，与温度正相关电流流经电阻r2产生与温度正相关电压，将与温度正相关电压与pnp晶体管q2的v
be
结压降叠加，得到并输出不受电源电压变化影响的带隙基准电压。
[0074]
下面结合实施例和附图对本发明作进一步解释说明：
[0075]
实施例
[0076]
本实施例提供了一种双极带隙基准结构，如图3所示，电源电压即电流源为v
cc
，提供工作电流i，工作在放大区的横向pnp晶体管q1、q2产生相等的支路电流，保证纵向npn晶体管q3、q4的集电极电流相等，生成与温度正相关(即ptat)的电流，减小电流镜失配的影响，ptat电流流经电阻r2产生ptat电压，将与温度正相关电压与pnp晶体管q2的v
be
结压降叠加，从而得到输出不受电源电压变化影响的高精度带隙基准电压。
[0077]
具体的，本实施例核心在于：利用工作在放大区的pnp晶体管q1、q2产生相等的支路电流，保证npn晶体管q3、q4的集电极电流相等，生成与温度正相关(即ptat)的电流，减小电流镜失配的影响。ptat电流流经电阻r2产生ptat电压，将与温度正相关电压与pnp晶体管q2的v
be
结压降叠加，从而得到输出不受电源电压变化影响的高精度带隙基准电压。具体设计结构如图3所示。
[0078]
如图3所示，包含晶体管q1～q4、电阻r1/r2和电流源i。电流源i为带隙基准结构提供电流。流经q1的集电极电流i1与其基极-发射极电压v
be
关系为：
[0079][0080]
其中，为工艺常数，q为电子电荷量，d
p
为空穴扩散恒量，p
n0
为基区掺杂浓度，w
bp
为基区宽度，a1为晶体管q1的发射区面积，v
be1
为q1的基极-发射极电压，v
t
为热电压，正比于温度：
[0081][0082]
流经q2的集电极电流i1与其基极-发射极电压v
be
关系为：
[0083][0084]
其中，为工艺常数，q为电子电荷量，d
p
为空穴扩散恒量，p
n0
为基区掺杂浓度，w
bp
为基区宽度，a2为晶体管q2的发射区面积，v
be2
为q2的基极-发射极电压，v
t
为热电压，i
sq1
为通过q1的电流，i
sq2
为通过q2的电流。
[0085]
晶体管q1、q2为完全相同的pnp晶体对管，q1的发射极与q2的发射极短接，q1的基极与q2的基极短接，即a1＝a2，v
be1
＝v
be2
。因此i1＝i2，即流经q1与q2的集电极电流相同。
[0086]
晶体管q3的集电极与晶体管q1的集电极相连，晶体管q4的集电极和发射极与晶体管q2的集电极相连，晶体管q3和晶体管q4的基极相连，晶体管q3的发射极接地，晶体管q4的发射极与电阻r1的一端相连，电阻r1的另一端接地。流经q3的集电极电流i3与其基极-发射极电压v
be
关系为：
[0087][0088]
其中，为工艺常数，q为电子电荷量，dn为电子扩散恒量，n
p0
为基区掺杂浓度，w
bn
为基区宽度，a3为晶体管q3的发射区面积，v
be3
为q3的基极-发射极电压，v
t
为热电压。
[0089]
流经q4的集电极电流i4与其基极-发射极电压v
be
关系为：
[0090]
其中，为工艺常数，q为电子电荷量，dn为电子扩散恒量，n
p0
为基区掺杂浓度，w
bn
为基区宽度，a4为晶体管q4的发射区面积，v
be4
为q4的基极-发射极电压，v
t
为热电压。
[0091]
忽略基极电流，工作在正向放大区的晶体管q3、晶体管q4偏置在相同的电流下，故i3＝i4＝i1＝i2。晶体管q3的面积与晶体管q4的面积比为1:n，故晶体管q3与晶体管q4的基极-发射极电压差值δv
be
关系为：
[0092][0093]
δv
be
作用于电阻r1，产生ptat电流：
[0094]
电阻r2一端与晶体管q1和晶体管q2的发射极相连，一端与电流源i相连。
[0095]
流经r2的电流为i1与i2之和，即两倍的i
ptat
。
[0096][0097]
由此可见，本结构产生的基准电压v
ref
与电源电压无关，正温度电压项由ptat电流控制，实现了较高精度基准输出。通过调整r2与r1的比值，可以产生一个零温漂的基准电压。
[0098]
又如图4所示，本发明提供了另一种双极带隙基准结构的实施例，整体结构与上个实施例基本相同，区别在于，本实施例采用了横向pnp晶体管q5为带隙基准结构提供工作电流。
[0099]
包含晶体管q1～q5和电阻r1和电阻r2，如图4所示。工作在放大区的横向pnp晶体管q1、q2产生相等的支路电流，保证纵向npn晶体管q3、q4的集电极电流相等，生成与温度正相关(即ptat)的电流，减小电流镜失配的影响。ptat电流流经电阻r2产生ptat电压，将与温度正相关电压与pnp晶体管q2的v
be
结压降叠加，从而得到输出不受电源电压变化影响的高精度带隙基准电压。
[0100]
晶体管q1和晶体管q2为完全相同的横向lpnp晶体对管，q1的发射极与q2的发射极短接，q1的基极与q2的基极短接。
[0101]
晶体管q3的集电极与晶体管q1的集电极相连，晶体管q4的集电极和发射极与晶体管q2的集电极相连，晶体管q3和晶体管q4的基极相连，晶体管q3的发射极接地，晶体管q4的发射极与电阻r1的一端相连，电阻r1的另一端接地。这里，晶体管q3和晶体管q4发射区面积之比为1：8。电阻r1采用阻值为52kω的多晶硅电阻，电阻r2采用阻值为236kω的多晶硅电阻。
[0102]
如图5所示，本实施例线路应用的仿真结果如下：
[0103]
在-55℃～125℃温度范围内，对电路进行温度扫描，电路输出的带隙基准电压的线性调整率常温仿真值为7.6ppm/v，全温度范围内线性调整率小于32ppm/v，具有良好的电源波动抑制能力。
[0104]
由于传统的带隙基准源采用运算放大器结构，受运放的失调电压影响，输出的基准电压随电源电压变化而波动，不利于系统级用户的选型设计，因此。本实施例提供的一种双极带隙基准结构及工作方法，采用本结构和方法，可避免带隙基准电压源输出的基准电压随电源电压变化的而改变，减小电流镜失配的影响，线路结构设计简单，具有功耗低、芯片面积小、低成本的特点，提高了基准电压源电路的应用适用性，可广泛应用在各种电源类管理和驱动类芯片中，具有良好的应用前景和经济效益。
[0105]
上述实施例仅仅是能够实现本发明技术方案的实施方式之一，本发明所要求保护的范围并不仅仅受本实施例的限制，还包括在本发明所公开的技术范围内，任何熟悉本技术领域的技术人员所容易想到的变化、替换及其他实施方式。

技术特征：
1.一种双极带隙基准结构，其特征在于，包括电流源；所述电流源连接有电阻r2，所述电阻r2分别连接有pnp晶体管q1和pnp晶体管q2；所述pnp晶体管q1和所述pnp晶体管q2并联连接，且二者相同；所述pnp晶体管q1和所述pnp晶体管q2的发射极分别短接，基极分别短接；所述pnp晶体管q1的集电极连接有npn晶体管q3，所述npn晶体管q3的集电极与所述pnp晶体管q1的集电极相连；所述pnp晶体管q2的集电极连接有npn晶体管q4，所述npn晶体管q4的集电极和发射极分别与所述pnp晶体管q2的集电极相连；所述npn晶体管q3的基极与所述npn晶体管q4的基极相连；所述npn晶体管q3的发射极接地；所述npn晶体管q4的发射极连接有电阻r1；所述电阻r1的一端与所述npn晶体管q4，另一端接地。2.根据权利要求1所述的一种双极带隙基准结构，其特征在于，流经所述pnp晶体管q1的电流i1与pnp晶体管q1的基极-发射极电压v
be1
的关系为：其中，为工艺常数，q为电子电荷量，d
p
为空穴扩散恒量，p
n0
为基区掺杂浓度，w
bp
为基区宽度，a1为晶体管q1的发射区面积，v
t
为热电压。3.根据权利要求2所述的一种双极带隙基准结构，其特征在于，所述热电压v
t
与温度t的关系如下：其中，k为常数。4.根据权利要求2所述的一种双极带隙基准结构，其特征在于，流经所述pnp晶体管q2的电流i2与pnp晶体管q2的基极-发射极电压v
be2
的关系为：其中，为工艺常数，q为电子电荷量，d
p
为空穴扩散恒量，p
n0
为基区掺杂浓度，w
bp
为基区宽度，a2为晶体管q1的发射区面积，v
t
为热电压。5.根据权利要求4所述的一种双极带隙基准结构，其特征在于，流经所述npn晶体管q3的电流i3与npn晶体管q3的基极-发射极电压v
be3
的关系为：其中，为工艺常数，q为电子电荷量，d
n
为电子扩散恒量，n
p0
为基区掺杂浓度，w
bn
为基区宽度，a3为晶体管q3的发射区面积，v
t
为热电压。6.根据权利要求5所述的一种双极带隙基准结构，其特征在于，流经所述npn晶体管q4的电流i4与npn晶体管q4的基极-发射极电压v
be4
的关系为：其中，为工艺常数，q为电子电荷量，d
n
为电子扩散恒量，n
p0
为基区掺杂浓度，w
bn
为基区宽度，a4为晶体管q4的发射区面积，v
t
为热电压。7.根据权利要求6所述的一种双极带隙基准结构，其特征在于，所述npn晶体管q4的基极-发射极电压与所述npn晶体管q3的基极-发射极电压v
be3
的压差δv
be
为：其中，n表示a4为a3的n倍。8.根据权利要求7所述的一种双极带隙基准结构，其特征在于，输出的带隙基准电压v
ref
为：9.根据权利要求8所述的一种双极带隙基准结构，其特征在于，经过电阻r1的与温度正相关电流i
ptat
为：10.一种双极带隙基准结构的工作方法，基于权利要求1-9任一项所述的一种双极带隙基准结构，其特征在于，包括步骤如下：pnp晶体管q1和pnp晶体管q2产生相等的支路电流，使得npn晶体管q3和npn晶体管q4的集电极电流相等，生成与温度正相关电流，与温度正相关电流流经电阻r2产生与温度正相关电压，将与温度正相关电压与pnp晶体管q2的v
be
结压降叠加，得到并输出不受电源电压变化影响的带隙基准电压。

技术总结
本发明公开了一种双极带隙基准结构及工作方法，属于电源管理领域，具体属于模拟集成电路领域，通过采用两个相同的PNP晶体管，可产生相等的支路电流，从而使得两个NPN晶体管的集电极电流相等，生成的与温度正相关的电流，在流经电阻R2，产生与温度正相关电压，将与温度正相关电压与PNP晶体管Q2的V


技术研发人员：李新瑞 尤路 廖雪 魏海龙 王勇 王清波
受保护的技术使用者：西安微电子技术研究所
技术研发日：2023.03.22
技术公布日：2023/7/25