一种随机神经元电路及其放电模式提取方法

1.本发明涉及类脑仿生技术领域，尤其是涉及一种随机神经元电路及其放电模式提取方法。


背景技术：

2.生物神经元能够产生23种不同的放电行为，并且不同的放电类型具有不同的作用。神经元放电类型的多样性赋予了其完成编码输入特征，网络同步振荡，决策等高级行为的能力。想要构建高阶类脑智能系统，像生物神经元一样能够产生不同的脉冲模式是人工神经元电路所需要具备的功能。当前，基于阈值转变器件的神经元电路被相继报道，然而大多数电路只能产生一种放电模式，无法忠实地模拟生物神经元的多种放电行为，且电路参数复杂，不易调节，不利于构建高阶智能类脑系统。
3.在各种神经元模型中，霍奇金-赫胥黎(hodgkin-huxley,h-h)模型具有较高的生物逼真度，几乎模拟了生物神经元的所有放电模式。基于cmos技术的h-h神经元电路已经得到了广泛的研究和实现。然而，电路的复杂性阻碍了它们的实际应用。近年来，高动态的记忆电阻器为构建紧凑型h-h神经元提供了一个很有前途的平台。然而，这些电路通常显示一个复杂的参数调谐过程来实现不同的神经元放电模式，这使得他们的硬件不友好。因此，在固定电路元件参数下的h-h神经元电路中实现不同的放电模式是一个值得关注的问题。


技术实现要素：

4.本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种随机神经元电路及其放电模式提取方法。
5.本发明的目的可以通过以下技术方案来实现：
6.一种随机神经元电路，包括第一支路、第二支路、电阻r1、电阻r2及电容；
7.所述第一支路包括直流偏置的阈值转变忆阻器ts1，所述第二支路包括直流偏置的阈值转变忆阻器ts2；
8.所述电阻r1一端与所述第一支路相连，另一端作为输入端；
9.所述电阻r2一端与所述第一支路相连，另一端与所述第二支路相连；
10.所述第一支路不与电阻r1相连的一端接地；所述第二支路与电阻r2相连的一端作为输出端，不与电阻r2相连的一端接地。
11.进一步地，所述阈值转变忆阻器ts1及阈值转变忆阻器ts2分别并联外部电容或以器件本身的寄生电容作为储能电容。
12.进一步地，所述阈值转变忆阻器ts1及阈值转变忆阻器ts2均包括顶电极、阈值转变层和底电极。
13.进一步地，所述阈值转变忆阻器ts1及阈值转变忆阻器ts2的制备包括以下步骤：
14.在硅片上氧化形成sio2层；
15.在所述sio2层上沉积底电极；
16.在所述底电极上淀积阈值转变层；
17.在所述阈值转变层上淀积顶电极。
18.进一步地，所述底电极的厚度为10nm～100nm，底电极包括使用tin、poly-si、pd、w、pt或au制成的底电极。
19.进一步地，所述阈值转变层的厚度为5nm～50nm，阈值转变层使用具有易失性阈值转变特性的材料进行沉积。
20.进一步地，所述顶电极的厚度为10nm～100nm，顶电极包括使用tin、poly-si、pd、pt、w、cu、ag或au制成的顶电极。
21.一种随机神经元电路的放电模式提取方法，基于如上所述的一种随机神经元电路实现，包括以下步骤：
22.构建放电模式提取电路，该电路包括中间神经元回路、单峰检测神经元回路及双峰检测神经元回路，中间神经元回路的输出端接比较器后，分别与单峰检测神经元回路及双峰检测神经元回路的输入端相连；
23.利用单峰检测神经元回路的共振特性提取中间神经元回路的单峰输出，过滤掉双峰输出；
24.利用双峰检测神经元回路的积分特性提取中间神经元回路的双峰输出，过滤掉单峰输出。
25.进一步地，所述放电模式提取电路中的中间神经元回路、单峰检测神经元回路及双峰检测神经元回路的结构相同，各个回路均包括第一支路、第二支路、电阻r1、电阻r2及电容；
26.所述第一支路包括直流偏置的阈值转变忆阻器ts1，所述第二支路包括直流偏置的阈值转变忆阻器ts2；
27.所述电阻r1一端与所述第一支路相连，另一端作为输入端；
28.所述电阻r2一端与所述第一支路相连，另一端与所述第二支路相连；
29.所述第一支路不与电阻r1相连的一端接地；所述第二支路与电阻r2相连的一端作为输出端，不与电阻r2相连的一端接地。
30.进一步地，所述放电模式提取电路中的中间神经元回路、单峰检测神经元回路及双峰检测神经元回路中，各个回路的电容及电阻参数不同。
31.与现有技术相比，本发明具有以下有益效果：
32.1、本发明基于阈值转变器件、电阻及电容构建了一种神经元电路，基于该电路实现了神经元的脉冲发射特性。相比于其他基于阈值转变器件的神经元电路，该神经元电路能够实现在固定参数下的不同放电模式的转换，且由于神经元的随机性，电路输出的模式切换具有概率转变行为，有利于构建高阶智能类脑系统。
33.2、本发明利用h-h神经元本身的积分和共振特性对前神经元的概率输出进行模式提取，提出一种新型神经元计算方式，利用单峰检测神经元回路的共振特性提取中间神经元回路的单峰输出，过滤掉双峰输出；利用双峰检测神经元回路的积分特性提取中间神经元回路的双峰输出，过滤掉单峰输出，从而完成信息的多路复用编码与解码的计算过程。
附图说明
34.图1为本发明实施例中由ts器件和电阻、外部电容构成的神经元电路原理图；
35.图2为本发明实施例中由ts器件自身寄生电容和电阻构成的神经元电路原理图；
36.图3为本发明实施例中阈值转变忆阻器件的制备流程图；
37.图4为本发明实施例中阈值转变忆阻器件的i-v特性图；
38.图5为本发明实施例中的阈值转变忆阻器件v
th
、v
hold
的特性图；
39.图6为不同输入情况下神经元电路的不同输出模式示意图；
40.图7为三角波输入下神经元电路的输出变化示意图；
41.图8为由器件的阈值随机性引起的概率模式转变行为示意图；
42.图9为神经元电路两种放电模式概率随输入电压变化的曲线图；
43.图10为对前神经元的概率输出进行放电模式提取的电路原理图；
44.图11为放电模式提取电路中各个回路的输出示意图。
具体实施方式
45.下面结合附图和具体实施例对本发明进行详细说明。本实施例以本发明技术方案为前提进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。
46.针对现有技术中的缺点，本发明基于阈值转变器件、电阻及电容构建了一种神经元电路。基于该电路实现了神经元的脉冲发射特性，相比于其他基于阈值转变器件的神经元电路，该神经元电路能够实现在固定参数下的不同放电模式的转换，且由于神经元的随机性，电路输出的模式切换具有概率转变行为。本发明还涉及一种基于该电路的新型神经元计算方式。
47.如图1-2所示，本发明提出的神经元电路由两个相似的部分组成，每个部分都由一个直流偏置的阈值转变忆阻器(ts1或ts2)与一个电容器(c1或c2)并联(也可以是器件本身的寄生电容)，最后和一个负载电阻(r1或r2)串联组成。
48.图1为由可易失性的阈值转变器件(ts)和电阻、电容构成的神经元电路原理图；图2为由可易失性的阈值转变器件(ts)，自身寄生电容和电阻构成的神经元电路原理图。
49.当输入端有输入信号时，对c1进行充电，ts1两端电压逐渐增加。当到达ts1阈值时，ts1打开，c1放电，c2充电，ts2两端电压逐渐升高，当超过ts2阈值时，ts2打开，c2放电，输出电压拉高，产生单尖峰(tonicspike)输出。当输入电压增加，c1正向充电变快，反向充电变慢(有效电压减小)，因此ts1会更快的打开，但打开时间增长。由于ts1打开时间变快，而输入电压的增大对于c2的放电速率影响较小，因此，ts2的打开时间逐渐提前，ts1的关闭时间逐渐延后。当ts2打开的时间提前到一定程度，正向恒压源的电压通过耦合的r2给c1充电，导致ts1无法正常关闭，随着ts2两端电压逐渐减小，ts2关闭，c1正常反向充电，vk通过r2耦合电压减小，ts1关闭。ts1关闭后，c1放电，vk继续减小最后导致ts2再次打开、关闭，产生一次爆发(burst)尖峰输出。
50.阈值转变忆阻器件基本结构包括上电极、中间层和下电极。如图3所示，阈值忆阻器件的制备方案包括以下步骤：
51.步骤1：在硅片上氧化形成sio2层，sio2的厚度为100nm～300nm，亦可根据实际工艺
条件降低或者增加氧化层的厚度。
52.步骤2：在氧化硅上沉积下电极(be)，下电极的厚度为10nm～100nm。下电极材料可以是tin，poly-si，pd，pt，w或者au等惰性导电材料。
53.步骤3：在下电极上淀积阈值转变层(ts)，阈值转变层的厚度为5nm～50nm。阈值转变层材料可以是nbo2，vo2，site，sio2:ag，a-si:cu，a-si:ag，或者am4q8(a＝ga，ge；m＝v，nb，ta，mo；q＝s，se)混合材料。功能层材料包括以上材料但不局限于以上材料，具有易失性阈值转变特性的材料均可应用。
54.步骤6：在功能层上淀积顶电极(te)，顶电极的厚度为10nm～100nm。中间电极材料可以是tin，poly-si，pd，pt，w，cu，ag或者au等导电材料。
55.制备的阈值转变忆阻器件在电压扫描下应具有如图4-5所示的i-v特性。
56.当施加在阈值转变层te上的电压超过某一电压值时(v
th
)，ts器件由高阻态转变为低阻态。电压回扫的过程中，当电压小于某一电压值(v
hold
)，由于te上的电压不足以维持其低阻态，器件由低阻态恢复到高阻态。器件的v
th
、v
hold
具有随机性，满足高斯分布。
57.针对如图1所示的由两个阈值转变器件、两个电容和两个电阻搭建的神经元电路，如图6所示，为不同输入情况下神经元的不同输出模式；输入较小时，神经元以单峰的强直性(tonic)模式放电，输入增大时神经元以双峰的爆发(burst)模式放电；如图7所示，为三角波输入下神经元输出变化，输入逐渐增大神经元，输出模式由单峰模式变为双峰模式且放电频率逐渐增加。
58.如图8所示，为由器件的阈值随机性引起的概率模式转变行为，脉冲输入下，神经元输出的模式为随机的单峰或者双峰模式；如图9所示，为神经元两种放电模式概率随输入电压变化的曲线，输入越大，同样脉宽下神经元burst模式输出的概率越大，tonic模式输出的概率越小。
59.利用h-h神经元本身的积分和共振特性对前神经元的概率输出进行模式提取，其电路原理如图10所示，该电路包括中间神经元(relay neuron)回路、单峰检测神经元(tonic detection neuron)回路及双峰检测神经元(burst detection neuron)回路，中间神经元回路的输出端接比较器后，分别与单峰检测神经元回路及双峰检测神经元回路的输入端相连；
60.三个回路的结构相同，与上述实施例中提及的神经元电路结构一致，各个回路的差别仅为电容电阻参数不同。
61.其中，中间神经元回路的作用是将输入电压编码为具有单双峰交替的脉冲输出，其中双峰占比随着电压输入的增大而增大，因此可以用来表征输入强度，产生这种单双峰交替的原理是两个ts器件(阈值转变忆阻器)的v
th
、v
hold
具有随机性。
62.tonic detection neuron的特性是具有共振特性，只有频率特定的输入能够使其发放尖峰，频率过快的输入或者过慢的输入都不能够使其产生尖峰，因此可以用来提取中间神经元回路发放的单双峰交替模式中的单峰(tonic spiking)；
63.burst detection neuron的特性是具有积分特性，对于脉冲间隔较大的输入，间隔期间电容会漏电，因此不会产生尖峰输出，对于脉冲间隔较小的输入能够有效积分，使得输入电压达到电路的阈值电压，从而产生尖峰，因此可以用来提取中间神经元发放的单双峰交替模式中的双峰(bursting)；
64.三个神经元回路的电容电阻参数不一样所以能够实现各自的功能。作为一种优选的实施方式，各个回路的参数设置为：
65.中间神经元回路中，ts器件(阈值转变忆阻器)的v
th
＝1.65v，v
hold
＝1.3v，r1＝23kω，r2＝4kω，c1＝1nf，c2＝330pf，e1＝-1.55v，e2＝1.55v；其中，c1是c2的2至4倍，具体实施时可根据实际情况调整阻值及电容值。
66.单峰检测神经元回路中，r1＝7kω，r2＝4kω，c1＝2nf，c2＝500pf，e1＝-1.55v，e2＝1.55v；
67.双峰检测神经元回路中，r1＝25kω，r2＝4kω，c1＝2nf，c2＝330pf，e1＝-1.55v，e2＝1.55v；
68.值得说明的是，各个回路中电容和电阻值的设定与选用的ts器件的v
th
、v
hold
有关，本实施例中的参数设置仅作为示例，具体实施时需根据实际选用的ts器件类型进行设置。
69.如图11所示，利用单峰检测神经元的共振特性能够提取前神经元的单峰输出，过滤掉双峰输出；利用双峰检测神经元的积分特性能够提取前神经元的双峰输出，过滤掉单峰。从而完成信息的多路复用编码与解码的计算过程。
70.以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

技术特征：
1.一种随机神经元电路，其特征在于，包括第一支路、第二支路、电阻r1、电阻r2及电容；所述第一支路包括直流偏置的阈值转变忆阻器ts1，所述第二支路包括直流偏置的阈值转变忆阻器ts2；所述电阻r1一端与所述第一支路相连，另一端作为输入端；所述电阻r2一端与所述第一支路相连，另一端与所述第二支路相连；所述第一支路不与电阻r1相连的一端接地；所述第二支路与电阻r2相连的一端作为输出端，不与电阻r2相连的一端接地。2.根据权利要求1所述的一种随机神经元电路，其特征在于，所述阈值转变忆阻器ts1及阈值转变忆阻器ts2分别并联外部电容或以器件本身的寄生电容作为储能电容。3.根据权利要求1所述的一种随机神经元电路，其特征在于，所述阈值转变忆阻器ts1及阈值转变忆阻器ts2均包括顶电极、阈值转变层和底电极。4.根据权利要求1所述的一种随机神经元电路，其特征在于，所述阈值转变忆阻器ts1及阈值转变忆阻器ts2的制备包括以下步骤：在硅片上氧化形成sio2层；在所述sio2层上沉积底电极；在所述底电极上淀积阈值转变层；在所述阈值转变层上淀积顶电极。5.根据权利要求4所述的一种随机神经元电路，其特征在于，所述底电极的厚度为10nm～100nm，底电极包括使用tin、poly-si、pd、w、pt或au制成的底电极。6.根据权利要求4所述的一种随机神经元电路，其特征在于，所述阈值转变层的厚度为5nm～50nm，阈值转变层使用具有易失性阈值转变特性的材料进行沉积。7.根据权利要求4所述的一种随机神经元电路，其特征在于，所述顶电极的厚度为10nm～100nm，顶电极包括使用tin、poly-si、pd、pt、w、cu、ag或au制成的顶电极。8.一种随机神经元电路的放电模式提取方法，其特征在于，基于如权利要求1-7任一所述的一种随机神经元电路实现，包括以下步骤：构建放电模式提取电路，该电路包括中间神经元回路、单峰检测神经元回路及双峰检测神经元回路，中间神经元回路的输出端接比较器后，分别与单峰检测神经元回路及双峰检测神经元回路的输入端相连；利用单峰检测神经元回路的共振特性提取中间神经元回路的单峰输出，过滤掉双峰输出；利用双峰检测神经元回路的积分特性提取中间神经元回路的双峰输出，过滤掉单峰输出。9.根据权利要求8所述的一种随机神经元电路的放电模式提取方法，其特征在于，所述放电模式提取电路中的中间神经元回路、单峰检测神经元回路及双峰检测神经元回路的结构相同，各个回路均包括第一支路、第二支路、电阻r1、电阻r2及电容；所述第一支路包括直流偏置的阈值转变忆阻器ts1，所述第二支路包括直流偏置的阈值转变忆阻器ts2；所述电阻r1一端与所述第一支路相连，另一端作为输入端；所述电阻r2一端与所述第一支路相连，另一端与所述第二支路相连；
所述第一支路不与电阻r1相连的一端接地；所述第二支路与电阻r2相连的一端作为输出端，不与电阻r2相连的一端接地。10.根据权利要求9所述的一种随机神经元电路的放电模式提取方法，其特征在于，所述放电模式提取电路中的中间神经元回路、单峰检测神经元回路及双峰检测神经元回路中，各个回路的电容及电阻参数不同。

技术总结
本发明涉及一种随机神经元电路及其放电模式提取方法，基于阈值转变器件、电阻及电容构建了一种神经元电路，基于该电路实现了神经元的脉冲发射特性。相比于其他基于阈值转变器件的神经元电路，该神经元电路能够实现在固定参数下的不同放电模式的转换，且由于神经元的随机性，电路输出的模式切换具有概率转变行为，有利于构建高阶智能类脑系统。同时，本发明利用H-H神经元本身的积分和共振特性对前神经元的概率输出进行模式提取，利用单峰检测神经元回路的共振特性提取中间神经元回路的单峰输出，利用双峰检测神经元回路的积分特性提取中间神经元回路的双峰输出，从而完成信息的多路复用编码与解码的计算过程。路复用编码与解码的计算过程。路复用编码与解码的计算过程。


技术研发人员：刘琦 杨悦 张续猛 刘明
受保护的技术使用者：复旦大学
技术研发日：2023.03.22
技术公布日：2023/8/5