一种高侧驱动芯片短路保护箝位电压控制方法和电路与流程

1.本技术涉及电路保护技术领域，更具体地，涉及一种高侧驱动芯片短路保护箝位电压控制方法和电路。


背景技术：

2.高侧驱动芯片是一种半导体，它使用外部信号打开和关闭电路，从而通过打开和关闭开关来控制电源，比如在汽车电子、工业等应用中都可以见到很多高边开关的身影，高侧驱动芯片在汽车中应用非常广泛，用于代替继电器或保险丝，开关在电源侧称为高边驱动，一般放在汽车电源的某个支路的高侧，其在提供开关电源的同时，还可以实现自我检测。
3.图2是现有高侧驱动芯片芯片的系统结构及引脚示意图，如果该芯片输出短路，则功率mos管中会流过大电流，甚至烧毁功率mos管，目前市场上在高侧驱动芯片设计中短路保护的栅源箝位电压方式均为分段式，发生短路时vbb与vout之间的电压增大，随着vbb与vout之间的电压增大，短路电流呈阶梯状下降，现有分段式短路保护栅源箝位电压方法使得mos管功耗较大，芯片发生短路时，需要在vbb与vout之间的电压增大时短路电流越小，mos管的功耗降低或维持在稳定值。
4.因此，提出一种智能高侧驱动芯片短路保护线性箝位电压电路及控制方式，用以实现短路电流线性降低，保证功率mos管的压降稳定，同时解决了分段式短路保护箝位电压方式功耗大的问题。


技术实现要素：

5.本发明公开了一种高侧驱动芯片短路保护箝位电压控制方法，用以解决现有技术中短路电流呈阶梯状下降，导致mos管的压降不稳定，同时现有技术分段式短路保护箝位电压方式功耗大的技术问题。
6.该方法应用于包括高侧驱动芯片及短路保护单元的电路中，所述短路保护单元包括启动模块、补偿电流模块及比较器模块，所述方法包括：
7.当检测到所述短路保护单元的vbb端与out端的电压差大于功率mos管的驱动电压时，通过输入引脚信号inl1与芯片内部基准电流信号bias2控制所述启动模块的第五pmos管导通后开启所述比较器模块；
8.所述补偿电流模块向所述比较器模块输送补偿电流；
9.所述比较器模块根据所述补偿电流对应的补偿电压与比较器基准电压进行对比，并输出比较器输出电压；
10.通过所述比较器输出电压将第六pmos管导通，下拉gate端电压，将gate端与out端的压降调节到箝位电压；
11.其中，所述第六pmos管的源极与所述gate端相连，所述第六pmos管的漏极与out相连，所述gate端还与功率mos管gate端相连，所述第五pmos管通过第一电阻r1与所述比较器
模块相连。
12.在本技术一些实施例中，所述输入引脚信号的端口与所述高侧驱动芯片的in引脚相连，所述芯片内部基准电流信号的端口与所述高侧驱动芯片内部的基准偏置模块相连，所述短路保护单元的vbb端与所述高侧驱动芯片的vbb引脚相连，所述短路保护单元的out端与所述高侧驱动芯片的out引脚相连。
13.在本技术一些实施例中，当检测到所述短路保护单元的vbb端与out端的电压差大于功率mos管的驱动电压时，通过输入引脚信号inl1与芯片内部基准电流信号bias2控制所述启动模块的第五pmos管导通后开启所述比较器模块，具体为：
14.当检测到所述短路保护单元的vbb端与out端的电压差大于功率mos管的驱动电压时，认定此时所述芯片发生短路，所述输入引脚信号为低信号，所述启动模块中与所述输入引脚信号及芯片内部基准电流信号相连的高压pmos被打开；
15.在所述高压pmos被打开后，与所述高压pmos相连的第一nmos管n1被导通，并使与所述第一nmos管相连的第二nmos管的漏极打开；
16.在所述第二nmos管的漏极被打开后，与所述第二nmos管的漏极相连的所述第五pmos管的栅极被打开，所述第五pmos管饱和导通，所述比较器模块被开启。
17.在本技术一些实施例中，通过所述比较器输出电压将第六pmos管导通，下拉gate端电压，将gate端与out端的压降调节到箝位电压，具体为：
18.当所述芯片发生短路时，所述补偿电流模块提供的补偿电流增大，输入到所述比较器的补偿电压增大，所述比较器输出电压降低，所述第六pmos管导通，下拉gate端电压，gate端与out端的压降保持在箝位电压。
19.在本技术一些实施例中，所述启动模块包括第一高压pmos管p1、第二pmos管p2、第三pmos管p3、第四pmos管p4、第五pmos管p5、第一nmos管n1、第二nmos管n2、第一电阻r1、第二电阻r2，
20.所述第一高压pmos管p1的栅极与所述输入引脚信号inl1连接，第一高压pmos管p1的源极与芯片内部基准电流信号bias2连接，第一nmos管n1的栅极与第二nmos管n2的栅极连接，第一nmos管n1、第二nmos管n2的源极均与out端连接，第一nmos管n1的栅极漏极短接并与第一高压pmos管p1的漏极连接，第二pmos管p2、第五pmos管p5的源极均与gate端连接，第二pmos管p2的漏极连接第三pmos管p3的源极，第三pmos管p3的漏极连接第四pmos管p4的源极，第四pmos管p4的漏极与第二nmos管n2的漏极连接，第二pmos管p2、第三pmos管p3、第四pmos管p4、第五pmos管p5的栅极相互连接，第五pmos管p5的漏极依次连接第一电阻r1、第二电阻r2并与out端连接。
21.在本技术一些实施例中，所述补偿电流模块包括第七pmos管p7、第八pmos管p8、第四电阻r4，
22.第七pmos管p7与第八pmos管p8的源极均连接vbb端，且第七pmos管p7与第八pmos管p8栅极相互连接，第七pmos管p7的栅极漏极短接并通过第四电阻r4与out端连接，第八pmos管p8的漏极连接启动模块中所述第一电阻r1的下端。
23.在本技术一些实施例中，第九pmos管p9、第十pmos管p10、第一三极管vt1、第二三极管vt2，第五电阻r5、第六电阻r6，
24.第九pmos管p9、第十pmos管p10的源极均与gate端连接，第九pmos管p9、第十pmos
管p10的栅极相互连接，第九pmos管p9的栅极漏极短接并与第一三极管vt1的集电极连接，第十pmos管p10的漏极分别连接第二三极管vt2的集电极和所述第六pmos管p6的栅极，第一三极管vt1的发射极通过第五电阻r5与第六电阻r6的上端连接，第二三极管vt2的集电极与第六电阻r6的上端连接，第一三极管vt1与第二三极管vt2的基极均与第一电阻r1的下端连接，第六电阻r6的下端与out端连接。
25.在本技术一些实施例中，所述箝位电压具体为：
26.vgs＝vgate-vout＝(r1+r2)/r2*vref；
27.其中，vgs为箝位电压，vgate为gate端的电压，vout为out端的电压，r1为所述第一电阻的阻值，r2为所述第二电阻的阻值，vref为所述比较器基准电压。
28.相应的，本发明还提出了一种高侧驱动芯片短路保护箝位电压控制电路，所述电路包括：
29.启动模块，用于当检测到所述短路保护单元的vbb端与out端的电压差大于功率mos管的驱动电压时，通过输入引脚信号inl1与芯片内部基准电流信号bias2控制所述启动模块的第五pmos管导通后开启所述比较器模块；
30.补偿电流模块，用于向所述比较器模块输送补偿电流；
31.比较器模块，用于根据所述补偿电流对应的补偿电压与比较器基准电压进行对比，并输出比较器输出电压，通过所述比较器输出电压将第六pmos管导通，下拉gate端电压，将gate端与out端的压降调节到箝位电压；
32.其中，所述第六pmos管的源极与所述gate端相连，所述第六pmos管的漏极与out相连，所述gate端还与功率mos管的gate端相连。
33.在本技术一些实施例中，所述比较器模块具体用于：
34.当所述芯片发生短路时，所述补偿电流模块提供的补偿电流增大，输入到所述比较器的补偿电压增大，所述比较器输出电压降低，所述第六pmos管导通，下拉gate端电压，gate端与out端的压降保持在箝位电压。
35.通过应用以上技术方案，当检测到所述短路保护单元的vbb端与out端的电压差大于功率mos管的驱动电压时，通过输入引脚信号inl1与芯片内部基准电流信号bias2控制所述启动模块的第五pmos管导通后开启所述比较器模块；所述补偿电流模块向所述比较器模块输送补偿电流；所述比较器模块根据所述补偿电流对应的补偿电压与比较器基准电压进行对比，并输出比较器输出电压；通过所述比较器输出电压将第六pmos管导通，下拉gate端电压，将gate端与out端的压降调节到箝位电压，从而根据补偿电流及比较器的比较结果，调节短路电流，使得短路电流线性下降，mos管的功耗保持在稳定值，并且相比现有分段栅源箝位电压方式中功耗更低。
附图说明
36.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
37.图1示出了本发明实施例提出的一种高侧驱动芯片短路保护箝位电压控制方法的
流程示意图；
38.图2示出了现有技术中高侧驱动芯片的系统结构及引脚示意图；
39.图3示出了本发明实施例提出的一种高侧驱动芯片中短路保护单元的外部连接关系示意图；
40.图4示出了本发明实施例提出的一种高侧驱动芯片短路保护箝位电压控制电路的结构示意图；
41.图5示出了本发明实施例中短路电流随von电压变化曲线图；
42.图6示出了本发明实施例中vgs箝位电压随von电压变化波形图；
43.图7示出了本发明实施例中功率mos的功率随vds电压变化曲线图。
具体实施方式
44.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
45.如图3所示，高侧驱动芯片包括vbb引脚、in引脚、is引脚、out引脚，还包括设置在芯片内部的功率mos管和短路保护单元，短路保护单元用于在芯片输出短路时产生短路保护信号，下拉gate驱动端的功率mos管的箝位电压vgs，或者关掉功率mos管并锁定保护状态，以达到限流的目的，短路保护单元中还包括短路保护箝位电压模块，用于在输出短路时将gate驱动端和out引脚的压降箝位住，限制输出电流，短路保护箝位电压模块的vbb端与芯片vbb引脚连接，out端与芯片out引脚连接，gate端与功率mos管的gate驱动端连接，inl1端通过线性稳压器与芯片in引脚连接，bias2与芯片内部的基准偏置模块连接，基准偏置模块用于产生基准电流，分别为芯片内部的逻辑控制单元、电荷泵、振荡器、线性稳压器提供基准电流。
46.本技术实施例公开了一种高侧驱动芯片短路保护箝位电压控制方法，应用于包括高侧驱动芯片及短路保护单元的电路中，所述短路保护单元包括启动模块、补偿电流模块及比较器模块，如图1所示，所述方法包括：
47.步骤s101，当检测到所述短路保护单元的vbb端与out端的电压差大于功率mos管的驱动电压时，通过输入引脚信号inl1与芯片内部基准电流信号bias2控制所述启动模块的第五pmos管导通后开启所述比较器模块。
48.本实施例中，当芯片发生短路时，短路保护单元的vbb端与out端的电压差大于功率mos管的驱动电压，此时通过输入引脚信号inl1与芯片内部基准电流信号bias2使启动模块的第五pmos管导通，进而电流进入比较器模块，比较器模块被开启，进入短路保护过程。
49.为了准确开启比较器模块，在本技术一些实施例中，当检测到所述短路保护单元的vbb端与out端的电压差大于功率mos管的驱动电压时，通过输入引脚信号inl1与芯片内部基准电流信号bias2控制所述启动模块的第五pmos管导通后开启所述比较器模块，具体为：
50.当检测到所述短路保护单元的vbb端与out端的电压差大于功率mos管的驱动电压时，认定此时所述芯片发生短路，所述输入引脚信号为低信号，所述启动模块中与所述输入
引脚信号及芯片内部基准电流信号相连的高压pmos被打开；
51.在所述高压pmos被打开后，与所述高压pmos相连的第一nmos管n1被导通，并使与所述第一nmos管相连的第二nmos管被导通；
52.在所述第二nmos管被导通后，与所述第二nmos管相连的第五pmos管饱和导通，所述比较器模块被开启。
53.本实施例中，第一nmos管、第二nmos管、高压pmos及第五pmos管按照图4所示的连接方式相连接，在高压pmos管被打开后，第一nmos管与第二nmos管相继被导通，与第二nmos管相连接的第五pmos管饱和导通，进而使比较器模块开启。
54.为了准确的通过启动模块开启比较器模块，在本技术一些实施例中，所述启动模块包括第一高压pmos管p1、第二pmos管p2、第三pmos管p3、第四pmos管p4、第五pmos管p5、第一nmos管n1、第二nmos管n2、第一电阻r1、第二电阻r2，
55.所述第一高压pmos管p1的栅极与所述输入引脚信号inl1连接，第一高压pmos管p1的源极与芯片内部基准电流信号bias2连接，第一nmos管n1的栅极与第二nmos管n2的栅极连接，第一nmos管n1、第二nmos管n2的源极均与out端连接，第一nmos管n1的栅极漏极短接并与第一高压pmos管p1的漏极连接，第二pmos管p2、第五pmos管p5的源极均与gate端连接，第二pmos管p2的漏极连接第三pmos管p3的源极，第三pmos管p3的漏极连接第四pmos管p4的源极，第四pmos管p4的漏极与第二nmos管n2的漏极连接，第二pmos管p2、第三pmos管p3、第四pmos管p4、第五pmos管p5的栅极相互连接，第五pmos管p5的漏极依次连接第一电阻r1、第二电阻r2并与out端连接。
56.步骤s102，所述补偿电流模块向所述比较器模块输送补偿电流。
57.本实施例中，补偿电流模块分别与启动模块及比较器模块连接，在比较器模块进入工作时，补偿电流模块的补偿电流进入比较器模块，与比较器模块的基准电压进行比较。
58.为了向比较器模块输送补偿电流，在本技术一些实施例中，所述补偿电流模块包括第七pmos管p7、第八pmos管p8、第四电阻r4，
59.第七pmos管p7与第八pmos管p8的源极均连接vbb端，且第七pmos管p7与第八pmos管p8栅极相互连接，第七pmos管p7的栅极漏极短接并通过第四电阻r4与out端连接，第八pmos管p8的漏极连接启动模块中所述第一电阻r1的下端。
60.步骤s103，所述比较器模块根据所述补偿电流对应的补偿电压与比较器基准电压进行对比，并输出比较器输出电压。
61.本实施例中，根据输入进来的补偿电流对应的补偿电压与比较器基准电压进行对比，根据比较结果调节比较器输出电压。
62.步骤s104，通过所述比较器输出电压将第六pmos管导通，下拉gate端电压，将gate端与out端的压降调节到箝位电压。
63.本实施例中，通过比较器输出电压将第六pmos管导通，下拉gate端电压，实现将gate端与out端的压降调节到箝位电压，由于述第六pmos管的源极与所述gate端相连，所述第六pmos管的漏极与out相连，所述gate端还与功率mos管gate端相连，通过将将gate端与out端的压降调节到箝位电压，实现对功率mos管的压降进行调节，保持在箝位电压。
64.为了通过比较器模块实现对功率mos管的压降进行箝位，在本技术的一些实施例中，所述比较器模块包括第九pmos管p9、第十pmos管p10、第一三极管vt1、第二三极管vt2，
第五电阻r5、第六电阻r6，
65.第九pmos管p9、第十pmos管p10的源极均与gate端连接，第九pmos管p9、第十pmos管p10的栅极相互连接，第九pmos管p9的栅极漏极短接并与第一三极管vt1的集电极连接，第十pmos管p10的漏极分别连接第二三极管vt2的集电极和所述第六pmos管p6的栅极，第一三极管vt1的发射极通过第五电阻r5与第六电阻r6的上端连接，第二三极管vt2的集电极与第六电阻r6的上端连接，第一三极管vt1与第二三极管vt2的基极均与第一电阻r1的下端连接，第六电阻r6的下端与out端连接。
66.为了实现对芯片的短路保护，在本技术的一些实施例中，所述输入引脚信号的端口与所述高侧驱动芯片的in引脚相连，所述芯片内部基准电流信号的端口与所述高侧驱动芯片内部的基准偏置模块相连，所述短路保护单元的vbb端与所述高侧驱动芯片的vbb引脚相连，所述短路保护单元的out端与所述高侧驱动芯片的out引脚相连。
67.为了将gate端与out端的压降调节到箝位电压，在本技术的一些实施例中，通过所述比较器输出电压将第六pmos管导通，下拉gate端电压，将gate端与out端的压降调节到箝位电压，具体为：
68.当所述芯片发生短路时，所述补偿电流模块提供的补偿电流增大，输入到所述比较器的补偿电压增大，所述比较器输出电压降低，所述第六pmos管导通，下拉gate端电压，gate端与out端的压降保持在箝位电压。
69.为了实现对功率mos管的压降进行精准箝位，在本技术的一些实施例中，所述箝位电压具体为：
70.vgs＝vgate-vout＝(r1+r2)/r2*vref；
71.其中，vgs为箝位电压，vgate为gate端的电压，vout为out端的电压，r1为所述第一电阻的阻值，r2为所述第二电阻的阻值，vref为所述比较器基准电压。
72.为了进一步对本方案的技术方案进行说明，现结合具体的应用场景进行说明。
73.如图5所示，为短路电流随von电压变变化波形图，横坐标中von是vbb与vout之间的电压差，纵坐标il(sc)为短路保护电流，曲线1是现有技术分段式栅源箝位电压方式短路电流波形，短路时触发芯片内部的短路保护单元，在短路保护单元的作用下，短路电流呈阶梯状降低，曲线2为本技术的方案，采用线性短路保护箝位电压方式，当von增大时，补偿模块提供给比较器模块的补偿电流增大，比较器模块输出电压减小，mos管p6导通，下拉gate，将gate与out端的压降箝位住，短路电流随着von增大呈线性下降，限制了输出电流。
74.如图6所示，为vgs箝位电压随von电压变化波形图，横向von为vbb与vout之间电压差,vgs为功率mos栅源箝位电压，开始时芯片正常工作，功率mos管导通，vgs初始电压为mos管驱动电压，芯片发生短路时，von电压逐渐增大，补偿电流增大，比较器模块输出电压减小，第六mos管p6导通，将gate与out端的电压箝位住，箝位电压
75.vgs＝vgate-vout＝(r1+r2)/r2*vref,短路保护箝位电压模块与功率mos的栅极和芯片输出端连接，gate与out端之间的电压即为功率mos管的栅源电压，随着von增大时，vgs电压呈线性下降，当von增大至短路保护检测电压von(sc)时，短路保护关断，vgs降为0。
76.如图7所示，为功率mos管的功率随vds电压变化曲线，横坐标vds为功率mos管漏源电压，即为vbb与vout之间电压，纵坐标为mos管功率损耗，曲线1是现有栅源箝位电压方式下功率mos管的功率曲线图，在芯片发生短路时触发短路保护单元，短路电流呈阶梯状下
降，mos管电流与短路电流同步，因此随着vds之间电压增大，mos管的功率在p1与p2之间上下波动，mos管的平均功耗较大，本技术的方案在短路保护箝位电压模块的作用下，短路电流线性下降，mos的功耗保持在稳定值，且小于现有分段栅源箝位电压方式中的最小功耗。
77.通过应用以上技术方案，当检测到所述短路保护单元的vbb端与out端的电压差大于功率mos管的驱动电压时，通过输入引脚信号inl1与芯片内部基准电流信号bias2控制所述启动模块的第五pmos管导通后开启所述比较器模块；所述补偿电流模块向所述比较器模块输送补偿电流；所述比较器模块根据所述补偿电流对应的补偿电压与比较器基准电压进行对比，并输出比较器输出电压；通过所述比较器输出电压将第六pmos管导通，下拉gate端电压，将gate端与out端的压降调节到箝位电压，从而根据补偿电流及比较器的比较结果，调节短路电流，使得短路电流线性下降，mos管的功耗保持在稳定值，并且相比现有分段栅源箝位电压方式中功耗更低。
78.本技术实施例还提供一种高侧驱动芯片短路保护箝位电压控制电路，如图4所示，所述电路包括：
79.启动模块，用于当检测到所述短路保护单元的vbb端与out端的电压差大于功率mos管的驱动电压时，通过输入引脚信号inl1与芯片内部基准电流信号bias2控制所述启动模块的第五pmos管导通后开启所述比较器模块；
80.补偿电流模块，用于向所述比较器模块输送补偿电流；
81.比较器模块，用于根据所述补偿电流对应的补偿电压与比较器基准电压进行对比，并输出比较器输出电压，通过所述比较器输出电压将第六pmos管导通，下拉gate端电压，将gate端与out端的压降调节到箝位电压；
82.其中，所述第六pmos管的源极与所述gate端相连，所述第六pmos管的漏极与out相连，所述gate端还与功率mos管的gate端相连。
83.在本技术具体的应用场景中，所述比较器模块具体用于：
84.当所述芯片发生短路时，所述补偿电流模块提供的补偿电流增大，输入到所述比较器的补偿电压增大，所述比较器输出电压降低，所述第六pmos管导通，下拉gate端电压，gate端与out端的压降保持在箝位电压。
85.最后应说明的是：以上实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不驱使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围。

技术特征：
1.一种高侧驱动芯片短路保护箝位电压控制方法，其特征在于，应用于包括高侧驱动芯片及短路保护单元的电路中，所述短路保护单元包括启动模块、补偿电流模块及比较器模块，所述方法包括：当检测到所述短路保护单元的vbb端与out端的电压差大于功率mos管的驱动电压时，通过输入引脚信号inl1与芯片内部基准电流信号bias2控制所述启动模块的第五pmos管导通后开启所述比较器模块；所述补偿电流模块向所述比较器模块输送补偿电流；所述比较器模块根据所述补偿电流对应的补偿电压与比较器基准电压进行对比，并输出比较器输出电压；通过所述比较器输出电压将第六pmos管导通，下拉gate端电压，将gate端与out端的压降调节到箝位电压；其中，所述第六pmos管的源极与所述gate端相连，所述第六pmos管的漏极与out相连，所述gate端还与功率mos管gate端相连，所述第五pmos管通过第一电阻r1与所述比较器模块相连。2.如权利要求1所述的方法，其特征在于，所述输入引脚信号的端口与所述高侧驱动芯片的in引脚相连，所述芯片内部基准电流信号的端口与所述高侧驱动芯片内部的基准偏置模块相连，所述短路保护单元的vbb端与所述高侧驱动芯片的vbb引脚相连，所述短路保护单元的out端与所述高侧驱动芯片的out引脚相连。3.如权利要求1所述的方法，其特征在于，当检测到所述短路保护单元的vbb端与out端的电压差大于功率mos管的驱动电压时，通过输入引脚信号inl1与芯片内部基准电流信号bias2控制所述启动模块的第五pmos管导通后开启所述比较器模块，具体为：当检测到所述短路保护单元的vbb端与out端的电压差大于功率mos管的驱动电压时，认定此时所述芯片发生短路，所述输入引脚信号为低信号，所述启动模块中与所述输入引脚信号及芯片内部基准电流信号相连的高压pmos被打开；在所述高压pmos被打开后，与所述高压pmos相连的第一nmos管n1被导通，并使与所述第一nmos管相连的第二nmos管被导通；在所述第二nmos管被导通后，与所述第二nmos管相连的第五pmos管饱和导通，所述比较器模块被开启。4.如权利要求1所述的方法，其特征在于，通过所述比较器输出电压将第六pmos管导通，下拉gate端电压，将gate端与out端的压降调节到箝位电压，具体为：当所述芯片发生短路时，所述补偿电流模块提供的补偿电流增大，输入到所述比较器的补偿电压增大，所述比较器输出电压降低，所述第六pmos管导通，下拉gate端电压，gate端与out端的压降保持在箝位电压。5.如权利要求1所述的方法，其特征在于，所述启动模块包括第一高压pmos管p1、第二pmos管p2、第三pmos管p3、第四pmos管p4、第五pmos管p5、第一nmos管n1、第二nmos管n2、第一电阻r1、第二电阻r2，所述第一高压pmos管p1的栅极与所述输入引脚信号inl1连接，第一高压pmos管p1的源极与芯片内部基准电流信号bias2连接，第一nmos管n1的栅极与第二nmos管n2的栅极连接，第一nmos管n1、第二nmos管n2的源极均与out端连接，第一nmos管n1的栅极漏极短接并与第
一高压pmos管p1的漏极连接，第二pmos管p2、第五pmos管p5的源极均与gate端连接，第二pmos管p2的漏极连接第三pmos管p3的源极，第三pmos管p3的漏极连接第四pmos管p4的源极，第四pmos管p4的漏极与第二nmos管n2的漏极连接，第二pmos管p2、第三pmos管p3、第四pmos管p4、第五pmos管p5的栅极相互连接，第五pmos管p5的漏极依次连接第一电阻r1、第二电阻r2并与out端连接。6.如权利要求5所述的方法，其特征在于，所述补偿电流模块包括第七pmos管p7、第八pmos管p8、第四电阻r4，第七pmos管p7与第八pmos管p8的源极均连接vbb端，且第七pmos管p7与第八pmos管p8栅极相互连接，第七pmos管p7的栅极漏极短接并通过第四电阻r4与out端连接，第八pmos管p8的漏极连接启动模块中所述第一电阻r1的下端。7.如权利要求1所述的方法，其特征在于，所述比较器模块包括第九pmos管p9、第十pmos管p10、第一三极管vt1、第二三极管vt2，第五电阻r5、第六电阻r6，第九pmos管p9、第十pmos管p10的源极均与gate端连接，第九pmos管p9、第十pmos管p10的栅极相互连接，第九pmos管p9的栅极漏极短接并与第一三极管vt1的集电极连接，第十pmos管p10的漏极分别连接第二三极管vt2的集电极和所述第六pmos管p6的栅极，第一三极管vt1的发射极通过第五电阻r5与第六电阻r6的上端连接，第二三极管vt2的集电极与第六电阻r6的上端连接，第一三极管vt1与第二三极管vt2的基极均与第一电阻r1的下端连接，第六电阻r6的下端与out端连接。8.如权利要求1-7任一项所述的方法，其特征在于，所述箝位电压具体为：vgs＝vgate-vout＝(r1+r2)/r2*vref；其中，vgs为箝位电压，vgate为gate端的电压，vout为out端的电压，r1为所述第一电阻的阻值，r2为所述第二电阻的阻值，vref为所述比较器基准电压。9.一种高侧驱动芯片短路保护箝位电压控制电路，其特征在于，所述电路包括：启动模块，用于当检测到所述短路保护单元的vbb端与out端的电压差大于功率mos管的驱动电压时，通过输入引脚信号inl1与芯片内部基准电流信号bias2控制所述启动模块的第五pmos管导通后开启所述比较器模块；补偿电流模块，用于向所述比较器模块输送补偿电流；比较器模块，用于根据所述补偿电流对应的补偿电压与比较器基准电压进行对比，并输出比较器输出电压，通过所述比较器输出电压将第六pmos管导通，下拉gate端电压，将gate端与out端的压降调节到箝位电压；其中，所述第六pmos管的源极与所述gate端相连，所述第六pmos管的漏极与out相连，所述gate端还与功率mos管的gate端相连。10.如权利要求9所述的电路，其特征在于，所述比较器模块具体用于：当所述芯片发生短路时，所述补偿电流模块提供的补偿电流增大，输入到所述比较器的补偿电压增大，所述比较器输出电压降低，所述第六pmos管导通，下拉gate端电压，gate端与out端的压降保持在箝位电压。

技术总结
本发明公开了一种高侧驱动芯片短路保护箝位电压控制方法和电路，当检测到所述短路保护单元的VBB端与OUT端的电压差大于功率MOS管的驱动电压时，通过输入引脚信号inL1与芯片内部基准电流信号bias2控制所述启动模块的第五PMOS管导通后开启所述比较器模块；所述补偿电流模块向所述比较器模块输送补偿电流；所述比较器模块根据所述补偿电流对应的补偿电压与比较器基准电压进行对比，并输出比较器输出电压；通过所述比较器输出电压将第六PMOS管导通，下拉gate端电压，将gate端与OUT端的压降调节到箝位电压，从而根据补偿电流及比较器的比较结果，调节短路电流，使得短路电流线性下降，MOS管的功耗保持在稳定值，并且相比现有分段栅源箝位电压方式中功耗更低。栅源箝位电压方式中功耗更低。栅源箝位电压方式中功耗更低。


技术研发人员：熊平 杨世红 余远强 陈力
受保护的技术使用者：陕西亚成微电子股份有限公司
技术研发日：2023.06.02
技术公布日：2023/8/9