硅基红外探测器阵列芯片的版图设计方法及装置和介质

1.本发明涉及集成电路版图设计技术领域，特别是涉及一种硅基红外探测器阵列芯片的版图设计方法及装置和介质。


背景技术：

2.集成电路的版图是集成电路设计者将设计并模拟优化后的电路转化成一系列几何图形组合，所述几何图形组合是由不同层的几何图形相互组合而成，每层几何图像对应一层版图，各层版图相应于不同的工艺步骤。版图设计就是将电路元器件以及它们之间的连接关系转换成版图的形式来表示，版图设计通常使用专门的设计工具来完成。它包含了集成电路尺寸大小，各层拓扑定义等有关器件的所有物理性能。它不仅关系到集成电路的功能，而且对集成电路的性能和成本起决定作用。
3.近年来，随着红外成像技术的发展，红外探测器的材料从锑化铟到碲镉汞，再到二类超晶格，成像的规模从320
×
265到640
×
512，再到1280
×
1024，像元的间距从30um到15um，再到10um，红外探测器的种类、规格、大小均在不断发展和更新迭代，因此发展与标准硅基cmos工艺具有良好兼容的硅基红外探测器阵列芯片，可为大面阵和规模化发展方向提供标准工艺保障。此外，在同一工艺条件下，如何在保护同等红外吸收的情况下减小像元面积，实现红外探测芯片的小型化版图设计，从而提高红外探测芯片集成度，降低芯片制造成本，已成为硅基红外探测芯片集成电路的实际开发和应用中重要的研究方向。


技术实现要素：

4.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种硅基红外探测器阵列芯片的版图设计方法及装置和介质。
5.因此，本发明的技术方案是：
6.根据本发明的第一方面，提供一种硅基红外探测器阵列芯片的版图设计方法，所述方法包括：创建第一版图文件，调用标准肖特基版图，并将所述标准肖特基版图打平；根据预设的版图设计规则，分别调整肖特基的p型有源区、红外吸收区、n型有源区、n阱和保护环的尺寸，并进行drc验证；其中，所述红外吸收区的尺寸调至所述预设的版图设计规则中的最大尺寸，用作吸收红外光波产生光电子；所述p型有源区、n型有源区、n阱和保护环的尺寸调整为规则中的最小尺寸；基于所述预设的版图设计规则，利用m1金属层设计红外吸收区正上方的红外天线结构；利用接触孔与p型有源区、n型有源区和保护环连接，并分别将其导通至m1金属层；在m1金属层，将所有的n电极与保护环连接，形成p极与n极。
7.根据本发明的第二方面，提供一种硅基红外探测器阵列芯片的版图设计装置，所述装置包括处理器，所述处理器被配置为：创建第一版图文件，调用标准肖特基版图，并将所述标准肖特基版图打平；根据预设的版图设计规则，分别调整肖特基的p型有源区、红外吸收区、n型有源区、n阱和保护环的尺寸，并进行drc验证；其中，所述红外吸收区的尺寸调至所述预设的版图设计规则中的最大尺寸，用作吸收红外光波产生光电子；所述p型有源
区、n型有源区、n阱和保护环的尺寸调整为规则中的最小尺寸；基于所述预设的版图设计规则，利用m1金属层设计红外吸收区正上方的红外天线结构；利用接触孔与p型有源区、n型有源区和保护环连接，并分别将其导通至m1金属层；在m1金属层，将所有的n电极与保护环连接，形成p极与n极。
8.根据本发明的第三方面，提供一种存储有指令的非暂时性计算机可读存储介质，当所述指令由处理器执行时，执行如本发明任一实施例所述的硅基红外探测器阵列芯片的版图设计方法。
9.与现有技术相比，本发明的有益效果在于：
10.传统的设计方法，调用工艺库中已有的标准件进行阵列化，受pdk规则的限制，设计尺寸很多情况下不满足要求，无法设计出符合设计要求的版图。本发明将标准单元版图的肖特基mos管打平，更改标准单元库面积的版图设计，与标准单元版图设计结合，在保证器件结构，电路设计不变，可以极大的增大版图的设计灵活性，规避一些版图设计规则的约束。其次传统设计方法的m1金属层无法进行结构化，本发明涉及的设计方法可以将m1层做成金属天线，实现对入射光场的操纵和调控。最后将上下左右的保护环进行重叠，实现红外探测器组阵列时的小型化设计。使得面积比原始设计版图小，可以在相同的版图面积上做出尺寸更大的芯片，降低了工艺生产成本，具有工程实用性和科学性。且更改标准单元库面积的版图设计方法，由于在成熟工艺节点上进行改良，芯片的成品率得到了保障，在时间上比传统的工艺来说具有很大的优势。
附图说明
11.在不一定按比例绘制的附图中，相同的附图标记可以在不同的视图中描述相似的部件。具有字母后缀或不同字母后缀的相同附图标记可以表示相似部件的不同实例。附图大体上通过举例而不是限制的方式示出各种实施例，并且与说明书以及权利要求书一起用于对所发明的实施例进行说明。在适当的时候，在所有附图中使用相同的附图标记指代同一或相似的部分。这样的实施例是例证性的，而并非旨在作为本装置或方法的穷尽或排他实施例。
12.图1为根据本发明实施例的一种硅基红外探测器阵列芯片的版图设计方法的流程图，包括步骤s1-s5。
13.图2为根据本发明实施例的一种硅基红外探测器阵列芯片的版图设计方法的流程图，包括步骤s6。
14.图3为根据本发明实施例的一种硅基红外探测器阵列芯片的版图设计方法的流程图，包括步骤s7。
15.图4为根据本发明实施例的一种硅基红外探测器阵列芯片的版图设计方法的流程图，包括步骤s8-s10。
16.图5为根据本发明实施例的标准最小面积肖特基mos管版图。
17.图6为根据本发明实施例的修改后最小面积肖特基mos管版图。
18.图7为根据本发明实施例的n掺杂区和p掺杂区与diff区的位置示意图。
19.图8为根据本发明实施例的n掺杂区与diff区(或者p掺杂区与diff区)的位置示意图。
20.图9为根据本发明实施例的两个diff区的位置示意图。
21.图10为根据本发明实施例的n井区与diff区的位置示意图。
22.图11为根据本发明实施例的接触孔与diff区延展距离示意图。
23.图12为根据本发明实施例的diff区最小宽度示意图。
24.图13为根据本发明实施例的n掺杂区和p掺杂区最小宽度示意图。
25.图14为根据本发明实施例的硅基肖特基结的sbddmy与diff层结构图。
26.图15为根据本发明实施例的硅基肖特基结的n掺杂区域结构图。
27.图16为根据本发明实施例的n区diff层p区pimp层(左)；p区diff层与pimp层(右)的示意图。
28.图17为根据本发明实施例的p掺杂区的diff层的最小与最大尺寸图。
29.图18为根据本发明实施例的guard ring掺杂区域的各层之间的关系图。
30.图19为根据本发明实施例的sbddmy层与guard ring区diff层的间距关系图。
31.图20为根据本发明实施例的guard ring区两个pimp层间隙关系示意图。
32.图21为根据本发明实施例的相邻两个nwell层之间隙关系示意图。
33.图22为根据本发明实施例的相邻两个器件的guard ring区域合并共用情况图例。
34.图23为根据本发明实施例的guardring不重叠的肖特基mos管阵列版图。
35.图24为根据本发明实施例的guardring重叠的肖特基mos管阵列版图。
36.图25为根据本发明实施例的包含优化后的肖特基mos管阵列的芯片单元版图。
37.图26为根据本发明实施例的包含优化后的肖特基mos管阵列的芯片阵列版图。
38.图27为根据本发明实施例的设计方法设计出的芯片iv曲线。
具体实施方式
39.以下列举的部分实施例仅仅是为了更好地对本发明进行说明，但本发明的内容并不局限在应用于所举的实施例中。所以熟悉本领域的技术人员根据上述发明内容对实施方案进行非本质的改进和调整而应用于其他实施例中，仍在本发明的保护范围之内。
40.现在结合说明书附图对本发明做进一步的说明。
41.本发明实施例提供一种硅基红外探测器阵列芯片的版图设计方法，如图1所示，包括以下步骤：
42.s1：创建第一版图文件，调用工厂标准化的肖特基版图，并将标准肖特基版图打平。
43.如图5所示，为标准最小面积肖特基mos管版图，如图6所示，为修改后最小面积肖特基mos管版图。
44.s2：根据预设的版图设计规则，分别调整肖特基的p型有源区、红外吸收区、n型有源区、n阱和保护环的尺寸，并进行drc验证。其中，所述红外吸收区须调至规则中的最大尺寸，用作吸收红外光波产生光电子；其它区域调整为规则中的最小尺寸。
45.在一些实施例中，预设的版图设计规则包括如下几个规则：
46.1)如图7所示，n掺杂区和p掺杂区要延展diff区(有源区)至少0.18微米。
47.2)如图8所示，n掺杂区与diff区(或者p掺杂区与diff区)相距至少0.26微米
48.3)如图9所示，由规则1)和2)可得，两个diff区相距至少0.18+0.26＝0.44微米
49.4)如图10所示，n井区要延展diff区至少0.43微米。
50.5)如图11所示，cont接触孔最小尺寸0.22
×
0.22微米，与diff区最小延展距离0.1微米。
51.6)如图12所示，diff区最小宽度为0.22微米。
52.7)如图13所示，n掺杂区和p掺杂区最小宽度0.44微米。
53.8)如图14所示，n井与sbddmy层(红色线框)须与完全重合，才能保证肖特基结的完整；sbddmy层与diff层须保持间距为0.8um，在sbddmy范围内则是肖特基结的可设计研究范围。
54.9)如图15所示，在n掺杂区域中，diff有源区宽度为0.42um；cont接触孔的最小尺寸0.22um
×
0.22um，与diff区最小延展距离0.1um。
55.10)如图16和17所示，在p掺杂区域，pimp层与diff层(或者nimp层与diff层)相距至少0.26um，有源区diff层与pimp层的边界距离须等于0.22um。有源区diff层的宽最小为2um，最大尺寸为4um。长度方向上最小为4um，最大为16um。
56.11)如图18和19所示，在guard ring掺杂区域，pimp层(紫色线框)最窄宽度为0.44um，pimp与diff的最小间隔为0.02um；且guard ring(保护环)区必须是连续的。guard ring掺杂区内的diff层与sbddmy的最小间距为0.43um。在guard ring区域的最外圈须用rfdummy层做出标识，该标识层与pimp层之间距离最小为0.02um。sbddmy层(或nwell层)与guard ring区的diff层间距最小为0.43um。
57.12)如图20和21所示，每个探测器均需要使用guard ring区作为保护环，上下两个相邻单元器件的guard ring区pimp层间隙大于等于0.44um，不同nwell(白色框)间的间隙须不小于1.4um。
58.13)如图22所示，为了探测单元器件的非红外敏感区域尽可能地小，在限定像元尺寸的情况下，本研究将相邻两个器件的guard ring区域合并共用，促使金属微纳结构与光有足够的区域实现光电耦合与转换。
59.drc(几何设计规则检查)是对ic版图做几何空间检查，以确保线路能够被特定加工工艺实现。drc检查的输入有两个，一个是已经完成的版图(一般为gds格式)，另外一个是设计规则文件，一般由生产厂家提供。其验证流程如下：
60.1、准备好版图gds文件
61.2、打开calibre drc界面，在calibre drc窗口选择规则文件和跑drc的路径；
62.3、在calibre drc窗口输入gds名称以及top cell的名称；
63.4、点击"rus drc"来跑drc.调用pdk中的drc编码进行验证
64.5、版图中有不符合规则的设计，drc结果中就会显示出违反规则的具体内容，双击结果可以直接在版图中高亮出违反规则的区域。根据验证结果输出包含drc错误的信息文件
65.6、根据信息提示，对版图进行修改，并保存gds文件，再次进行drc验证，直到没有错误提示。
66.7、drc验证结束。
67.充分利用该工具可以给版图设计工作带来很大的好处，减少版图设计工作人员的负担，大大缩短设计周期并得到精确稳定的结果。
68.drc验证内容一般包含：
69.(1)金属密度的检查以及自动优化。
70.(2)版图中，组件与元件之间的最小间隙、线宽、过孔距离、过孔大小等与制造工艺相关的内容。
71.(3)走线约束，例如总长度，宽度，布线等。
72.(4)特定层与特定网络的规则，例如差分对规则。
73.s3：根据预设的版图设计规则，利用m1金属层设计红外吸收区正上方的红外天线结构。
74.s4：利用接触孔与p型有源区、n型有源区和保护环连接，并分别将其导通至m1金属层。
75.s5：在m1金属层，将所有的n电极与保护环连接，形成p极与n极。
76.在一些实施例中，如图2所示，在所述步骤s5之后可增加步骤s6：
77.s6：将p型有源区、红外吸收区和n型有源区设置为光电探测组合；在同一个n阱和保护环中，多次调用所述组合并进行横向阵列化排布，实现红外探测单元的横向阵列化。
78.在一些实施例中，如图3所示，在所述步骤s5或s6之后还包括步骤s7：
79.s7：创建第二版图文件，调用第一版图文件组合成阵列器件，其中阵列周期设计为第一版图文件整体尺寸与保护环尺寸之差，使将上下左右的保护环进行重叠，实现红外探测器组阵列时的小型化设计。
80.如图23所示，为guardring不重叠的肖特基mos管阵列版图，如图24所示，为guardring重叠的肖特基mos管阵列版图。
81.在一些实施例中，如图4所示，在所述步骤s7之后还包括步骤s8-10：
82.s8：在m1金属层，将第二版图文件中第一版图单元器件的n极连接起来形成共n电极；在m2-m4金属层，利用金属过孔与各层导线的布局设计，将共n电极、各像元p电极连接至红外探测器阵列的外圈。
83.s9：对共n电极和p极阵列进行开窗处理，便于硅基红外探测器阵列芯片与读出电路实现互连。
84.s10：在外圈电极的下面，绘制多晶硅，并进行drc验证。
85.在一些实施例中，所述红外天线结构包括光栅天线、矩形天线、对数周期天线、平面螺旋天线、分形天线等。
86.在一些实施例中，所述接触孔须同时与红外吸收区、p型有源区形成电接触。
87.在一些实施例中，所述红外吸收区为硅化钴、硅化铂、硅化镍等红外敏感类硅化物材料。
88.在一些实施例中，所述光电探测组合在同一个n阱和保护环中进行横向阵列化时可调用1-16个。
89.在一些实施例中，在进行布局设计时须不遮挡红外天线结构。
90.下面本发明实施例将结合具体的实例以进一步说明本方法的可行性和进步性。
91.设计一个红外探测敏感单元，利用硅基的金属-硅界面处的肖特基结，实现高效的电子层间跃迁激发，从而完成高效的光电转化过程。为使金属-硅界面处的红外敏感区域最大，开展了硅基红外探测芯片版图设计方法研究，通过本发明涉及的版图设计方法，尽可能
实现红外敏感区域的最大化利用。
92.采用硅基半导体工艺中的0.18rf工艺，设计30万像素阵列红外吸收敏感器件的芯片版图，再通过开窗实现传感探测芯片与已有的读出电路芯片之间的倒装互联。针对探测单元器件规则开展阵列化设计，需要将红外敏感区与读出电路区的像元尺寸进行一一对应。
93.结合硅基红外探测阵列器件设计方法。读出电路区的单元尺寸为15um*15um，为此需将3*1个肖特基结进行组阵形成红外传感单元。以形成尺寸为15um*15um的传感单元。0.18rf工艺中标准肖特基mos管diff区尺寸长度最小为2um，最大为4um，宽度最小为4um，最大为16um。无法组成15um*15um的阵列单元。采用本发明的设计方法，将diff区面积改成可以组成15*15的单元器件，调用修改后的单元器件，将相邻两个器件上下左右的guard ring区域合并共用，以减小阵列器件的整体面积。达到要求的尺寸设计要求。完成了大阵列红外传感器的设计，如图25和图26所示。
94.对上述方法所设计的芯片进行曲线测试，如图27所示，表现出优异的性能。
95.本发明实施例还提供一种硅基红外探测器阵列芯片的版图设计装置，所述装置包括处理器，所述处理器被配置为：
96.创建第一版图文件，调用标准肖特基版图，并将所述标准肖特基版图打平；
97.根据预设的版图设计规则，分别调整肖特基的p型有源区、红外吸收区、n型有源区、n阱和保护环的尺寸，并进行drc验证；其中，所述红外吸收区的尺寸调至所述预设的版图设计规则中的最大尺寸，用作吸收红外光波产生光电子；所述p型有源区、n型有源区、n阱和保护环的尺寸调整为规则中的最小尺寸；
98.基于所述预设的版图设计规则，利用m1金属层设计红外吸收区正上方的红外天线结构；
99.利用接触孔与p型有源区、n型有源区和保护环连接，并分别将其导通至m1金属层；
100.在m1金属层，将所有的n电极与保护环连接，形成p极与n极。
101.在一些实施例中，所述处理器被进一步配置为将p型有源区、红外吸收区和n型有源区设置为光电探测组合；在同一个n阱和保护环中，多次调用所述光电探测组合并进行横向阵列化排布，以实现红外探测单元的横向阵列化。
102.在一些实施例中，所述处理器被进一步配置为创建第二版图文件，调用第一版图文件组合成阵列器件，其中阵列周期设计为第一版图文件整体尺寸与保护环尺寸之差，使将上下左右的保护环进行重叠。
103.在一些实施例中，所述处理器被进一步配置为：
104.在m1金属层，将第二版图文件中第一版图单元器件的n极连接形成共n电极；在m2金属层、m3金属层以及m4金属层，利用金属过孔与各层导线的布局设计，将共n电极、各像元p电极连接至红外探测器阵列的外圈；
105.对共n电极和p极阵列进行开窗处理，以使硅基红外探测器阵列芯片与读出电路实现互连。
106.在外圈电极的下面，绘制多晶硅，并进行drc验证。
107.在一些实施例中，所述红外天线结构包括光栅天线、矩形天线、对数周期天线、平面螺旋天线、分形天线中的一种及其组合。
108.在一些实施例中，所述处理器被进一步配置为所述接触孔同时与所述红外吸收区以及所述p型有源区形成电接触。
109.在一些实施例中，所述红外吸收区为红外敏感类硅化物材料形成的区域，所述红外敏感类硅化物材料包括硅化钴、硅化铂、硅化镍中的一种及其组合。
110.在一些实施例中，所述处理器被进一步配置为所述m2金属层、m3金属层以及m4金属层和过孔，在进行布局设计时不遮挡红外天线结构。
111.需要注意，本实施例提供的硅基红外探测器阵列芯片的版图设计装置与在先的硅基红外探测器阵列芯片的版图设计方法属于同一技术思路，其可以起到同样的有益效果，此处不赘述。
112.本发明实施例还提供一种存储有指令的非暂时性计算机可读存储介质，当所述指令由处理器执行时，执行如上任一实施例所述的硅基红外探测器阵列芯片的版图设计方法。
113.以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。

技术特征：
1.一种硅基红外探测器阵列芯片的版图设计方法，其特征在于，所述方法包括：创建第一版图文件，调用标准肖特基版图，并将所述标准肖特基版图打平；根据预设的版图设计规则，分别调整肖特基的p型有源区、红外吸收区、n型有源区、n阱和保护环的尺寸，并进行drc验证；其中，所述红外吸收区的尺寸调至所述预设的版图设计规则中的最大尺寸，用作吸收红外光波产生光电子；所述p型有源区、n型有源区、n阱和保护环的尺寸调整为规则中的最小尺寸；基于所述预设的版图设计规则，利用m1金属层设计红外吸收区正上方的红外天线结构；利用接触孔与p型有源区、n型有源区和保护环连接，并分别将其导通至m1金属层；在m1金属层，将所有的n电极与保护环连接，形成p极与n极。2.根据权利要求1所述的硅基红外探测器阵列芯片的版图设计方法，其特征在于，在所述在m1金属层，将所有的n电极与保护环连接，形成p极与n极之后，所述方法还包括：将p型有源区、红外吸收区和n型有源区设置为光电探测组合；在同一个n阱和保护环中，多次调用所述光电探测组合并进行横向阵列化排布，以实现红外探测单元的横向阵列化。3.根据权利要求1所述的硅基红外探测器阵列芯片的版图设计方法，其特征在于，在所述在m1金属层，将所有的n电极与保护环连接，形成p极与n极之后，所述方法还包括：创建第二版图文件，调用第一版图文件组合成阵列器件，其中阵列周期设计为第一版图文件整体尺寸与保护环尺寸之差，使将上下左右的保护环进行重叠。4.根据权利要求3所述的硅基红外探测器阵列芯片的版图设计方法，其特征在于，在所述创建第二版图文件，调用第一版图文件组合成阵列器件，其中阵列周期设计为第一版图文件整体尺寸与保护环尺寸之差，使将上下左右的保护环进行重叠之后，所述方法还包括：在m1金属层，将第二版图文件中第一版图单元器件的n极连接形成共n电极；在m2金属层、m3金属层以及m4金属层，利用金属过孔与各层导线的布局设计，将共n电极、各像元p电极连接至红外探测器阵列的外圈；对共n电极和p极阵列进行开窗处理，以使硅基红外探测器阵列芯片与读出电路实现互连。在外圈电极的下面，绘制多晶硅，并进行drc验证。5.根据权利要求1所述的硅基红外探测器阵列芯片的版图设计方法，其特征在于，所述红外天线结构包括光栅天线、矩形天线、对数周期天线、平面螺旋天线、分形天线中的一种及其组合。6.根据权利要求1所述的硅基红外探测器阵列芯片的版图设计方法，其特征在于，所述接触孔同时与所述红外吸收区以及所述p型有源区形成电接触。7.根据权利要求1所述的硅基红外探测器阵列芯片的版图设计方法，其特征在于，所述红外吸收区为红外敏感类硅化物材料形成的区域，所述红外敏感类硅化物材料包括硅化钴、硅化铂、硅化镍中的一种及其组合。8.根据权利要求4所述的硅基红外探测器阵列芯片的版图设计方法，其特征在于，所述m2金属层、m3金属层以及m4金属层和过孔，在进行布局设计时不遮挡红外天线结构。9.一种硅基红外探测器阵列芯片的版图设计装置，其特征在于，所述装置包括处理器，
所述处理器被配置为：创建第一版图文件，调用标准肖特基版图，并将所述标准肖特基版图打平；根据预设的版图设计规则，分别调整肖特基的p型有源区、红外吸收区、n型有源区、n阱和保护环的尺寸，并进行drc验证；其中，所述红外吸收区的尺寸调至所述预设的版图设计规则中的最大尺寸，用作吸收红外光波产生光电子；所述p型有源区、n型有源区、n阱和保护环的尺寸调整为规则中的最小尺寸；基于所述预设的版图设计规则，利用m1金属层设计红外吸收区正上方的红外天线结构；利用接触孔与p型有源区、n型有源区和保护环连接，并分别将其导通至m1金属层；在m1金属层，将所有的n电极与保护环连接，形成p极与n极。10.一种存储有指令的非暂时性计算机可读存储介质，当所述指令由处理器执行时，执行根据权利要求1至8中任一项所述的方法。

技术总结
本发明公开了一种硅基红外探测器阵列芯片的版图设计方法及装置和介质，该方法包括：创建第一版图文件，调用标准肖特基版图，并将所述标准肖特基版图打平；根据预设的版图设计规则，分别调整肖特基的P型有源区、红外吸收区、N型有源区、N阱和保护环的尺寸，并进行DRC验证；所述P型有源区、N型有源区、N阱和保护环的尺寸调整为规则中的最小尺寸；基于所述预设的版图设计规则，利用M1金属层设计红外吸收区正上方的红外天线结构；利用接触孔与P型有源区、N型有源区和保护环连接，并分别将其导通至M1金属层；在M1金属层，将所有的N电极与保护环连接，形成P极与N极。本发明可以在相同的版图面积上做出尺寸更大的芯片，降低了工艺生产成本。本。本。


技术研发人员：陈惠 邵丽 汤林龙 史浩飞
受保护的技术使用者：中国科学院重庆绿色智能技术研究院
技术研发日：2023.05.11
技术公布日：2023/8/9