一种抗单粒子瞬态的异质结双极晶体管及制造方法与流程

1.本发明涉及微电子集成电路制造技术领域，尤其涉及一种抗单粒子瞬态的异质结双极晶体管及制造方法。


背景技术：

2.随着微电子集成电路的制造工艺的快速发展，硅锗双极集成电路被广泛应用于无线通信领域。因异质结双极晶体管具有良好的抗总剂量性能，容纳二氧化硅剂量，主要的总剂量效应是增加低注入区的基极漏电流，降低电流增益；异质结双极晶体管具有较高的掺杂浓度，位移损伤的作用通常也不明显，该性能指标能满足通信市场的需求。但异质结双极晶体管易受单粒子效应的影响，特别是单粒子瞬态；当高能粒子穿过发射区-基区-集电区时，产生高浓度的载流子并破坏pn结的内建电场，产生电流较大的瞬态值，对晶体管会产生危害，甚至烧坏晶体管；在发射区-基区-集电区外产生的单粒子瞬态，会在集电区-衬底的反向pn结的电荷收集，一般集电区作为输出端，集电区的电荷收集会直接影响到电路性能。目前现有技术中，主要采用工艺加固的方式抗单粒子效应，比如，在衬底上采用绝缘体，该方法会增加制造成本，增加制造完成的电子元器件成本，影响市场销售。
3.因此，如何设计一种成本低且能抗单粒子瞬态的异质结双极晶体管是目前亟需解决的技术问题。


技术实现要素：

4.鉴于以上所述现有技术的缺点，本发明提供一种抗单粒子瞬态的异质结双极晶体管技术方案，通过采用深p阱和深n阱结合的方式，削弱普通结构中集电区电荷收集效应，以解决上述技术问题。
5.本发明提供一种抗单粒子瞬态的异质结双极晶体管，包括：衬底；深n阱位于所述衬底中；深p阱位于所述深n阱中；第一浅槽隔离结构，位于所述深n阱与所述深p阱之间，用于物理隔离，以减少第一平面内所述深n阱与所述深p之间的接触；集电区，位于所述深p阱中；第二浅槽隔离结构，位于所述深p阱与所述集电区之间，用于物理隔离，以避免所述第一平面内所述深p阱与所述集电区之间的接触；异质结双极晶体管，位于所述集电区上方。
6.可选地，所述深p阱设置在所述深n阱中且靠近所述衬底的表面设置，所述深p阱在所述第一平面内的尺寸小于所述深n阱在所述第一平面内的尺寸，所述深p阱在第一方向上的尺寸小于所述深n阱在所述第一方向上的尺寸，所述第一方向垂直于所述第一平面，所述第一平面为平行于所述衬底表面的平面。
7.可选地，在所述第一平面内看去，所述第一浅槽隔离结构嵌在所述深n阱与所述深p阱之间，且环绕所述深p阱设置；在所述第一平面内看去，所述第二浅槽隔离结构嵌在所述深p阱与所述集电区之间，且环绕所述集电区设置。
8.一种抗单粒子瞬态的异质结双极晶体管的制造方法，包括：提供衬底，在所述衬底中形成深n阱；在所述深n阱中形成深p阱；在所述深p阱内部及所述深p阱与所述深n阱的侧
浅槽隔离结构；501-集电区。
具体实施方式
23.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
24.需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
25.发明人研究发现，虽然异质结双极晶体管目前市场占比份额大，优点明确，但是异质结双极晶体管存在受单粒子效应的影响，如果高能粒子穿过发射区、基区及集电区，会产生高浓度的载流子，将pn节内部的电池破坏，产生峰值较大的瞬态电流，若瞬态电流过大，会将晶体管损坏，造成失效；在发射区-基区-集电区外产生的单粒子瞬态，会在集电区进行电荷收集，集电区的电荷干扰晶体管的输出性能，降低输出电路的输出效率。虽然现有技术中可通过工艺加固减少单粒子瞬态产生的电流和电荷，比如，在衬底上增加绝缘体，但是这种方式会增加制造成本，从而影响市场销售。
26.为解决上述问题，本发明设计一种性价比高且能抗单粒子效应的异质结双极晶体管，通过在衬底上形成深n阱和深p阱，将深n阱与深p阱进行结合，可以降低单粒子效应产生的电流峰值，晶体管的瞬态电流降低，保证晶体管的性能不被破坏，集电区的累计电荷数量减少，降低了生产成本，提高市场份额。
27.如图1所示，本发明所提供的一种抗单粒子瞬态的异质结双极晶体管，包括：衬底101；深n阱201，位于衬底101中；深p阱301，位于深n阱201中；第一浅槽隔离结构，位于深n阱201与深p阱301之间，用于物理隔离，以减少第一平面内深n阱201与深p301之间的接触；集电区501，位于深p阱301中；第二浅槽隔离结构，位于深p阱301与集电区501之间，用于物理隔离，以避免第一平面内深p阱301与集电区501之间的接触；异质结双极晶体管，位于集电区501上方。
28.详细地，如图1所示，深p阱301设置在深n阱201中且靠近衬底101的表面设置，深p阱301在第一平面内的尺寸小于深n阱201在第一平面内的尺寸，深p阱301在第一方向上的尺寸小于深n阱201在第一方向上的尺寸，第一方向垂直于第一平面，第一平面为平行于衬底101表面的平面。
29.详细地，如图1所示，在第一平面内看去，第一浅槽隔离结构嵌在深n阱201与深p阱301之间，且环绕深p阱301设置；在第一平面内看去，第二浅槽隔离结构嵌在深p阱301与集电区501之间，且环绕集电区501设置。
30.如图2所示，本发明的实施例中提供了一种抗单粒子瞬态的异质结双极晶体管的制造方法，其步骤包括：
31.s210、提供衬底，在衬底中形成深n阱；
32.s220、在深n阱中形成深p阱；
33.s230、在深p阱内部及深p阱与深n阱的侧面交界处，分别形成浅槽隔离结构；
34.s240、在深p阱内部被浅槽隔离结构包围隔离的区域内形成集电区；
35.s250、在集电区上形成异质结双极晶体管。
36.详细地，在本技术的一示例性实施例中，提供衬底，在衬底中形成深n阱的步骤s210，进一步包括：
37.s211、对衬底进行氧化，得到氧化层；
38.s212、在氧化层上形成掩膜层；
39.s213、以掩膜层为掩膜，进行离子注入，退火推进，形成深n阱。
40.其中，如图3所示，将衬底101进行氧化，在衬底上形成氧化层102，通过化学沉积或者物理沉积的工艺在氧化层102上形成掩膜层103；如图4所示，以掩膜层103为掩膜，采用离子注入工艺进行注入，退火推进后，形成深n阱201，深n阱201是集电区501的n-耐压有源区。
41.更详细地，在本技术的一示例性实施例中，深n阱201离子注入能量范围包括500-1200kev，离子注入剂量包括1
×
10
13-5
×
10
13
cm-3
，离子注入杂质包括磷。
42.详细地，在本技术的一示例性实施例中，在深n阱中形成深p阱的步骤s220，包括：如图5所示，以掩膜层103为掩膜，向深n阱中201注入离子，退火推进后，形成深p阱301，深p阱301是集电区的n-耐压有源区。
43.更详细地，在本技术的一实例性实施例中，深p阱301离子注入能量范围包括150-400kev，离子注入剂量包括1
×
10
13-5
×
10
13
cm-3
，离子注入杂质包括硼。
44.详细地，在本技术的一示例性实施例中，在深n阱中形成深p阱的步骤s220之后和在深p阱内部及深p阱与深n阱的侧面交界处，分别形成浅槽隔离结构的步骤s230步骤之前，还包括：如图6所示，刻蚀衬底上形成的掩膜层103和氧化层102，得到包括深n阱和深p阱的衬底。
45.详细地，在本技术的一示例性实施例中，浅槽隔离结构包括第一浅槽隔离结构和第二浅槽隔离结构，在深p阱内部及深p阱与深n阱的侧面交界处，分别形成浅槽隔离结构的步骤s230，包括：如图7所示，在第一平面内，对深n阱201靠近深p阱301的区域进行光刻刻蚀，形成环绕深p阱201设置的第一浅槽；在第一平面内，对深p阱301靠近集电区窗口的区域进行光刻刻蚀，形成环绕集电区窗口设置的第二浅槽；采用高密度等离子沉淀氧化硅对第一浅槽进行填充，得到第一浅槽隔离结构；采用高密度等离子沉淀氧化硅对第二浅槽填充，得到第二浅槽隔离结构。
46.需要说明的是，第一浅槽隔离结构与第二浅槽隔离结构只因为位置不同，所采用的工艺相同，填充类型相同，两个的作用均用于物理隔离。
47.详细地，在本技术的一示例性实施例中，在深p阱内部被浅槽隔离结构包围隔离的区域内形成集电区的步骤s240包括：如图8所示，沿着集电区窗口，向深p阱注入离子注入，离子的能量包括50-300kev，离子的剂量包括6
×
10
14-810
15
cm-3
，注入的离子杂质包括砷或磷，形成n
+
掺杂的集电区，在第一平面内，第二浅沟槽隔离结构将集电区与深p阱环绕隔离。
48.详细地，在包括深n阱与深p阱的衬底上形成异质结双极晶体管的步骤s250，包括：在集电区501的表面形成第一层氧化层，对第一层氧化层进行刻蚀，形成耐压集电区窗口，对第一氧化层进行刻蚀的窗口应大于集电区耐压窗口的宽度，小于集电区耐压窗口与相邻
两个第一浅槽隔离结构宽度的总和，使得第一氧化层存留一部分在第一浅槽隔离结构；在集电区窗口上形成基区，首先生长掺杂的杂质为硼、离子浓度包括1
×
10
15-5
×
10
17
cm-3
的选择性外延p-型硅，其次生长掺杂的杂质为硼、离子峰值浓度包括1
×
10
15-5
×
10
17
cm-3
的非选择性外延硅缓冲层/锗硅/硅盖帽层，形成一个梯形分布；在基极上沉淀氧化硅/氮化硅牺牲层/氧化硅，刻蚀氧化硅/氮化硅牺牲层/氧化硅，形成发射区窗口，发射区窗口小于集电区耐压窗口宽度；形成第一层氧化硅，刻蚀第一层氧化硅，形成发射区-基区侧墙；以发射区-基区的侧墙为掩埋，注入集电区，形成自对准的n型掺杂亚集电区；在发射区窗口通过非选择性外延生长n
+
型掺杂的硅发射区，形成第二层氧化硅，刻蚀第二层氧化硅，形成外发射区侧墙，刻蚀氮化硅牺牲层，选择性外延生长p+型掺杂的外基区，生长方式为选择性外延，原位杂质为硼，掺杂浓度包括1
×
10
19-5
×
10
19
cm-3
，将外基区进行图形化；进行器件的源漏注入、快速退火及金属电极化，完成异质结双极晶体管的工艺制造。
49.详细地，如图10所示，在本技术的一示例性实施例中，抗单粒子瞬态的异质结双极晶体管中心区域的杂质和载流子的分布情况，发射区的杂质浓度最高，基区和集电区仅次于发射区，深n阱与深p阱的杂质浓度小于发射区、基区及集电区。
50.详细地，在本技术的一示例性实施例中，抗单粒子瞬态的异质结双极晶体管在关态下的单粒子瞬态仿真结果如图11所示，在发生单粒子瞬态的情况下，普通的异质结双极晶体管(hbt)集电极的瞬态电流为0.63毫安，集电极的电压为1.2v，带有深p阱和深n阱的异质结双极晶体管(hbt)集电极的瞬态电流为0.2毫安，本发明所设计的抗单粒子瞬态的异质结双极晶体管在晶体管处于关态的情况下，集电极的瞬态电流减小，确保异质结双极晶体管(hbt)输出的准确性。
51.详细地，在本技术的一示例性实施例中，抗单粒子瞬态的异质结双极晶体管在开态下的单粒子瞬态仿真结果如图12所示，在发生单粒子瞬态时，普通的异质结双极晶体管(hbt)集电极的瞬态电流为1.72毫安，集电极的电压为1.2v，基极的电压为0.9v，带有深p阱和深n阱的异质结双极晶体管(hbt)集电极的瞬态电流为1.35ma，本发明所设计的抗单粒子瞬态的异质结双极晶体管在晶体管处于开态的情况下，集电极的瞬态电流减小，集电极瞬态电流恢复时间变得更短，保证异质结双极晶体管(hbt)集电极输出电信号的准确性。
52.需要说明的是，本发明所提供的抗单粒子瞬态的设计构思不仅限制于制造异质结双极晶体管，还可基于相同的发明构思拓展到其他器件中。
53.本发明设计了一种抗单粒子瞬态的异质结双极晶体管的技术方案，通过在衬底中形成深n阱，在所述深n阱中形成深p阱，所述深n阱的能量大于所述深p阱能量，在所述深p阱内部及所述深p阱与所述深n阱的侧面交界处，分别形成浅槽隔离结构，以所述浅槽隔离结构为隔离，在所述深p阱中形成集电区，在集电区上形成异质结双极晶体管。本发明所设计的带深n阱和深p阱的异质结双极晶体管，将深n阱和深p阱进行结合，减少集电区收集的电荷，将发生单粒子瞬态的电流峰值降低，不仅保证晶体管的安全性，还降低抗单子瞬态的生产成本低，使市场份额不受影响。
54.上述实施例仅示例性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，但凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

技术特征：
1.一种抗单粒子瞬态的异质结双极晶体管，其特征在于，包括：衬底；深n阱，位于所述衬底中；深p阱，位于所述深n阱中；第一浅槽隔离结构，位于所述深n阱与所述深p阱之间，用于物理隔离，以减少第一平面内所述深n阱与所述深p之间的接触；集电区，位于所述深p阱中；第二浅槽隔离结构，位于所述深p阱与所述集电区之间，用于物理隔离，以避免所述第一平面内所述深p阱与所述集电区之间的接触；异质结双极晶体管，位于所述集电区上方。2.根据权利要求1所述的抗单粒子瞬态的异质结双极晶体管，其特征在于，所述深p阱设置在所述深n阱中且靠近所述衬底的表面设置，所述深p阱在所述第一平面内的尺寸小于所述深n阱在所述第一平面内的尺寸，所述深p阱在第一方向上的尺寸小于所述深n阱在所述第一方向上的尺寸，所述第一方向垂直于所述第一平面，所述第一平面为平行于所述衬底表面的平面。3.根据权利要求1所述的抗单粒子瞬态的异质结双极晶体管，其特征在于，在所述第一平面内看去，所述第一浅槽隔离结构嵌在所述深n阱与所述深p阱之间，且环绕所述深p阱设置；在所述第一平面内看去，所述第二浅槽隔离结构嵌在所述深p阱与所述集电区之间，且环绕所述集电区设置。4.一种抗单粒子瞬态的异质结双极晶体管的制造方法，其特征在于，包括：提供衬底，在所述衬底中形成深n阱；在所述深n阱中形成深p阱；在所述深p阱内部及所述深p阱与所述深n阱的侧面交界处，分别形成浅槽隔离结构；在所述深p阱内部被所述浅槽隔离结构包围隔离的区域内形成集电区；在所述集电区上形成异质结双极晶体管。5.根据权利要求4所述的抗单粒子瞬态的异质结双极晶体管的制造方法，其特征在于，所述提供衬底，在所述衬底中形成深n阱的步骤，包括：对所述衬底进行氧化，得到氧化层；在所述氧化层上形成掩膜层；以所述掩膜层为掩膜，进行离子注入，退火推进，形成所述深n阱。6.根据权利要求5所述的抗单粒子瞬态的异质结双极晶体管的制造方法，其特征在于，所述深n阱的离子注入能量范围包括500-1200kev，离子注入剂量包括1
×
10
13-5
×
10
13
cm-3
，离子注入杂质包括磷。7.根据权利要求5所述的抗单粒子瞬态的异质结双极晶体管的制造方法，其特征在于，在所述深n阱中形成深p阱的步骤，包括：以所述掩膜层为掩膜，向所述深n阱中进行离子注入，退火推进，形成所述深p阱。8.根据权利要求7所述的抗单粒子瞬态的异质结双极晶体管的制造方法，其特征在于，所述深p阱的离子注入能量范围包括150-400kev，离子注入剂量包括1
×
10
13-5
×
10
13
cm-3
，离子注入杂质包括硼。
9.根据权利要求4所述的抗单粒子瞬态的异质结双极晶体管的制造方法，其特征在于，所述浅槽隔离结构包括第一浅槽隔离结构和第二浅槽隔离结构，所述形成浅槽隔离结构的步骤，包括：在第一平面内，对所述深n阱靠近所述深p阱的区域进行刻蚀，形成环绕所述深p阱设置的第一浅槽；在所述第一平面内，对所述深p阱靠近集电区窗口的区域进行刻蚀，形成环绕所述集电区窗口设置的第二浅槽；填充所述第一浅槽，得到所述第一浅槽隔离结构；填充所述第二浅槽，得到所述第二浅槽隔离结构。10.根据权利要求9所述的抗单粒子瞬态的异质结双极晶体管的制造方法，其特征在于，沿着所述集电区窗口，对所述深p阱进行离子注入，形成所述集电区，所述集电区在所述第一平面内被所述第二浅槽隔离结构环绕隔离。

技术总结
本发明提供一种抗单粒子瞬态的异质结双极晶体管及制造方法，包括：提供衬底，在衬底中形成深N阱，在深N阱中形成深P阱；在深N阱与深P阱的侧面，形成第一浅槽隔离结构，在深P阱内部，形成第二浅槽隔离结构；在深P阱内部形成被第二浅槽隔离结构包围隔离的区域内形成集电区；在集电区上形成异质结双极晶体管。本发明所设计的衬底包括深N阱和深P阱，在该衬底上制造的异质结双极晶体管，当发生单粒子瞬态时，可减少集电区收集的电荷，并将集电区瞬态电流降低，提高集电区瞬态电流快速掉电的效率，降低抗单子瞬态的生产成本。低抗单子瞬态的生产成本。低抗单子瞬态的生产成本。


技术研发人员：易孝辉 张培健 陈仙 洪敏 魏佳男 唐新悦 罗婷 张静
受保护的技术使用者：中国电子科技集团公司第二十四研究所
技术研发日：2023.03.17
技术公布日：2023/8/9